JPH05191111A - ストリップ線路デバイス及びそのデバイス使用方法 - Google Patents

Abstract

(57)【要約】 【目的】 ストリップ線路に接続可能な他のデバイス
や、マイクロストリップ線路との接続の容易なストリッ
プ線路デバイスを得る。 【構成】 ２個の誘電体基板１ａおよび１ｂそれぞれの
一方の面に形成された外導体３ａおよび３ｂと、誘電体
基板１ａ、１ｂのうち少なくとも１枚の他方の面に形成
された内導体２と、端子Ｐ１、Ｐ２とを備え、内導体２
を誘電体基板１ａと１ｂの間に挟み込んでストリップ線
路４を形成する。端子Ｐ１、Ｐ２付近に、誘電体基板１
ｂの一部を除去して形成した内導体露出部６と、外導体
３ａと３ｂを導通するためのスルーホール５を設ける。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、主としてVHF 帯、UH
F 帯、マイクロ波帯、およびミリ波帯で用いられるスト
リップ線路デバイスの入出力手段に関するものである。

【０００２】

【従来の技術】図１３は、特公昭６１−２９１６２号公
報に示された従来のストリップ線路デバイスを示す概略
構成図であり、図において、１ａ、１ｂは誘電体基板、
２は誘電体基板１ａの一方の面に導体膜を密着して形成
された内導体、３ａは誘電体基板１ａの他方の面全面に
導体膜を密着して形成された外導体、３ｂは誘電体基板
１ｂの片面全面に導体膜を密着して形成された外導体、
４は誘電体基板１ａ、１ｂと内導体２と外導体３ａ、３
ｂとで構成されるストリップ線路、Ｐ１、Ｐ２は端子で
ある。誘電体基板１ａと１ｂは略同一形状であり、内導
体２を挟みこむように相互に重ね合わされている。内導
体２は例えばフィルタ等を構成するために、フォトエッ
チング等により成形されている。内導体２は、その端部
が端子Ｐ１およびＰ２まで延在している。

【０００３】次に動作について説明する。ストリップ線
路４は例えば、内導体２が、幅広部と幅狭部を交互に接
続した形状に成形され、低域通過フィルタを構成してい
るものとする。低域通過フィルタの遮断周波数ｆc は、
これら幅広部と幅狭部の形状と寸法を調整することで設
定される。このとき、端子Ｐ１から入射した周波数ｆ1
の波はストリップ線路４を伝搬し、低域通過フィルタの
機能によりｆ1 ＜ｆcであれば端子Ｐ２から出力される
が、ｆ1 ＞ｆc であれば反射されて端子Ｐ２には出力さ
れない。このように、図１３に示したストリップ線路４
はフィルタ等のストリップ線路デバイスとしての機能を
有する。

【０００４】図１４は図１３のストリップ線路デバイス
とＦＥＴ増幅器とマイクロストリップ線路とを相互に接
続した図、図１５は図１４のＡＡ断面図であり、図にお
いて、７はパッケージ、８はパッケージ上蓋、９はゲー
トリード線、１０はドレインリード線、１１はソースリ
ード線、１２はパッケージ７とパッケージ上蓋８とゲー
トリード線９とドレインリード線１０とソースリード線
１１とを備えたＦＥＴ増幅器、１３はストリップ導体、
１４は誘電体基板、１５は金属基台、１６はストリップ
導体１３と誘電体基板１４と金属基台１５とから成るマ
イクロストリップ線路、２３は接続導体、２４は金属
板、２５はネジである。金属板２４はストリップ線路４
の外導体３ｂ上に密着されている。誘電体基板１ａ、１
ｂ、および金属板２４はネジ２５により相互に密着さ
れ、かつ、外導体３ａと金属基台１５が密着するように
金属基台１５に固定されている。

【０００５】図１４に示すようにストリップ線路デバイ
スをパッケージ入りのＦＥＴ増幅器１２のゲート側と接
続する場合には、端子Ｐ２の位置の内導体２とＦＥＴ増
幅器１２のゲートリード線９とを接続する必要がある。
図１３示す従来のストリップ線デバイスでは、ストリッ
プ線路４は、誘電体基板１ａと１ｂを離した状態で内導
体２とゲートリード線９を接続してから誘電体基板１ａ
と１ｂを密着するという手順で組み立てられる。

【０００６】

【発明が解決しようとする課題】従来のストリップ線路
デバイスは以上のように構成されているので、ストリッ
プ線路４をＦＥＴ増幅器１２のゲート側と接続する場合
には、誘電体基板１ａと１ｂを離した状態で端子Ｐ２の
位置の内導体２とゲートリード線９とを接続してから誘
電体基板１ａと１ｂを密着する必要があるため、接続手
順が複雑になり、かつ、誘電体基板１ａと１ｂの位置を
精度よく合わせることが難しいという課題点があった。

【０００７】また、誘電体基板１ａと１ｂを、金属基台
１５から離した状態で密着させることが困難なため、誘
電体基板１ａと１ｂをボンディングフィルム等より相互
に接着することができない。このため、誘電体基板１ａ
と１ｂを密着させるための金属板２４やネジ２５が必要
となり、ストリップ線路デバイスが大きくなるという課
題点があった。

【０００８】この発明は上記のような課題点を解決する
ためになされたもので、他のデバイスや他のマイクロス
トリップ線路との接続の容易なストリップ線路デバイス
及びその使用方法を得ることを目的とする。

【０００９】

【課題を解決するための手段】第１の発明に係るストリ
ップ線路デバイスは、第１および第２の誘電体基板それ
ぞれの一方の面に形成された第１および第２の外導体
と、上記誘電体基板のうち少なくとも１枚の他方の面に
形成された内導体と、内導体を接続するための接続端子
（接続部）とを備え、上記内導体を上記第１および第２
の誘電体基板の間に挟み込んでストリップ線路を形成
し、上記端子付近に、上記第１および第２の誘電体基板
のうちのいずれか一方の一部を除去して形成した内導体
露出部と、上記第１および第２の外導体間の導通手段と
を設けたものである。

【００１０】また、第２の発明に係るストリップ線路デ
バイスは、第１および第２の誘電体基板それぞれの一方
の面に形成された第１および第２の外導体と、上記誘電
体基板のうち少なくとも１枚の他方の面に形成された内
導体と、端子（接続部）とを備え、上記内導体を上記第
１および第２の誘電体基板の間に挟み込んでストリップ
線路を形成し、上記端子付近に、上記第１および第２の
誘電体基板のうちのいずれか一方の一部を除去して形成
した内導体露出部と、上記第１および第２の外導体間の
導通手段とを設け、かつ、上記内導体露出部に上記内導
体を覆う誘電体カバーあるいは金属カバーあるいは導体
カバー等のカバーを設けたものである。

【００１１】また、第３の発明に係るストリップ線路デ
バイス使用方法は、まず、上記第１の発明に係るストリ
ップ線路デバイスを形成し、その後、他のデバイスと接
続する接続工程とストリップ線路デバイスを基台に設置
する設置工程を有するものである。

【００１２】

【作用】第１の発明においては、ストリップ線路デバイ
スを構成する第１および第２の誘電体基板のうちのいず
れか一方の端子付近を除去して内導体露出部を形成し、
かつ、上記露出部付近に第１および第２の外導体間の導
通手段を設けた。このため、上記第１および第２の誘電
体基板を金属基台から離した状態でボンディングフィル
ム等により相互に接着してからでも、上記露出部の内導
体と他のデバイスのリード線あるいはマイクロストリッ
プ線路との接続が容易に行える。したがって、上記第１
および第２の誘電体基板を容易に位置精度よく密着でき
るとともに、上記第１および第２の誘電体基板を密着さ
せるための金属板やネジが不要となる。

【００１３】また、第２の発明においては、ストリップ
線路デバイスを構成する第１および第２の誘電体基板の
うちのいずれか一方の端子付近を除去して内導体露出部
を形成し、上記露出部付近に第１および第２の外導体間
の導通手段を設け、かつ、上記内導体露出部に上記内導
体を覆う誘電体カバーを設けた。このため、上記内導体
露出部に誘電体が充填されるので特性インピーダンスを
変化させずに内導体幅の調整が可能となる。また、上記
内導体露出部に上記内導体を覆う金属カバーを設けても
よく、この場合は、上記内導体と上記金属カバーの間隔
を変化させることにより特性インピーダンスを変化させ
ずに内導体幅の調整が可能となり、かつ、上記内導体露
出部から空間への電波の放射を抑制できる。また、導体
カバーを設けるてもよく、この場合は、内導体露出部か
ら空間への電波の放射を抑制することができる。

【００１４】また、第３の発明においては、マイクロス
トップ線路デバイスを先に形成してから他のデバイスと
の接続と基台への設置を行なうようにしたので、マイク
ロストップ線路デバイスの第１および第２の誘電体基板
を容易に位置精度よく密着できるとともに、第１および
第２の誘電体基板を密着させるための金属板やネジが不
要となり、接続作業や設置作業が容易になる。

【００１５】

【実施例】実施例１．図１はこの発明の一実施例を示す
概略構成図、図２は図１の実施例とＦＥＴ増幅器とマイ
クロストリップ線路とを相互に接続した図、図３は図２
のＡＡ断面図であり、図において１ａ、１ｂ、２、３
ａ、３ｂ、４、７〜１６、Ｐ１、およびＰ２は従来の場
合と同じもの、５は外導体３ａと３ｂを導通させるため
のスルーホール、６は端子Ｐ１およびＰ２付近の誘電体
基板３ｂを除去して形成した内導体露出部である。誘電
体基板１ａと１ｂはこれらの基板と同系材質のボンディ
ングフィルムにより相互に密着して接着されている。ス
ルーホール５は内導体露出部６付近の内導体２の両側に
設けられている。内導体露出部６では、誘電体基板３ｂ
の欠如による特性インピーダンスの変化分を補正するた
め、内導体２の幅を広げている。

【００１６】次に動作について説明する。ストリップ線
路４は例えば、内導体２が、幅広部と幅狭部を交互に接
続した形状に成形され、低域通過フィルタを構成してい
るものとする。低域通過フィルタの遮断周波数ｆc は、
これら幅広部と幅狭部の形状と寸法を調整することで設
定される。このとき、端子Ｐ１から入射した周波数ｆ1
の波はストリップ線路４を伝搬し、低域通過フィルタの
機能によりｆ1 ＜ｆcであれば端子Ｐ２から出力される
が、ｆ1 ＞ｆc であれば反射されて端子Ｐ２には出力さ
れない。このように、図１に示したストリップ線路は、
従来の場合と同様にフィルタ等のストリップ線路デバイ
スとしての機能を有する。

【００１７】図１の実施例では、ストリップ線路４が内
導体露出部６でマイクロストリップ線路に変換される。
この不連続部で反射を生じさせないために、外導体３ｂ
を流れる電流をスルーホール５を介して外導体３ａに流
れ込ませている。

【００１８】図２および図３に示すように図１のストリ
ップ線路デバイスをパッケージ入りＦＥＴ増幅器１２の
ゲート側と接続する場合には、内導体露出部６により端
子Ｐ２の位置の内導体２が露出しているので、誘電体基
板３ａと３ｂを接着した状態で内導体２とＦＥＴ増幅器
１２のゲートリード線９とを接続することができる。ま
た、誘電体基板３ａと３ｂはボンディングフィルムによ
り接着されているので、図１のストリップ線路デバイス
を金属基台１５へ固定する場合には、導電性接着剤や半
田等により相互を接着すればよく、金属板２４およびネ
ジ２５が不要となる。

【００１９】以上のように、この実施例では、第１の誘
電体基板と、第２の誘電体基板と、上記第１および第２
の誘電体基板それぞれの一方の面に形成された第１およ
び第２の外導体と、上記誘電体基板のうち少なくとも１
枚の他方の面に形成された内導体と、端子とを備え、上
記内導体を上記第１および第２の誘電体基板の間に挟み
込んでストリップ線路を形成し、上記端子付近に、上記
第１および第２の誘電体基板のうちのいずれか一方の一
部を除去して形成した内導体露出部と、上記第１および
第２の外導体間の導通手段とを設けたことを特徴とする
ストリップ線路デバイスを説明した。

【００２０】実施例２．図４はこの発明の他の実施例を
示す概略構成図であり、誘電体基板３ｂを半円筒状に切
り欠いて半円筒形内導体露出部６０を形成した場合で
る。

【００２１】図４に示したストリップ線路デバイスは図
１の場合と同様の動作原理および利点を有する他、内導
体露出部６０を挟み込む位置にスルーホール５を設けら
れるので、ストリップ線路４と内導体露出部６０との間
の不連続部の反射を小さくできるという効果を奏する。

【００２２】実施例３．図５はこの発明の他の実施例を
示す概略構成図であり、図４の内導体露出部６０を覆う
導体カバー１７を設けた場合である。導体カバー１７は
外導体３ｂと電気的に導通するように導電性接着剤等に
より外導体３ｂに接着されている。

【００２３】図５の実施例は、図１および図４の場合と
同様の動作原理および利点を有する他、導体カバー１７
の働きにより内導体露出部６０から空間への電波の放射
が抑制され、損失を小さくできるという効果を奏する。

【００２４】実施例４．図６は他の発明の実施例を示す
概略構成図、図７は図６の詳細を説明するための図であ
り、内導体露出部６０内に、この露出部と略同一形状の
誘電体カバー２１を挿入した場合である。誘電体カバー
２１は、誘電体基板３ｂと同一の材料を加工して形成さ
れた半円筒形誘電体ブロック１８と、このブロックの外
導体３ｂ側の面に密着された導体膜１９とで構成されて
いる。他のデバイス等との接続の際に接続用のリード線
が当たる位置に、誘電体ブロック１８の切り込み部２０
が設けられている。誘電体カバー２１は接着剤および導
体カバー１７により固定されている。

【００２５】図６の実施例は、図５の場合と同様の動作
原理および利点を有する他、誘電体ブロック１８の働き
で内導体露出部６０の特性インピーダンスが低くなるの
で、内導体２の幅を拡げないで済むという利点をを有す
る。

【００２６】以上のように、この実施例では、第１の誘
電体基板と、第２の誘電体基板と、上記第１および第２
の誘電体基板それぞれの一方の面に形成された第１およ
び第２の外導体と、上記誘電体基板のうち少なくとも１
枚の他方の面に形成された内導体と、端子とを備え、上
記内導体を上記第１および第２の誘電体基板の間に挟み
込んでストリップ線路を形成し、上記端子付近に、上記
第１および第２の誘電体基板のうちのいずれか一方の一
部を除去して形成した内導体露出部と、上記第１および
第２の外導体間の導通手段とを設け、かつ、上記内導体
露出部に上記内導体を覆う誘電体カバーを設けたことを
特徴とするストリップ線路デバイスを説明した。

【００２７】実施例５．図８はさらに他の発明の実施例
を示す概略構成図、図９は図８の詳細を説明するための
図、図１０は図８の実施例とＦＥＴ増幅器１２とマイク
ロストリップ線路１６とを相互に接続した図、図１１は
図１０のＡＡ断面図であり、図１の実施例における内導
体露出部６に内導体２を覆う金属カバー２２を設けた場
合である。外導体３ｂと金属カバー２２は接続導体２３
により接続されている。金属カバー２２が接触する位置
の誘電体基板１ａには、金属カバー２２と外導体３ａを
導通させるためのスルーホール５が設けられている。図
８のストリップ線路デバイスとＦＥＴ増幅器１２との接
続では、まず金属カバー２２を設けない状態で図１の場
合と同様に内導体２とゲートリード線９を接続し、それ
から金属カバー２２を装着すればよい。

【００２８】図８の実施例は、図１の場合と同様の動作
原理および利点を有する他、金属カバー２２の働きによ
り内導体露出部６から空間への電波の放射が抑制され、
損失を小さくできるという効果を奏する。また、内導体
露出部６の内導体２を挟み込む位置にスルーホール５を
設けられるので、ストリップ線路４と内導体露出部６と
の間の不連続部の反射を小さくできるという効果を奏す
る。さらに、内導体２と金属カバー２２の間隔を変化さ
せることにより、所定の特性インピーダンス値を保った
ままで内導体２の幅を調整できるという利点を有する。

【００２９】以上のように、この実施例では、第１の誘
電体基板と、第２の誘電体基板と、上記第１および第２
の誘電体基板それぞれの一方の面に形成された第１およ
び第２の外導体と、上記誘電体基板のうち少なくとも１
枚の他方の面に形成された内導体と、端子とを備え、上
記内導体を上記第１および第２の誘電体基板の間に挟み
込んでストリップ線路を形成し、上記端子付近に、上記
第１および第２の誘電体基板のうちのいずれか一方の一
部を除去して形成した内導体露出部と、上記第１および
第２の外導体間の導通手段とを設け、かつ、上記内導体
露出部に上記内導体を覆う金属カバーを設けたことを特
徴とするストリップ線路デバイスを説明した。

【００３０】実施例６．上記実施例では、内導体が２つ
の端子Ｐ１とＰ２を有するばあいを示したが、図１２
（ａ）に示すように２以上の端子を有するばあいでもよ
い。あるいは、図１２（ｂ）に示すように、ひとつの端
子Ｐ１のみが露出している場合でもよい。また、図１２
（ｃ）に示すように、それぞれの端子Ｐ１とＰ２の露出
方向が異なるようにしてもよい。また、図１２（ｄ）、
（ｅ）に示すように、この発明に係るストリップ線路デ
バイスを互いに連結することにより、所望の長さ、ある
いは、所望の方向へのストリップ線路を自由に形成する
ことも可能である。

【００３１】実施例７．上記実施例でストリップ線路デ
バイスが低域通過フィルタの場合について説明したが、
ストリップ線路構造の他の回路デバイスであってもよ
く、上記実施例と同様の利点および効果を奏する。

【００３２】

【発明の効果】以上のように第１の発明によれば、第１
の誘電体基板と第２の誘電体基板を密着してからでも内
導体と他のデバイスのリード線あるいはマイクロストリ
ップ線路との接続が可能となり、上記第１および第２の
誘電体基板を容易に位置精度よく密着でき、かつ、スト
リップ線路に接続可能な他のデバイスや、マイクロスト
リップ線路との接続の容易なストリップ線路デバイスが
得られるという効果がある。さらに、上記第１および第
２の誘電体基板を金属基台から離した状態でボンディン
グフィルム等により相互に接着させることが可能とな
り、上記第１および第２の誘電体基板を密着させるため
の金属板やネジが不要となるので、ストリップ線路デバ
イスを小形に構成できるという効果がある。

【００３３】また、第２の発明によれば、上記内導体露
出部に上記内導体を覆うカバーを設けたので、特性イン
ピーダンスを変化させずに内導体幅の調整が可能なスト
リップ線路デバイスが得られ、あるいは、上記内導体露
出部から空間への電波の放射が抑制されて損失の小さな
ストリップ線路デバイスが得られるという効果がある。

【００３４】また、第３の発明によれば、ストリップ線
路デバイスの接続や設置がストリップ線路デバイスの形
成と完全に分離できるので、それぞれの作業が正確にか
つ容易に実行できるという効果がある。

【図面の簡単な説明】

【図１】この発明の一実施例を示す概略構成図である。

【図２】図１の実施例とＦＥＴ増幅器とマイクロストリ
ップ線路とを相互に接続した図である。

【図３】図２のＡＡ断面図である。

【図４】この発明の他の実施例を示す概略構成図であ
る。

【図５】この発明の他の実施例を示す概略構成図であ
る。

【図６】この発明の実施例を示す概略構成図である。

【図７】図６の実施例の詳細を説明するための図であ
る。

【図８】この発明の実施例を示す概略構成図である。

【図９】図８の実施例の詳細を説明するための図であ
る。

【図１０】図８の実施例とＦＥＴ増幅器とマイクロスト
リップ線路とを相互に接続した図である。

【図１１】図１０のＡＡ断面図である。

【図１２】この発明の他の実施例を示す図である。

【図１３】従来のストリップ線路デバイスを示す概略構
成図である。

【図１４】従来のストリップ線路デバイスとＦＥＴ増幅
器とマイクロストリップ線路とを相互に接続した図であ
る。

【図１５】図１３のＡＡ断面図である。

【符号の説明】

１ａ、１ｂ 誘電体基板 ２ 内導体 ３ａ、３ｂ 外導体 ４ ストリップ線路 ５ スルーホール ６ 内導体露出部 ６０ 内導体露出部 １７ 導体カバー １８ 誘電体ブロック １９ 導体膜 ２０ 切り込み部 ２１ 誘電体カバー ２２ 金属カバー ２３ 接続導体 Ｐ１ 端子 Ｐ２ 端子

【手続補正書】

【提出日】平成４年６月２５日

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】０００９

【補正方法】変更

【補正内容】

【０００９】

【課題を解決するための手段】第１の発明に係るストリ
ップ線路デバイスは、第１および第２の誘電体基板それ
ぞれの一方の面に形成された第１および第２の外導体
と、上記誘電体基板のうち少なくとも１枚の他方の面に
形成された内導体と、内導体を接続するための接続端子
（接続部）とを備え、上記内導体を上記第１および第２
の誘電体基板の間に挟み込んでストリップ線路を形成
し、上記端子付近に、上記第１および第２の誘電体基板
のうちのいずれか一方の一部を除去して形成した内導体
露出部を設け、上記内導体露出部に近接して上記第１お
よび第２の外導体間の導通手段を設けたものである。

【手続補正２】

【補正対象書類名】明細書

【補正対象項目名】００１０

【補正方法】変更

【補正内容】

【００１０】また、第２の発明に係るストリップ線路デ
バイスは、第１および第２の誘電体基板それぞれの一方
の面に形成された第１および第２の外導体と、上記誘電
体基板のうち少なくとも１枚の他方の面に形成された内
導体と、端子（接続部）とを備え、上記内導体を上記第
１および第２の誘電体基板の間に挟み込んでストリップ
線路を形成し、上記端子付近に、上記第１および第２の
誘電体基板のうちのいずれか一方の一部を除去して形成
した内導体露出部を設け、上記内導体露出部に近接して
上記第１および第２の外導体間の導通手段を設け、か
つ、上記内導体露出部に上記内導体を覆う誘電体カバー
あるいは金属カバーあるいは導体カバー等のカバーを設
けたものである。

【手続補正３】

【補正対象書類名】明細書

【補正対象項目名】００１２

【補正方法】変更

【補正内容】

【００１２】

【作用】第１の発明においては、ストリップ線路デバイ
スを構成する第１および第２の誘電体基板のうちのいず
れか一方の端子付近を除去して内導体露出部を形成し、
かつ、上記露出部に近接して第１および第２の外導体間
の導通手段を設けた。このため、上記第１および第２の
誘電体基板を金属基台から離した状態でボンディングフ
ィルム等により相互に接着してからでも、上記露出部の
内導体と他のデバイスのリード線あるいはマイクロスト
リップ線路との接続が容易に行える。したがって、上記
第１および第２の誘電体基板を容易に位置精度よく密着
できるとともに、上記第１および第２の誘電体基板を密
着させるための金属板やネジが不要となる。

【手続補正４】

【補正対象書類名】明細書

【補正対象項目名】００１３

【補正方法】変更

【補正内容】

【００１３】また、第２の発明においては、ストリップ
線路デバイスを構成する第１および第２の誘電体基板の
うちのいずれか一方の端子付近を除去して内導体露出部
を形成し、上記露出部に近接して第１および第２の外導
体間の導通手段を設け、かつ、上記内導体露出部に上記
内導体を覆う誘電体カバーを設けた。このため、上記内
導体露出部に誘電体が充填されるので特性インピーダン
スを変化させずに内導体幅の調整が可能となる。また、
上記内導体露出部に上記内導体を覆う金属カバーを設け
てもよく、この場合は、上記内導体と上記金属カバーの
間隔を変化させることにより特性インピーダンスを変化
させずに内導体幅の調整が可能となり、かつ、上記内導
体露出部から空間への電波の放射を抑制できる。また、
導体カバーを設けるてもよく、この場合は、内導体露出
部から空間への電波の放射を抑制することができる。

【手続補正５】

【補正対象書類名】明細書

【補正対象項目名】００１９

【補正方法】変更

【補正内容】

【００１９】以上のように、この実施例では、第１の誘
電体基板と、第２の誘電体基板と、上記第１および第２
の誘電体基板それぞれの一方の面に形成された第１およ
び第２の外導体と、上記誘電体基板のうち少なくとも１
枚の他方の面に形成された内導体と、端子とを備え、上
記内導体を上記第１および第２の誘電体基板の間に挟み
込んでストリップ線路を形成し、上記端子付近に、上記
第１および第２の誘電体基板のうちのいずれか一方の一
部を除去して形成した内導体露出部を設け、上記内導体
露出部に近接して上記第１および第２の外導体間の導通
手段を設けたことを特徴とするストリップ線路デバイス
を説明した。

【手続補正６】

【補正対象書類名】明細書

【補正対象項目名】００２６

【補正方法】変更

【補正内容】

【００２６】以上のように、この実施例では、第１の誘
電体基板と、第２の誘電体基板と、上記第１および第２
の誘電体基板それぞれの一方の面に形成された第１およ
び第２の外導体と、上記誘電体基板のうち少なくとも１
枚の他方の面に形成された内導体と、端子とを備え、上
記内導体を上記第１および第２の誘電体基板の間に挟み
込んでストリップ線路を形成し、上記端子付近に、上記
第１および第２の誘電体基板のうちのいずれか一方の一
部を除去して形成した内導体露出部を設け、上記内導体
露出部に近接して上記第１および第２の外導体間の導通
手段を設け、かつ、上記内導体露出部に上記内導体を覆
う誘電体カバーを設けたことを特徴とするストリップ線
路デバイスを説明した。

【手続補正７】

【補正対象書類名】明細書

【補正対象項目名】００２７

【補正方法】変更

【補正内容】

【００２７】実施例５．図８はさらに他の発明の実施例
を示す概略構成図、図９は図８の詳細を説明するための
図、図１０は図８の実施例とＦＥＴ増幅器１２とマイク
ロストリップ線路１６とを相互に接続した図、図１１は
図１０のＡＡ断面図であり、図１の実施例における内導
体露出部６に内導体２を覆い、上記内導体との間隔が上
記第１あるいは第２の誘電体基板の厚み以下である金属
カバー２２を設けた場合である。外導体３ｂと金属カバ
ー２２は接続導体２３により接続されている。金属カバ
ー２２が接触する位置の誘電体基板１ａには、金属カバ
ー２２と外導体３ａを導通させるためのスルーホール５
が設けられている。図８のストリップ線路デバイスとＦ
ＥＴ増幅器１２との接続では、まず金属カバー２２を設
けない状態で図１の場合と同様に内導体２とゲートリー
ド線９を接続し、それから金属カバー２２を装着すれば
よい。

【手続補正８】

【補正対象書類名】明細書

【補正対象項目名】００２９

【補正方法】変更

【補正内容】

【００２９】以上のように、この実施例では、第１の誘
電体基板と、第２の誘電体基板と、上記第１および第２
の誘電体基板それぞれの一方の面に形成された第１およ
び第２の外導体と、上記誘電体基板のうち少なくとも１
枚の他方の面に形成された内導体と、端子とを備え、上
記内導体を上記第１および第２の誘電体基板の間に挟み
込んでストリップ線路を形成し、上記端子付近に、上記
第１および第２の誘電体基板のうちのいずれか一方の一
部を除去して形成した内導体露出部を設け、上記内導体
露出部に近接して上記第１および第２の外導体間の導通
手段を設け、かつ、上記内導体露出部に上記内導体を覆
い、上記内導体との間隔が上記第１あるいは第２の誘電
体基板の厚み以下である金属カバーを設けたことを特徴
とするストリップ線路デバイスを説明した。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 佐藤 淳 尼崎市塚口本町８丁目１番１号 三菱電機 株式会社通信機製作所内

Claims (3)

【特許請求の範囲】
1. 【請求項１】 以下の要素を有するストリップ線路デバ
   イス （ａ）他と接続するための接続部を備えた内導体、 （ｂ）少なくとも接続部を一方向に向けて露出させて内
   導体をはさむ第１と第２の誘電体、 （ｃ）第１と第２の誘電体の外側に設けられた第１と第
   ２の外導体、 （ｄ）第１と第２の外導体を導通させる導通手段。
2. 【請求項２】 上記ストリップ線路デバイスにおいて、
   露出された接続部を覆う、所定の材料で形成されたカバ
   ーを設けたことを特徴とする請求項１記載のストリップ
   線路デバイス。
3. 【請求項３】 以下の要素を有するストリップ線路デバ
   イス使用方法 （ａ）内導体の一部を露出させてストリップ線路デバイ
   スを形成するストリップ線路形成工程、 （ｂ）上記ストリップ線路形成工程後、上記ストリップ
   線路デバイスの露出された内導体を他のデバイスと接続
   する接続工程、 （ｃ）上記ストリップ線路形成工程後、上記ストリップ
   線路デバイスを基台へ設置する設置工程。