JPH05191285A - ディジタル信号処理回路 - Google Patents

Abstract

(57)【要約】 【目的】Ａ／Ｄ変換器の量子化ビット数を増やさずに分
解能の高い信号を生成するディジタル信号処理回路を提
供することを目的とする。 【構成】量子化ビット数が８ビットのＡ／Ｄ変換器１１
出力をＹ／Ｃ分離回路１２でＹ／Ｃ分離する。分離され
た信号のうち、色信号は８ビットの色差信号を復調し、
Ｄ／Ａ変換器１８，２０に供給する。一方、輝度信号は
信号処理回路１４で入力信号の水平方向の低域成分を小
数点以下２ビット拡張することで１０ビット構成の信号
を生成し、Ｄ／Ａ変換器１５に供給する。そしてＤ／Ａ
変換器１５，１８，２０の出力からマトリクス回路２１
でＲＧＢの映像信号を生成し、モニタ２２に表示する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は映像信号処理をディジタ
ル的に行うディジタル信号処理回路に関する。

【０００２】

【従来の技術】近年、ディジタル技術の進歩に伴い、放
送技術にディジタル信号処理を用いるようになってき
た。しかしすべての信号処理がディジタルで行われてい
るわけではないためＡ／Ｄ（アナログ・ディジタル）変
換器やＤ／Ａ（ディジタル・アナログ）変換器を用いる
ことになる。そしてディジタル信号のビット数が多いほ
ど鮮明な映像や音声が再現されるが、回路規模や価格等
の制約、そして利用目的から主に８ビット処理が取り入
れられている。

【０００３】以下、図面を参照して従来例を説明する。
図７は従来の映像信号処理回路の構成を示す図である。
この図において、アナログ映像信号は端子１０を介して
Ａ／Ｄ変換器１１と同期再生回路２３とに供給される。
同期再生回路２３は供給された信号より垂直同期信号ｆ
V と水平同期信号ｆH とを再生している。またＡ／Ｄ変
換器１１では供給された信号が８ビットのディジタル映
像信号に変換され、Ｙ／Ｃ（輝度信号・色信号）分離回
路１２に供給される。Ｙ／Ｃ分離回路１２では供給され
たディジタル映像信号が輝度信号Ｙd と色信号Ｃd とに
分離される。色信号Ｃd は色復調回路１６で色差信号Ｉ
d，Ｑd に復調後、それぞれＤ／Ａ変換器１８，２０で
アナログ信号に変換される。また輝度信号Ｙd は遅延器
１３で、色復調回路１６の処理時間と同じ時間だけ遅延
され、Ｄ／Ａ変換器１５でアナログ信号に変換される。
Ｄ／Ａ変換器１５，１８，２０の出力はマトリクス回路
２１に供給され、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の映像
信号に変換されてモニタ２２に表示される。これらの映
像信号は同期再生回路２３出力の垂直同期信号ｆV と水
平同期信号ｆH とにより制御される。

【０００４】このような構成において、Ａ／Ｄ変換及び
Ｄ／Ａ変換の技術は重要である。このことを図８及び図
９を参照して説明する。図８にＡ／Ｄ、Ｄ／Ａ変換器の
直列接続回路を、図９にこの回路における波形の推移を
示す。

【０００５】図８において、端子４０より供給されたア
ナログ信号はＡ／Ｄ変換器４１でディジタル信号に変換
され、Ｄ／Ａ変換器４２でアナログ信号に変換される。
ここで図９（ａ）に示すようなのこぎり波が端子４０に
供給された場合、Ａ／Ｄ変換器４１の出力は図９（ｂ）
に示すような規則性のある階段状の波形をディジタル値
に変換したものである。またＤ／Ａ変換器４２の出力は
理想的には図９（ｂ）の点線に示すように図９（ａ）と
同様になるはずである。

【０００６】しかし、量子化ビット数が十分でないた
め、量子化誤差や雑音等による影響を受けてしまう。ま
たＡ／Ｄ変換器４１の精度が荒い場合、図９（ｃ）に示
すように変換後のディジタル信号は不規則の階段状の波
形をディジタル値に変換したものになってしまう。この
ような信号をＤ／Ａ変換後、モニタに表示すると階調の
荒さが目だってしまい、画面状に縦じま状の妨害が発生
していた。

【０００７】

【発明が解決しようとする課題】量子化ビット数が不足
している場合、量子化誤差や雑音等による影響を受けて
しまう。またＡ／Ｄ変換器の精度が荒い場合、変換後の
ディジタル信号は不規則な波形をディジタル値に変換し
たものになってしまう。このような信号をＤ／Ａ変換
後、モニタに表示すると階調の荒さが目だってしまい、
画面状に縦じま状の妨害が発生していた。これを防ぐた
め、量子化ビット数を大きくすると回路規模の増大や価
格が高くなるといった問題があった。

【０００８】本発明はＡ／Ｄ変換器の量子化ビット数を
増やさずに分解能の高い信号を生成するディジタル信号
処理回路を提供することを目的とする。

【０００９】

【課題を解決するための手段】本発明に係る手段は、ア
ナログ信号をＡビットのディジタル信号に変換する第１
の変換手段と、前記Ａビットのディジタル信号の低域周
波数成分を抽出し、Ａビットの他に補助用のＢビットを
加えた信号を生成する低域抽出手段と、前記Ａビットの
ディジタル信号の高域周波数成分を抽出し、Ａビットの
他に補助用のＢビットを加えた信号を生成する高域抽出
手段と、この高域抽出手段の出力にコアリング処理を施
すことでＡビットの信号を生成するコアリング手段と、
このコアリング手段の出力と前記低域抽出手段の出力と
を加算し、Ａ＋Ｂビットの信号を生成する加算手段と、
この加算手段の出力をアナログ信号に変換する第２の変
換手段とを具備する。

【００１０】

【作用】上記した手段により、低域周波数成分のビット
拡張を行うことで分解能の高い信号が出力される。

【００１１】

【実施例】以下、図面を参照して本発明に係る実施例を
詳細に説明する。なお、従来例と同じ構成要素には同符
号を付している。図１は本発明に係る第１実施例の構成
を示す図である。この図において、アナログ映像信号は
端子１０を介してＡ／Ｄ変換器１１と同期再生回路２３
とに供給される。同期再生回路２３は供給された信号よ
り垂直同期信号ｆV と水平同期信号ｆH とを再生してい
る。またＡ／Ｄ変換器１１では供給された信号が８ビッ
トのディジタル映像信号に変換され、Ｙ／Ｃ分離回路１
２に供給される。Ｙ／Ｃ分離回路１２では供給されたデ
ィジタル映像信号が輝度信号Ｙd と色信号Ｃd とに分離
される。色信号Ｃd は色復調回路１６で色差信号Ｉd ，
Ｑd に復調され、それぞれ遅延器１７，１９で遅延され
た後、Ｄ／Ａ変換器１８，２０でアナログ信号に変換さ
れる。また輝度信号Ｙd は遅延器１３で遅延され、信号
処理回路１４に供給される。

【００１２】信号処理回路１４では供給された信号の低
域成分だけを２ビット追加した１０ビットの輝度信号が
生成され、Ｄ／Ａ変換器１５でアナログ信号に変換され
る。Ｄ／Ａ変換器１５，１８，２０の出力はマトリクス
回路２１に供給され、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の
映像信号に変換されてモニタ２２に表示される。これら
の映像信号は同期再生回路２３出力の垂直同期信号ｆV
と水平同期信号ｆH とにより制御される。

【００１３】前述した信号処理回路１４を図２を参照し
て説明する。図２（Ａ）において、遅延器１３の出力で
ある８ビットの輝度信号は端子３０を介してＬＰＦ（低
域通過フィルタ）３１と減算器３２とに供給される。Ｌ
ＰＦ３１では供給された信号が、図２（Ｂ）のαに示す
ような輝度信号の水平方向の低域成分であり、整数部８
ビット、小数点以下２ビットで構成される１０ビットの
信号に変換され、減算器３２と加算器３４とに供給され
る。減算器３２では８ビットの輝度信号からＬＰＦ３１
出力が減算されることで、図２（Ｂ）のβに示した輝度
信号の高域成分である１０ビットの信号が生成され、コ
アリング回路３３に供給される。コアリング回路３３で
は四捨五入等を行うことで整数部８ビットが取り出さ
れ、加算器３４に供給される。加算器３４では整数部８
ビットの高域成分と整数部８ビット、小数点以下２ビッ
トの低域成分とが加算され、整数部８ビット、小数点以
下２ビット構成の１０ビットの輝度信号が生成される。

【００１４】このような回路においてはＬＰＦ３１の特
性が量子化誤差による信号の劣化量を左右することにな
る。よってリンギングの発生を抑えつつ、回路規模を小
さくするためフィルタ特性Ｆは（１）式のようにする。

【００１５】

【数１】 （１）式においてｍ，ｎは正の整数である。

【００１６】図３に信号処理回路１４の入出力特性を示
す。なお、ＬＰＦ３１のフィルタ特性Ｆとしては（１）
式の係数ｍ，ｎをｍ＝４，ｎ＝８としている。図３にお
いて縦軸は信号レベルであり、横軸は時間である。そし
てレベルの傾きを変化させた４種類の入力信号をａ，
ｂ，ｃ，ｄとし、それぞれの出力信号をａ′，ｂ′，
ｃ′，ｄ′とする。この図より入力信号よりも出力信号
の方がなめらかになっているのがわかる。よって信号処
理回路１４は量子化誤差による信号の劣化量を低減させ
ることができる。これによりＡ／Ｄ変換器の量子化ビッ
ト数を増やすことなく分解能の高い信号を出力すること
ができ、輝度信号の階調の荒さによる縦じま状の妨害を
軽減することができる。

【００１７】なお、遅延器１３は色復調回路１６の処理
時間分、遅延器１７，１８は信号処理回路１４の遅延時
間分だけ供給された信号をそれぞれ遅延しているが、色
復調回路１６と信号処理回路１４との処理時間の差分だ
け遅延器１３で遅延することで遅延器１７，１９を省い
ても構わない。

【００１８】次に図４ないし図６を参照して本発明に係
る他の実施例を説明する。図４は第２実施例の構成を示
す図である。この図において図１と異なるのは遅延器１
７，１９の代わりに信号処理回路２４，２５が挿入され
ている点である。この信号処理回路２４，２５は共に信
号処理回路１４と同様の構成であり、供給された８ビッ
トの信号は整数部８ビット、小数点以下２ビットの計１
０ビットの信号に変換され、１０ビット処理のＤ／Ａ変
換器１８′，２０′に供給される。これ以外の構成は図
１と同様である。このような構成により輝度信号だけで
なく色差信号も分解能の高い信号を出力することがで
き、階調の荒さによる縦じま状の妨害を更に低減するこ
とができる。

【００１９】なお、信号処理回路２４，２５は色復調回
路１６の後に構成されているが、色復調回路１６の前に
構成して色復調回路１６を１０ビット処理構成にしても
構わない。

【００２０】図５は第３実施例の構成を示す図である。
この図において図４と異なるのは信号処理回路１４，２
４，２５の後にエッジ補正回路２６，２７，２８が新た
に加えられた点であり、他の構成は図４と同様である。

【００２１】エッジ補正回路２６，２７，２８ではそれ
ぞれ輝度信号及び色差信号の水平方向のエッジ部の特性
を改善する処理が行われる。これにより分解能が高く、
エッジ部の特性も改善された輝度信号及び色差信号が生
成される。なお、本実施例ではエッジ補正回路を新たに
加えたが、それ以外の信号処理がなされる回路でも構わ
ない。また信号処理回路はＡ／Ｄ変換器とＤ／Ａ変換器
との間であればどこに構成されても構わない。

【００２２】図６は第４実施例の構成を示す図である。
この図において図５と異なるのは信号処理回路とエッジ
補正回路とがそれぞれ入れ替わっており、それにともな
いエッジ補正回路が８ビット信号処理になっている点で
ある。この場合、エッジ補正回路２６′，２７′，２
８′の回路規模を第３実施例よりも小さくすることがで
きる。

【００２３】以上記述したように、入力信号の水平方向
の低域成分を小数点以下２ビット拡張する信号処理回路
をＡ／Ｄ変換器とＤ／Ａ変換器との間に構成することで
分解能の高い信号を出力することができ、階調の荒さに
よる縦じま状の妨害を低減することができる。

【００２４】上述した信号処理回路では入力信号を８ビ
ット、出力信号を１０ビットで説明を行ったが本発明は
これに限定されるものではない。またＬＰＦ３１のフィ
ルタ特性は（１）式に限定されるものではない。そして
本発明では入力信号を映像信号として説明したが、他の
信号でも構わないことは言うまでもないことである。

【００２５】

【発明の効果】前述したように入力信号の水平方向の低
域成分を小数点以下２ビット拡張する信号処理回路をＡ
／Ｄ変換器とＤ／Ａ変換器との間に構成することで分解
能の高い信号を出力することができ、階調の荒さによる
縦じま状の妨害を低減することができる。

【図面の簡単な説明】

【図１】本発明に係る第１実施例の構成を示す構成図

【図２】信号処理回路を説明する説明図

【図３】信号処理回路の入出力特性を説明する説明図

【図４】本発明に係る第２実施例の構成を示す構成図

【図５】本発明に係る第３実施例の構成を示す構成図

【図６】本発明に係る第４実施例の構成を示す構成図

【図７】従来の構成を示す構成図

【図８】Ａ／Ｄ変換器とＤ／Ａ変換器の直列接続構成を
示す構成図

【図９】図８における入出力特性を説明する説明図

【符号の説明】

１１…Ａ／Ｄ、１２…Ｙ／Ｃ分離回路、１４…信号処理
回路、１５，１８，２０…Ｄ／Ａ変換器、１６…色復調
回路、２１…マトリクス回路、２２…モニタ、２３…同
期再生回路。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 川井 清幸 神奈川県横浜市磯子区新杉田町８番地 株 式会社東芝映像メディア技術研究所内 (72)発明者 大月 智雅 東京都港区新橋３丁目３番９号 東芝エ ー・ブイ・イー株式会社内

Claims (1)

【特許請求の範囲】
1. 【請求項１】 アナログ信号をＡビット（Ａ：任意定
   数）のディジタル信号に変換する第１の変換手段と、 前記Ａビットのディジタル信号の低域周波数成分を抽出
   し、Ａビットの他に補助用のＢビット（Ｂ：任意定数）
   を加えた信号を生成する低域抽出手段と、 前記Ａビットのディジタル信号の高域周波数成分を抽出
   し、Ａビットの他に補助用のＢビットを加えた信号を生
   成する高域抽出手段と、 この高域抽出手段の出力にコアリング処理を施すことで
   Ａビットの信号を生成するコアリング手段と、 このコアリング手段の出力と前記低域抽出手段の出力と
   を加算し、Ａ＋Ｂビットの信号を生成する加算手段と、 この加算手段の出力をアナログ信号に変換する第２の変
   換手段とを具備したことを特徴とするディジタル信号処
   理回路。