JP3021966B2 - 同期信号発生回路および映像信号処理装置 - Google Patents
同期信号発生回路および映像信号処理装置Info
- Publication number
- JP3021966B2 JP3021966B2 JP4142477A JP14247792A JP3021966B2 JP 3021966 B2 JP3021966 B2 JP 3021966B2 JP 4142477 A JP4142477 A JP 4142477A JP 14247792 A JP14247792 A JP 14247792A JP 3021966 B2 JP3021966 B2 JP 3021966B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- video signal
- ternary
- circuit
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/06—Generation of synchronising signals
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Synchronizing For Television (AREA)
- Television Systems (AREA)
- Picture Signal Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、高精細度テレビジョン
機器において、正負両極性３値同期信号を発生するため
の同期信号発生回路、および映像信号に正負両極性３値
同期信号を付加するための映像信号処理装置に関するも
のである。
機器において、正負両極性３値同期信号を発生するため
の同期信号発生回路、および映像信号に正負両極性３値
同期信号を付加するための映像信号処理装置に関するも
のである。
【０００２】
【従来の技術】高精細度テレビジョンの一方式のハイビ
ジョンでは、装置内の信号処理をディジタルで行い装置
間の接続はアナログ映像信号で伝送する場合がある。こ
のアナログ映像信号の内、ベースバンド信号と呼ばれる
広帯域信号では、Ｙ（輝度信号）、ＰＢ（色差信号）、
ＰＲ（色差信号）の３信号、または、Ｇ（緑色信号）、
Ｂ（青色信号）、Ｒ（赤色信号）の３信号が用いられ
る。そして、これらの映像信号には正負両極性３値同期
信号を付加するのが一般的である（参考文献：放送技術
開発協議会規格 ＢＴＡ Ｓ−００１）。
ジョンでは、装置内の信号処理をディジタルで行い装置
間の接続はアナログ映像信号で伝送する場合がある。こ
のアナログ映像信号の内、ベースバンド信号と呼ばれる
広帯域信号では、Ｙ（輝度信号）、ＰＢ（色差信号）、
ＰＲ（色差信号）の３信号、または、Ｇ（緑色信号）、
Ｂ（青色信号）、Ｒ（赤色信号）の３信号が用いられ
る。そして、これらの映像信号には正負両極性３値同期
信号を付加するのが一般的である（参考文献：放送技術
開発協議会規格 ＢＴＡ Ｓ−００１）。
【０００３】従来の装置では、図５に示すように、ディ
ジタル映像信号を映像用ＤＡ変換器５１および映像用Ｌ
ＰＦ（ローパスフィルタ）５２でアナログ映像信号に変
換し、同期信号発生回路５３で作成したディジタル同期
信号を同期用ＤＡ変換器５４および同期用ＬＰＦ５５で
アナログ同期信号に変換してから、それぞれを加算回路
５６においてアナログ信号処理で加算することにより同
期信号付き映像信号を得ていた。
ジタル映像信号を映像用ＤＡ変換器５１および映像用Ｌ
ＰＦ（ローパスフィルタ）５２でアナログ映像信号に変
換し、同期信号発生回路５３で作成したディジタル同期
信号を同期用ＤＡ変換器５４および同期用ＬＰＦ５５で
アナログ同期信号に変換してから、それぞれを加算回路
５６においてアナログ信号処理で加算することにより同
期信号付き映像信号を得ていた。
【０００４】
【発明が解決しようとする課題】装置の小型化、高性能
化の為に、回路のディジタル化、ＩＣ化を進めるのが今
日の技術動向である。装置内の信号処理がディジタルで
あるハイビジョン機器の場合、映像信号に同期信号を付
加する信号処理部もディジタル化が望まれる。そのため
に、ディジタルの映像信号とディジタルの同期信号をデ
ィジタル加算してディジタルの同期信号付き映像信号を
得、１つのＤＡ変換器とＬＰＦでアナログに変換するこ
とが考えられる。
化の為に、回路のディジタル化、ＩＣ化を進めるのが今
日の技術動向である。装置内の信号処理がディジタルで
あるハイビジョン機器の場合、映像信号に同期信号を付
加する信号処理部もディジタル化が望まれる。そのため
に、ディジタルの映像信号とディジタルの同期信号をデ
ィジタル加算してディジタルの同期信号付き映像信号を
得、１つのＤＡ変換器とＬＰＦでアナログに変換するこ
とが考えられる。
【０００５】この場合のＬＰＦは、通過帯域は映像信号
の減衰を防ぐためフラットで、阻止帯域は高調波成分を
除くため急峻な減衰特性を持たせる必要がある。しか
し、従来の同期信号発生回路で生成されるディジタル同
期信号は、ディジタル映像信号とは信号レートと信号帯
域が異なるため適切な帯域制限が施されず、同期信号部
分にリンギングとよばれる過渡応答が発生するという課
題があった。従って、リンギングを改善して滑らかな同
期信号を得るためには、ディジタル同期信号をディジタ
ル映像信号と同一の信号レート及び信号帯域で発生する
必要があるが、１フレーム周期の同期信号を映像信号と
同じレートで作成するには非常に多くのメモリを必要と
し回路実現上課題となる。
の減衰を防ぐためフラットで、阻止帯域は高調波成分を
除くため急峻な減衰特性を持たせる必要がある。しか
し、従来の同期信号発生回路で生成されるディジタル同
期信号は、ディジタル映像信号とは信号レートと信号帯
域が異なるため適切な帯域制限が施されず、同期信号部
分にリンギングとよばれる過渡応答が発生するという課
題があった。従って、リンギングを改善して滑らかな同
期信号を得るためには、ディジタル同期信号をディジタ
ル映像信号と同一の信号レート及び信号帯域で発生する
必要があるが、１フレーム周期の同期信号を映像信号と
同じレートで作成するには非常に多くのメモリを必要と
し回路実現上課題となる。
【０００６】本発明は、上述の課題を解決するものであ
り、ディジタル映像信号と同一の信号レート、信号帯域
のディジタル同期信号を、小さい回路規模で実現する同
期信号発生回路を提供することを第１の目的とし、本発
明の同期信号発生回路を用いて同期信号付き映像信号を
得るための映像信号処理装置を提供することを第２の目
的とする。
り、ディジタル映像信号と同一の信号レート、信号帯域
のディジタル同期信号を、小さい回路規模で実現する同
期信号発生回路を提供することを第１の目的とし、本発
明の同期信号発生回路を用いて同期信号付き映像信号を
得るための映像信号処理装置を提供することを第２の目
的とする。
【０００７】
【課題を解決するための手段】上述の第１の目的を達成
するために、第１の発明の同期信号発生回路は、映像信
号のライン周波数の少なくとも５０倍の周波数を持つク
ロックを映像信号の１フレーム期間計数するフレームカ
ウンタと、前記フレームカウンタの出力をアドレスに入
力し３値同期信号の３つの振幅レベルの値をアドレスに
応じて出力するＲＯＭと、前記ＲＯＭの出力を映像信号
のサンプリングクロックのレートで帯域制限し滑らかな
３値同期信号を得るディジタルフィルタとを備えた構成
となっている。
するために、第１の発明の同期信号発生回路は、映像信
号のライン周波数の少なくとも５０倍の周波数を持つク
ロックを映像信号の１フレーム期間計数するフレームカ
ウンタと、前記フレームカウンタの出力をアドレスに入
力し３値同期信号の３つの振幅レベルの値をアドレスに
応じて出力するＲＯＭと、前記ＲＯＭの出力を映像信号
のサンプリングクロックのレートで帯域制限し滑らかな
３値同期信号を得るディジタルフィルタとを備えた構成
となっている。
【０００８】また、第２の発明の同期信号発生回路は、
映像信号のサンプリングクロックを少なくとも２分の１
ライン期間計数するラインカウンタと、前記ラインカウ
ンタの出力をアドレスに入力し予め帯域制限された３値
同期信号の垂直同期部分を出力し更にアドレスとは無関
係にセット信号により３値同期信号の３値の中心値を出
力するＲＯＭと、映像信号のライン周波数の少なくとも
２５倍の周波数を持つクロックを映像信号の１フレーム
期間計数するフレームカウンタと、前記フレームカウン
タの出力をデコードすることにより前記セット信号を出
力するデコーダとを備えた構成となっている。
映像信号のサンプリングクロックを少なくとも２分の１
ライン期間計数するラインカウンタと、前記ラインカウ
ンタの出力をアドレスに入力し予め帯域制限された３値
同期信号の垂直同期部分を出力し更にアドレスとは無関
係にセット信号により３値同期信号の３値の中心値を出
力するＲＯＭと、映像信号のライン周波数の少なくとも
２５倍の周波数を持つクロックを映像信号の１フレーム
期間計数するフレームカウンタと、前記フレームカウン
タの出力をデコードすることにより前記セット信号を出
力するデコーダとを備えた構成となっている。
【０００９】更に、上述の第２の目的を達成するため
に、第３の発明の映像信号処理装置は、ディジタル映像
信号のブランキング期間を黒レベルまたは無色レベルに
設定するブランキング回路と、ディジタルの正負両極性
３値同期信号を発生するための請求項１または請求項２
記載の同期信号発生回路と、前記ブランキング回路で処
理されたディジタル映像信号に前記３値同期信号を加算
する加算回路と、前記加算回路で３値同期信号を付加さ
れたディジタル映像信号をアナログに変換するＤＡ変換
器と、前記ＤＡ変換器の出力を平滑化するローパスフィ
ルタとを備えた構成となっている。
に、第３の発明の映像信号処理装置は、ディジタル映像
信号のブランキング期間を黒レベルまたは無色レベルに
設定するブランキング回路と、ディジタルの正負両極性
３値同期信号を発生するための請求項１または請求項２
記載の同期信号発生回路と、前記ブランキング回路で処
理されたディジタル映像信号に前記３値同期信号を加算
する加算回路と、前記加算回路で３値同期信号を付加さ
れたディジタル映像信号をアナログに変換するＤＡ変換
器と、前記ＤＡ変換器の出力を平滑化するローパスフィ
ルタとを備えた構成となっている。
【００１０】また、第４の発明の映像信号処理装置は、
ディジタルの正負両極性３値同期信号を発生するための
請求項１または請求項２記載の同期信号発生回路と、デ
ィジタル映像信号と前記３値同期信号を時分割で切り替
える切替回路と、前記切替回路で３値同期信号を付加さ
れたディジタル映像信号をアナログに変換するＤＡ変換
器と、前記ＤＡ変換器の出力を平滑化するローパスフィ
ルタとを備えた構成となっている。
ディジタルの正負両極性３値同期信号を発生するための
請求項１または請求項２記載の同期信号発生回路と、デ
ィジタル映像信号と前記３値同期信号を時分割で切り替
える切替回路と、前記切替回路で３値同期信号を付加さ
れたディジタル映像信号をアナログに変換するＤＡ変換
器と、前記ＤＡ変換器の出力を平滑化するローパスフィ
ルタとを備えた構成となっている。
【００１１】
【作用】第１の発明は、上記した構成により、フレーム
カウンタとＲＯＭによりライン周波数の５０倍のレート
で１フレームに渡る３値同期信号が生成され、ディジタ
ルフィルタにおいて映像信号のサンプリングクロックレ
ートで帯域制限がなされた３値同期信号が得られる。
カウンタとＲＯＭによりライン周波数の５０倍のレート
で１フレームに渡る３値同期信号が生成され、ディジタ
ルフィルタにおいて映像信号のサンプリングクロックレ
ートで帯域制限がなされた３値同期信号が得られる。
【００１２】また、第２の発明によれば、２分の１ライ
ンカウンタとＲＯＭにおいて、予め帯域制限された映像
信号のサンプリングクロックレートの３値同期信号の垂
直同期信号の２分の１ライン分が連続して生成され、フ
レームカウンタとデコーダにより生成されたセット信号
が、垂直同期信号でない部分を選択して３値同期信号の
中心値に設定し直すことにより、１フレームに渡って映
像信号のサンプリングクロックレートの３値同期信号が
得られる。
ンカウンタとＲＯＭにおいて、予め帯域制限された映像
信号のサンプリングクロックレートの３値同期信号の垂
直同期信号の２分の１ライン分が連続して生成され、フ
レームカウンタとデコーダにより生成されたセット信号
が、垂直同期信号でない部分を選択して３値同期信号の
中心値に設定し直すことにより、１フレームに渡って映
像信号のサンプリングクロックレートの３値同期信号が
得られる。
【００１３】更に、第３の発明によれば、加算回路にお
いて、ブランキング処理されたディジタルの映像信号と
映像信号と同一信号レートで帯域制限されたディジタル
の３値同期信号とが加算され、ＤＡ変換器およびＬＰＦ
でアナログの同期信号付き映像信号となる。
いて、ブランキング処理されたディジタルの映像信号と
映像信号と同一信号レートで帯域制限されたディジタル
の３値同期信号とが加算され、ＤＡ変換器およびＬＰＦ
でアナログの同期信号付き映像信号となる。
【００１４】また、第４の発明によれば、切替回路にお
いて、ディジタル映像信号と映像信号と同一信号レート
で帯域制限されたディジタルの３値同期信号とが時分割
で切り替えられ、ＤＡ変換器およびＬＰＦでアナログの
同期信号付き映像信号となる。
いて、ディジタル映像信号と映像信号と同一信号レート
で帯域制限されたディジタルの３値同期信号とが時分割
で切り替えられ、ＤＡ変換器およびＬＰＦでアナログの
同期信号付き映像信号となる。
【００１５】
【実施例】以下、本発明の実施例について、図面を参照
しながら説明する。なお、本実施例では、ハイビジョン
の映像信号および正負両極性３値同期信号を扱うものと
し、サンプリングクロックは７４．２５ＭＨｚ、ライン
周波数は３３．７５ＫＨｚ、１フレームは１１２５ライ
ンとする。また、正負両極性３値同期信号を図６に示
し、以下、単に同期信号と呼ぶものは正負両極性３値同
期信号を指すものとする。
しながら説明する。なお、本実施例では、ハイビジョン
の映像信号および正負両極性３値同期信号を扱うものと
し、サンプリングクロックは７４．２５ＭＨｚ、ライン
周波数は３３．７５ＫＨｚ、１フレームは１１２５ライ
ンとする。また、正負両極性３値同期信号を図６に示
し、以下、単に同期信号と呼ぶものは正負両極性３値同
期信号を指すものとする。
【００１６】本発明の同期信号発生回路の第１の実施例
の詳細な説明を図１に従って行う。図１において、１
は、ライン周波数の５０倍の周波数を持つフレームカウ
ンタクロック、２は、フレームカウンタクロック１を１
フレーム期間計数するフレームカウンタ、３は、フレー
ムカウンタ２から出力されるアドレス信号、４は、アド
レス信号３でアクセスされ同期信号５を出力するＲＯＭ
である。５は、フレームカウンタクロックレートの同期
信号、６は、サンプリングクロック、７は、サンプリン
グクロック６のレートで同期信号５を帯域制限するディ
ジタルフィルタで、例えば図８のような構成となる。８
は、ディジタルフィルタ７で得られた帯域制限された同
期信号である。
の詳細な説明を図１に従って行う。図１において、１
は、ライン周波数の５０倍の周波数を持つフレームカウ
ンタクロック、２は、フレームカウンタクロック１を１
フレーム期間計数するフレームカウンタ、３は、フレー
ムカウンタ２から出力されるアドレス信号、４は、アド
レス信号３でアクセスされ同期信号５を出力するＲＯＭ
である。５は、フレームカウンタクロックレートの同期
信号、６は、サンプリングクロック、７は、サンプリン
グクロック６のレートで同期信号５を帯域制限するディ
ジタルフィルタで、例えば図８のような構成となる。８
は、ディジタルフィルタ７で得られた帯域制限された同
期信号である。
【００１７】図７は、同期信号の垂直同期信号部分のラ
イン１だけを拡大して示したもので、（ａ）はフレーム
カウンタクロックレートの同期信号５を表し、（ｂ）は
サンプリングクロックレートの同期信号８を表す。
イン１だけを拡大して示したもので、（ａ）はフレーム
カウンタクロックレートの同期信号５を表し、（ｂ）は
サンプリングクロックレートの同期信号８を表す。
【００１８】フレームカウンタクロック１の周波数は、
同期信号のうち水平同期信号部分の幅から決定され、こ
れはライン周期の５０分の１である。従って、同期信号
を作成するにはライン周波数の５０倍以上のクロックが
必要であるが、フレームカウンタ２のビット数とＲＯＭ
４の容量を最小にする値はライン周波数の５０倍すなわ
ち１．６８７５ＭＨｚが最適である。このとき、フレー
ムカウンタ２はフレームカウンタクロック１を１フレー
ム期間すなわち５６２５０カウントし、アドレス信号３
は１６ビットとなる。更に、ＲＯＭ４の容量は、同期信
号５の出力を８ビットとすると５１２Ｋビットとなり、
ＲＯＭ４の内部構造として同期信号を２ビットで発生さ
せてから８ビットの振幅に変換する方式とすれば容量は
１２８Ｋビットで済む。
同期信号のうち水平同期信号部分の幅から決定され、こ
れはライン周期の５０分の１である。従って、同期信号
を作成するにはライン周波数の５０倍以上のクロックが
必要であるが、フレームカウンタ２のビット数とＲＯＭ
４の容量を最小にする値はライン周波数の５０倍すなわ
ち１．６８７５ＭＨｚが最適である。このとき、フレー
ムカウンタ２はフレームカウンタクロック１を１フレー
ム期間すなわち５６２５０カウントし、アドレス信号３
は１６ビットとなる。更に、ＲＯＭ４の容量は、同期信
号５の出力を８ビットとすると５１２Ｋビットとなり、
ＲＯＭ４の内部構造として同期信号を２ビットで発生さ
せてから８ビットの振幅に変換する方式とすれば容量は
１２８Ｋビットで済む。
【００１９】即ち、低い周波数で同期信号を発生させ
て、映像信号のサンプリングクロックレートでディジタ
ルフィルタ処理することにより、帯域制限された同期信
号の１フレーム分が比較的小容量の低速ＲＯＭで実現で
きる。
て、映像信号のサンプリングクロックレートでディジタ
ルフィルタ処理することにより、帯域制限された同期信
号の１フレーム分が比較的小容量の低速ＲＯＭで実現で
きる。
【００２０】次に、第２の発明の同期信号発生回路の実
施例の詳細な説明を図２に従って行う。６は、サンプリ
ングクロック、９は、サンプリングクロック６を２分の
１ライン期間計数する２分の１ラインカウンタ、１０
は、２分の１ラインカウンタ９から出力されるサンプリ
ングクロックレートのアドレス信号である。１１は、ラ
イン周波数の２５倍の周波数を持つフレームカウンタク
ロック、１２は、フレームカウンタクロック１１を１フ
レーム期間計数するフレームカウンタ、１３は、フレー
ムカウンタ１２から出力されるフレームカウンタクロッ
クレートのアドレス信号、１４は、アドレス信号１３を
デコードすることにより同期信号が３値の中心値のとき
アクティブとなるセット信号１５を出力するデコーダ、
１６は、アドレス信号１０でアクセスされ、予め帯域制
限された同期信号のうち垂直同期信号部分の２分の１ラ
イン分を出力し、更にアドレス信号１０とは無関係にセ
ット信号１５により３値同期信号の３値の中心値を出力
するＲＯＭ、１７は、ＲＯＭ１６で得られた１フレーム
分の同期信号である。
施例の詳細な説明を図２に従って行う。６は、サンプリ
ングクロック、９は、サンプリングクロック６を２分の
１ライン期間計数する２分の１ラインカウンタ、１０
は、２分の１ラインカウンタ９から出力されるサンプリ
ングクロックレートのアドレス信号である。１１は、ラ
イン周波数の２５倍の周波数を持つフレームカウンタク
ロック、１２は、フレームカウンタクロック１１を１フ
レーム期間計数するフレームカウンタ、１３は、フレー
ムカウンタ１２から出力されるフレームカウンタクロッ
クレートのアドレス信号、１４は、アドレス信号１３を
デコードすることにより同期信号が３値の中心値のとき
アクティブとなるセット信号１５を出力するデコーダ、
１６は、アドレス信号１０でアクセスされ、予め帯域制
限された同期信号のうち垂直同期信号部分の２分の１ラ
イン分を出力し、更にアドレス信号１０とは無関係にセ
ット信号１５により３値同期信号の３値の中心値を出力
するＲＯＭ、１７は、ＲＯＭ１６で得られた１フレーム
分の同期信号である。
【００２１】同期信号の周期性のある最小繰り返し単位
を２分の１ライン単位と考えられるので、２分の１ライ
ンカウンタ９においてサンプリングクロック６を２分の
１ライン期間すなわち７４．２５ＭＨｚで１１００カウ
ントすることにより、１１ビットのアドレス信号１０を
得る。ＲＯＭ１６はこのアドレス信号１０によりアクセ
スされ、予め帯域制限された同期信号の垂直同期信号部
分の２分の１ライン分を出力する。ＲＯＭ１６の出力ビ
ット数を８ビットとすると１６Ｋビットの容量のものを
用いるとよい。このときセット信号１５がアクティブで
なければ出力の同期信号は図７（ｂ）に示す波形とな
る。ところで、１フレーム期間の同期信号は図６に示す
ように１ライン単位で考えると５通りのパターンがあ
る。即ち、ライン１、ライン６、ライン７、ライン５６
３、ライン５６８、のように１ラインの前半と後半が垂
直同期信号かあるいは３値の中心値なのかで分類でき
る。従って、ＲＯＭ１６において、出力を３値の中心値
にセット信号１５により変更することにより１フレーム
に渡って正しい同期信号が得られる。
を２分の１ライン単位と考えられるので、２分の１ライ
ンカウンタ９においてサンプリングクロック６を２分の
１ライン期間すなわち７４．２５ＭＨｚで１１００カウ
ントすることにより、１１ビットのアドレス信号１０を
得る。ＲＯＭ１６はこのアドレス信号１０によりアクセ
スされ、予め帯域制限された同期信号の垂直同期信号部
分の２分の１ライン分を出力する。ＲＯＭ１６の出力ビ
ット数を８ビットとすると１６Ｋビットの容量のものを
用いるとよい。このときセット信号１５がアクティブで
なければ出力の同期信号は図７（ｂ）に示す波形とな
る。ところで、１フレーム期間の同期信号は図６に示す
ように１ライン単位で考えると５通りのパターンがあ
る。即ち、ライン１、ライン６、ライン７、ライン５６
３、ライン５６８、のように１ラインの前半と後半が垂
直同期信号かあるいは３値の中心値なのかで分類でき
る。従って、ＲＯＭ１６において、出力を３値の中心値
にセット信号１５により変更することにより１フレーム
に渡って正しい同期信号が得られる。
【００２２】セット信号１５の切替周期は、同期信号の
水平同期部分および垂直同期部分を効率よく中心値に変
更できるよう、水平同期信号の幅の２倍以下が適当であ
る。すなわち、水平同期信号の幅が１ラインの５０分の
１であるから、フレームカウンタクロックの周波数はラ
イン周波数の２５倍以上が必要となる。そして、２５倍
の８４３．７５ＫＨｚのときフレームカウンタ１２およ
びデコーダ１４のビット数を最小にできる。このとき、
フレームカウンタ１２はフレームカウンタクロック１１
を１フレーム期間すなわち２８１２５カウントし、アド
レス信号１３は１５ビットとなる。
水平同期部分および垂直同期部分を効率よく中心値に変
更できるよう、水平同期信号の幅の２倍以下が適当であ
る。すなわち、水平同期信号の幅が１ラインの５０分の
１であるから、フレームカウンタクロックの周波数はラ
イン周波数の２５倍以上が必要となる。そして、２５倍
の８４３．７５ＫＨｚのときフレームカウンタ１２およ
びデコーダ１４のビット数を最小にできる。このとき、
フレームカウンタ１２はフレームカウンタクロック１１
を１フレーム期間すなわち２８１２５カウントし、アド
レス信号１３は１５ビットとなる。
【００２３】例えば、ライン６の同期信号を発生させる
ために、図７（ｂ）の信号に対して、セット信号１５を
図７（ｃ）のように出力することにより、ライン６の同
期信号として図７（ｄ）を得ることができる。同様にし
てすべてのラインの同期信号を得ることができる。
ために、図７（ｂ）の信号に対して、セット信号１５を
図７（ｃ）のように出力することにより、ライン６の同
期信号として図７（ｄ）を得ることができる。同様にし
てすべてのラインの同期信号を得ることができる。
【００２４】即ち、小容量の高速ＲＯＭで予め帯域制限
された垂直同期部分を連続して発生させ、不要な同期信
号部分をセット信号で３値の中心値に切り替えることに
より、帯域制限された１フレーム分の同期信号を得るこ
とができる。
された垂直同期部分を連続して発生させ、不要な同期信
号部分をセット信号で３値の中心値に切り替えることに
より、帯域制限された１フレーム分の同期信号を得るこ
とができる。
【００２５】以上、第１の発明および第２の発明の実施
例において、サンプリングクロックの周波数を７４．２
５ＭＨｚとして説明したが、これに限るものではなく、
２分の１ラインカウンタ９およびＲＯＭ１６のビット数
を変化させれば他の周波数にもそのまま対応できる。
例において、サンプリングクロックの周波数を７４．２
５ＭＨｚとして説明したが、これに限るものではなく、
２分の１ラインカウンタ９およびＲＯＭ１６のビット数
を変化させれば他の周波数にもそのまま対応できる。
【００２６】次に、第３の発明の映像信号処理装置の実
施例の詳細な説明を図３に従って行う。１８は、入力の
ディジタル映像信号、１９は、ディジタル映像信号１８
が輝度信号の場合ブランキング期間を黒レベルに、色差
信号の場合無色レベルに置き換えるブランキング回路、
２０は、ブランキング処理されたディジタル映像信号で
ある。２１は、図１または図２に記載の同期信号発生回
路で、ディジタル映像信号２０と同じ信号レートで予め
帯域制限された同期信号２２を発生する。２３は、ディ
ジタル映像信号２０と同期信号２２を加算演算すること
で同期信号付きディジタル映像信号２４を得る加算回
路、２５は、同期信号付きディジタル映像信号２４をア
ナログに変換するＤＡ変換器、２７は、アナログに変換
された信号２６を平滑するＬＰＦ（ローパスフィル
タ）、２８は、最終的に得られた同期信号付きアナログ
映像信号である。
施例の詳細な説明を図３に従って行う。１８は、入力の
ディジタル映像信号、１９は、ディジタル映像信号１８
が輝度信号の場合ブランキング期間を黒レベルに、色差
信号の場合無色レベルに置き換えるブランキング回路、
２０は、ブランキング処理されたディジタル映像信号で
ある。２１は、図１または図２に記載の同期信号発生回
路で、ディジタル映像信号２０と同じ信号レートで予め
帯域制限された同期信号２２を発生する。２３は、ディ
ジタル映像信号２０と同期信号２２を加算演算すること
で同期信号付きディジタル映像信号２４を得る加算回
路、２５は、同期信号付きディジタル映像信号２４をア
ナログに変換するＤＡ変換器、２７は、アナログに変換
された信号２６を平滑するＬＰＦ（ローパスフィル
タ）、２８は、最終的に得られた同期信号付きアナログ
映像信号である。
【００２７】ディジタル映像信号２０と同期信号２２が
共に８ビットであるとき、加算回路２３で得られる同期
信号付きディジタル映像信号２４は９ビットとなる。従
って、ＤＡ変換器２５も９ビット仕様のものを使用す
る。また、ＬＰＦ２７は映像信号の信号帯域を損なわな
いよう通過域はフラットな特性で、阻止域は急峻に減衰
する特性をもたせる。
共に８ビットであるとき、加算回路２３で得られる同期
信号付きディジタル映像信号２４は９ビットとなる。従
って、ＤＡ変換器２５も９ビット仕様のものを使用す
る。また、ＬＰＦ２７は映像信号の信号帯域を損なわな
いよう通過域はフラットな特性で、阻止域は急峻に減衰
する特性をもたせる。
【００２８】以上のように構成された本実施例の映像信
号処理装置の動作について説明すると、まず、入力のデ
ィジタル映像信号に対して同期信号をディジタルで加算
する。しかし、映像と同期を共通のＤＡ変換器とＬＰＦ
で処理しているにも関わらず、予め帯域制限した同期信
号を用いているので、映像信号の信号品質を劣化させる
ことなくしかも同期信号部分にリンギングなどの過渡応
答が発生しない。
号処理装置の動作について説明すると、まず、入力のデ
ィジタル映像信号に対して同期信号をディジタルで加算
する。しかし、映像と同期を共通のＤＡ変換器とＬＰＦ
で処理しているにも関わらず、予め帯域制限した同期信
号を用いているので、映像信号の信号品質を劣化させる
ことなくしかも同期信号部分にリンギングなどの過渡応
答が発生しない。
【００２９】次に、第４の発明の映像信号処理装置の詳
細な説明を図４に従って行う。なお、図４において、図
３と同一番号を付したものは名称および機能が同一であ
るので説明を省略する。２９は、入力のディジタル映像
信号１８のブランキング期間と同期信号２２を、時分割
で切り替えて合成する切替回路である。
細な説明を図４に従って行う。なお、図４において、図
３と同一番号を付したものは名称および機能が同一であ
るので説明を省略する。２９は、入力のディジタル映像
信号１８のブランキング期間と同期信号２２を、時分割
で切り替えて合成する切替回路である。
【００３０】以上のように構成された本実施例の映像信
号処理装置の動作について説明すると、まず、入力のデ
ィジタル映像信号１８が、色差信号の場合、または、輝
度信号であっても最大振幅が小さい場合、切替回路２９
で得られる同期信号付きディジタル映像信号２４は入力
と同じビット数で処理することができる。例えば、ディ
ジタル映像信号１８が８ビットの時、同期信号付きディ
ジタル映像信号２４は８ビットのままであるし、ＤＡ変
換器２５も８ビット仕様のものでよい。
号処理装置の動作について説明すると、まず、入力のデ
ィジタル映像信号１８が、色差信号の場合、または、輝
度信号であっても最大振幅が小さい場合、切替回路２９
で得られる同期信号付きディジタル映像信号２４は入力
と同じビット数で処理することができる。例えば、ディ
ジタル映像信号１８が８ビットの時、同期信号付きディ
ジタル映像信号２４は８ビットのままであるし、ＤＡ変
換器２５も８ビット仕様のものでよい。
【００３１】以上の構成の映像信号処理装置は、映像と
同期を共通のＤＡ変換器とＬＰＦで処理しているにも関
わらず、予め帯域制限した同期信号を用いているので、
映像信号の信号品質を劣化させることなくしかも同期信
号部分にリンギングなどの過渡応答が発生しない。しか
も、ＤＡ変換器のビット数を増加させる必要がない。
同期を共通のＤＡ変換器とＬＰＦで処理しているにも関
わらず、予め帯域制限した同期信号を用いているので、
映像信号の信号品質を劣化させることなくしかも同期信
号部分にリンギングなどの過渡応答が発生しない。しか
も、ＤＡ変換器のビット数を増加させる必要がない。
【００３２】
【発明の効果】以上のように本発明の同期信号発生回路
は、ディジタル映像信号と同一の信号レートで予め帯域
制限されたディジタル同期信号の１フレーム分を、小さ
い回路規模で実現することができる。そして、本発明の
映像信号処理装置において前記同期信号発生回路を用い
て、信号波形の劣化のない同期信号付き映像信号を得る
ことができる。これらの回路や装置はディジタル信号処
理を基本としているので、装置内の信号処理がディジタ
ルであるハイビジョン機器のＩＣ化を進めることがで
き、装置の小型化、高性能化に非常に有効である。
は、ディジタル映像信号と同一の信号レートで予め帯域
制限されたディジタル同期信号の１フレーム分を、小さ
い回路規模で実現することができる。そして、本発明の
映像信号処理装置において前記同期信号発生回路を用い
て、信号波形の劣化のない同期信号付き映像信号を得る
ことができる。これらの回路や装置はディジタル信号処
理を基本としているので、装置内の信号処理がディジタ
ルであるハイビジョン機器のＩＣ化を進めることがで
き、装置の小型化、高性能化に非常に有効である。
【図１】第１の発明の実施例における同期信号発生回路
のブロック図
のブロック図
【図２】第２の発明の実施例における同期信号発生回路
のブロック図
のブロック図
【図３】第３の発明の実施例における映像信号処理装置
のブロック図
のブロック図
【図４】第４の発明の実施例における映像信号処理装置
のブロック図
のブロック図
【図５】従来例の映像信号処理装置のブロック図
【図６】本発明の実施例における正負両極性３値同期信
号の１フレーム分の信号波形図
号の１フレーム分の信号波形図
【図７】（ａ）はフレームカウンタクロックレートの同
期信号を示す信号波形図 （ｂ）はサンプリングクロックレートの同期信号を示す
信号波形図 （ｃ）はセット信号１５を示す信号波形図 （ｄ）はライン６の同期信号を示す信号波形図
期信号を示す信号波形図 （ｂ）はサンプリングクロックレートの同期信号を示す
信号波形図 （ｃ）はセット信号１５を示す信号波形図 （ｄ）はライン６の同期信号を示す信号波形図
【図８】第１の発明の実施例におけるディジタルフィル
タの構成図
タの構成図
２ フレームカウンタ ４ ＲＯＭ ７ ディジタルフィルタ ９ ２分の１ラインカウンタ １２ フレームカウンタ １４ デコーダ １６ ＲＯＭ １９ ブランキング回路 ２１ 同期信号発生回路 ２３ 加算回路 ２５ ＤＡ変換器 ２７ ＬＰＦ ２９ 切替回路
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭58−170289（ＪＰ，Ａ) 特開 昭62−181586（ＪＰ，Ａ) 特開 昭62−203483（ＪＰ，Ａ) 特開 平３−79165（ＪＰ，Ａ) 特開 平３−195180（ＪＰ，Ａ) 特開 平３−220981（ＪＰ，Ａ) 特開 平３−248682（ＪＰ，Ａ) 特開 平３−249876（ＪＰ，Ａ) 特開 平４−167873（ＪＰ，Ａ) 特開 平５−283988（ＪＰ，Ａ) 実開 昭63−163067（ＪＰ，Ｕ) 実開 平４−123664（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H04N 5/04 - 5/12 H04N 7/00
Claims (4)
- 【請求項１】映像信号のライン周波数の少なくとも５０
倍の周波数を持つクロックを映像信号の１フレーム期間
計数するフレームカウンタと、前記フレームカウンタの
出力をアドレスに入力し、３値同期信号の３つの振幅レ
ベルの値をアドレスに応じて出力するＲＯＭと、前記Ｒ
ＯＭの出力を映像信号のサンプリングクロックのレート
で帯域制限し滑らかな３値同期信号を得るディジタルフ
ィルタとを備えたことを特徴とする同期信号発生回路。 - 【請求項２】映像信号のサンプリングクロックを少なく
とも２分の１ライン期間計数するラインカウンタと、前
記ラインカウンタの出力をアドレスに入力し予め帯域制
限された３値同期信号の垂直同期部分を出力し、更にア
ドレスとは無関係にセット信号により３値同期信号の３
値の中心値を出力するＲＯＭと、映像信号のライン周波
数の少なくとも２５倍の周波数を持つクロックを映像信
号の１フレーム期間計数するフレームカウンタと、前記
フレームカウンタの出力をデコードすることにより前記
セット信号を出力するデコーダとを備えたことを特徴と
する同期信号発生回路。 - 【請求項３】ディジタル映像信号のブランキング期間を
黒レベルまたは無色レベルに設定するブランキング回路
と、ディジタルの正負両極性３値同期信号を発生するた
めの請求項１または２記載の同期信号発生回路と、前記
ブランキング回路で処理されたディジタル映像信号に前
記３値同期信号を加算する加算回路と、前記加算回路で
３値同期信号を付加されたディジタル映像信号をアナロ
グに変換するＤＡ変換器と、前記ＤＡ変換器の出力を平
滑化するローパスフィルタとを備えたことを特徴とする
映像信号処理装置。 - 【請求項４】ディジタルの正負両極性３値同期信号を発
生するための請求項１または２記載の同期信号発生回路
と、ディジタル映像信号と前記３値同期信号を時分割で
切り替える切替回路と、前記切替回路で３値同期信号を
付加されたディジタル映像信号をアナログに変換するＤ
Ａ変換器と、前記ＤＡ変換器の出力を平滑化するローパ
スフィルタとを備えたことを特徴とする映像信号処理装
置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4142477A JP3021966B2 (ja) | 1992-06-03 | 1992-06-03 | 同期信号発生回路および映像信号処理装置 |
| US08/070,792 US5387944A (en) | 1992-06-03 | 1993-06-03 | Video signal processing apparatus having digital multivalue synchronizing signal generating circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4142477A JP3021966B2 (ja) | 1992-06-03 | 1992-06-03 | 同期信号発生回路および映像信号処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05336400A JPH05336400A (ja) | 1993-12-17 |
| JP3021966B2 true JP3021966B2 (ja) | 2000-03-15 |
Family
ID=15316236
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4142477A Expired - Fee Related JP3021966B2 (ja) | 1992-06-03 | 1992-06-03 | 同期信号発生回路および映像信号処理装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5387944A (ja) |
| JP (1) | JP3021966B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5583562A (en) * | 1993-12-03 | 1996-12-10 | Scientific-Atlanta, Inc. | System and method for transmitting a plurality of digital services including imaging services |
| US6559891B1 (en) * | 2000-08-15 | 2003-05-06 | Sony Corporation | Method and apparatus to generate tri-level HDTV synchronization pulses |
| US7515646B2 (en) | 2004-02-05 | 2009-04-07 | Lexmark International, Inc. | Method and apparatus for reducing EMI emissions for data signals traveling over a data pathway |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4723164A (en) * | 1985-06-28 | 1988-02-02 | Zenith Electronics Corporation | Tri-state sync technique |
| US4864400A (en) * | 1985-11-18 | 1989-09-05 | Nippon Hoso Kyoka | Television synchronization system |
| DE3834259A1 (de) * | 1988-10-08 | 1990-06-07 | Broadcast Television Syst | Schaltung zur erzeugung eines dreipegel-impulssignals |
| DE3834865C2 (de) * | 1988-10-13 | 1995-11-16 | Broadcast Television Syst | Verfahren und Schaltung zur Ableitung von H- und V-frequenten Synchronimpulsen |
-
1992
- 1992-06-03 JP JP4142477A patent/JP3021966B2/ja not_active Expired - Fee Related
-
1993
- 1993-06-03 US US08/070,792 patent/US5387944A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5387944A (en) | 1995-02-07 |
| JPH05336400A (ja) | 1993-12-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3393649B2 (ja) | 複合ビデオ入力信号のノイズを低減し且つ複合ビデオ入力信号の成分を分離する方法 | |
| JPS6070890A (ja) | カラ−テレビジヨン表示装置 | |
| CA1233554A (en) | Interlace to non-interlace scan converter for rgb format video input signals | |
| JPH06113176A (ja) | 順次走査システム | |
| EP0421433A2 (en) | Signal processing circuit for solid-state imaging apparatus | |
| JPS62108611A (ja) | 適応型フィルタ装置 | |
| JP3021966B2 (ja) | 同期信号発生回路および映像信号処理装置 | |
| JP3576573B2 (ja) | 撮像装置 | |
| JPS6341468B2 (ja) | ||
| JPS6312434B2 (ja) | ||
| JPH0572136B2 (ja) | ||
| JPH04318768A (ja) | 非線形信号処理装置 | |
| JPH01152893A (ja) | Ｓｅｃａｍ方式での色信号をデジタル処理で作成する方法 | |
| US5303038A (en) | Circuit arrangement for A/D conversion of the color information components of two picture signals | |
| JP3052582B2 (ja) | 輝度信号／色信号分離回路とテレビジョン受像機または映像信号記録再生装置 | |
| JPH04371090A (ja) | 映像信号処理回路 | |
| JPH05191285A (ja) | ディジタル信号処理回路 | |
| JPS6184196A (ja) | ビデオ信号デイジタル処理方法 | |
| JP3475517B2 (ja) | 撮像装置 | |
| JP2584169B2 (ja) | テレビジョン信号処理装置 | |
| JPS62165491A (ja) | テレビジヨン信号の高精細化信号変換装置 | |
| JPH0130348B2 (ja) | ||
| JPH048094A (ja) | テレビジョン信号変換装置 | |
| JPH11289475A (ja) | ディジタルビデオ信号処理回路 | |
| JPH02142279A (ja) | 画質改善装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |