JPH05191969A - 電圧形交直変換装置用パワーｍｏｓｆｅｔの駆動回路 - Google Patents
電圧形交直変換装置用パワーｍｏｓｆｅｔの駆動回路Info
- Publication number
- JPH05191969A JPH05191969A JP407292A JP407292A JPH05191969A JP H05191969 A JPH05191969 A JP H05191969A JP 407292 A JP407292 A JP 407292A JP 407292 A JP407292 A JP 407292A JP H05191969 A JPH05191969 A JP H05191969A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- mosfet
- voltage
- diode
- drive circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Voltage And Current In General (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【目的】 スイッチング時に過大なサージ電圧を発生さ
せないことでダイオードの破壊を防ぎ、パワーＭＯＳＦ
ＥＴのスイッチング損失を減らすためのパワーＭＯＳＦ
ＥＴの駆動回路を得ることを目的とする。 【構成】 昇圧チョッパ回路４のダイオード４ｃのアノ
ード・カソード間電圧を検出するホトカプラ３３を設
け、このホトカプラ３３の出力をパワーＭＯＳＦＥＴ４
ｂのオン時のゲート抵抗Ｒ2 に並列に接続して、ドライ
ブ条件を可変する構成にしている。
せないことでダイオードの破壊を防ぎ、パワーＭＯＳＦ
ＥＴのスイッチング損失を減らすためのパワーＭＯＳＦ
ＥＴの駆動回路を得ることを目的とする。 【構成】 昇圧チョッパ回路４のダイオード４ｃのアノ
ード・カソード間電圧を検出するホトカプラ３３を設
け、このホトカプラ３３の出力をパワーＭＯＳＦＥＴ４
ｂのオン時のゲート抵抗Ｒ2 に並列に接続して、ドライ
ブ条件を可変する構成にしている。
Description
【０００１】
【産業上の利用分野】この発明は、電圧形交直変換装置
に係り、特に直流電圧を昇圧するための昇圧チョッパ回
路を用いた整流装置のスイッチング素子として用いられ
るパワーＭＯＳＦＥＴの駆動回路に関するものである。
に係り、特に直流電圧を昇圧するための昇圧チョッパ回
路を用いた整流装置のスイッチング素子として用いられ
るパワーＭＯＳＦＥＴの駆動回路に関するものである。
【０００２】
【従来の技術】図５は、例えば特開平２−２４１３７１
公報に示された従来の昇圧チョッパ回路を有した電圧形
交直変換装置の基本構成図である。図に於いて１は商用
電源、２は商用電源１の交流電力を直流に変換するダイ
オードブリッジ、３は変換された直流電力中のノイズ成
分を除去するノイズフィルタ、４はノイズフィルタ出力
からの直流電圧を昇圧する昇圧チョッパ回路である。昇
圧チョッパ回路４に於いて４ａはチョークコイル、４ｂ
はパワーＭＯＳＦＥＴ（以下ＭＯＳＦＥＴと称す）、４
ｃはダイオードであって、還流ダイオードとして用いら
れている。４ｄは平滑コンデンサ、４ｅはＭＯＳＦＥＴ
を駆動するゲートドライブ回路である。５はインバータ
装置、６は負荷である。
公報に示された従来の昇圧チョッパ回路を有した電圧形
交直変換装置の基本構成図である。図に於いて１は商用
電源、２は商用電源１の交流電力を直流に変換するダイ
オードブリッジ、３は変換された直流電力中のノイズ成
分を除去するノイズフィルタ、４はノイズフィルタ出力
からの直流電圧を昇圧する昇圧チョッパ回路である。昇
圧チョッパ回路４に於いて４ａはチョークコイル、４ｂ
はパワーＭＯＳＦＥＴ（以下ＭＯＳＦＥＴと称す）、４
ｃはダイオードであって、還流ダイオードとして用いら
れている。４ｄは平滑コンデンサ、４ｅはＭＯＳＦＥＴ
を駆動するゲートドライブ回路である。５はインバータ
装置、６は負荷である。
【０００３】次に動作について説明する。まず、ＭＯＳ
ＦＥＴ４ｂをオンする。次にＭＯＳＦＥＴ４ｂをオフす
る。次にＭＯＳＦＥＴ４ｂを再びオンする。それぞれの
期間に於ける等価回路を図６、図７及び図８に示してあ
る。
ＦＥＴ４ｂをオンする。次にＭＯＳＦＥＴ４ｂをオフす
る。次にＭＯＳＦＥＴ４ｂを再びオンする。それぞれの
期間に於ける等価回路を図６、図７及び図８に示してあ
る。
【０００４】図６ではＭＯＳＦＥＴ４ｂがオンしている
ために図のように電流ｉ1 が流れる。この場合には、チ
ョークコイル４ａに電流が充電される。
ために図のように電流ｉ1 が流れる。この場合には、チ
ョークコイル４ａに電流が充電される。
【０００５】次にＭＯＳＦＥＴ４ｂがオフしたのを図７
に示してある。この場合にはチョークコイルで充電され
た電流が、ＭＯＳＦＥＴ４ｂがオフすることでダイオー
ド４ｃを通して平滑コンデンサ４ｄに充電される。平滑
コンデンサには、商用電源１の電力が印加されるため、
電圧としては商用電源１の電圧より高い電圧が発生す
る。
に示してある。この場合にはチョークコイルで充電され
た電流が、ＭＯＳＦＥＴ４ｂがオフすることでダイオー
ド４ｃを通して平滑コンデンサ４ｄに充電される。平滑
コンデンサには、商用電源１の電力が印加されるため、
電圧としては商用電源１の電圧より高い電圧が発生す
る。
【０００６】次にＭＯＳＦＥＴ４ｂを再びオンしたのを
図８に示してある。このとき、ダイオード４ｃには順方
向に流れていたときにＭＯＳＦＥＴ４ｂがオンするた
め、ダイオード４ｃに急激な逆バイアスの電圧がかかる
ことになる。一般にダイオードは順電流が流れていた状
態で急激に逆バイアス電圧がかけられるとダイオードの
蓄積電荷の影響で一瞬逆方向に大きな電流が流れる。こ
れをリカバリ電流と称し、図８にｉR として示す電流で
ある。
図８に示してある。このとき、ダイオード４ｃには順方
向に流れていたときにＭＯＳＦＥＴ４ｂがオンするた
め、ダイオード４ｃに急激な逆バイアスの電圧がかかる
ことになる。一般にダイオードは順電流が流れていた状
態で急激に逆バイアス電圧がかけられるとダイオードの
蓄積電荷の影響で一瞬逆方向に大きな電流が流れる。こ
れをリカバリ電流と称し、図８にｉR として示す電流で
ある。
【０００７】図８の期間を具体的に図９に示してある。
ここで４ａはチョークコイル、ｉF は平滑コンデンサに
流れ込む電流、ＶGSはＭＯＳＦＥＴ４ｂのゲート−ソー
ス間電圧，ｉD はＭＯＳＦＥＴ４ｂのドレイン電流、Ｖ
KAはダイオード４ｃのアノード−カソード間電圧、ＶDS
はＭＯＳＦＥＴ４ｂのドレイン−ソース間電圧、Ｒ1 は
発振防止用のゲート抵抗、１７はオン用のスイッチ、Ｖ
はゲートアンプのオン側の電圧源である。
ここで４ａはチョークコイル、ｉF は平滑コンデンサに
流れ込む電流、ＶGSはＭＯＳＦＥＴ４ｂのゲート−ソー
ス間電圧，ｉD はＭＯＳＦＥＴ４ｂのドレイン電流、Ｖ
KAはダイオード４ｃのアノード−カソード間電圧、ＶDS
はＭＯＳＦＥＴ４ｂのドレイン−ソース間電圧、Ｒ1 は
発振防止用のゲート抵抗、１７はオン用のスイッチ、Ｖ
はゲートアンプのオン側の電圧源である。
【０００８】また図１０がＭＯＳＦＥＴの内部容量説明
図であって、ＣGSがゲート・ソース間容量、ＣGDがゲー
ト・ドレイン間容量である。
図であって、ＣGSがゲート・ソース間容量、ＣGDがゲー
ト・ドレイン間容量である。
【０００９】図９の波形説明図を図１１に示してある。
以下、図９、ないし図１１を用いてＭＯＳＦＥＴのオン
時に於ける各部波形を説明する。まずスイッチ１７をオ
ンすると、ゲート・ソース間電圧ＶGSはゲート抵抗Ｒ1
とＭＯＳＦＥＴ４ｂのゲート・ソース間容量ＣGSとの積
の時定数で立ち上がる。そして図１１ｂに示すｔ＝ｔ2
に於いてＶGS＝ＶTH（スレショルド電圧）に達すると、
ＭＯＳＦＥＴ４ｂのドレイン電流ｉD が図１１ｃに示し
たように流れ始める。そして、これ以前にはダイオード
４ｃに順電流ｉF がアノードからカソードの向きに流れ
ていたので、前述の説明によるダイオード４ｃの逆方向
のリカバリ電流ｉR が流れ始める。このリカバリ電流の
上昇率は、直流母線のチョークコイル４ａ、母線電圧Ｖ
DCの大きさ及びＭＯＳＦＥＴ４ｂのゲート抵抗およびＭ
ＯＳＦＥＴ４ｂの特性等によって決まることになり、ダ
イオードの順方向の蓄積電荷がぬけるまでリカバリ電流
ｉR は上昇する。ｔ＝ｔ3 で蓄積電荷がぬけてリカバリ
電流がピークに達する（図１１ｃ）。この時点のドレイ
ン電流ｉD をｉP とおくと、その後はＶKAに逆バイアス
の電圧がかかり始めてリカバリ電流ｉR が図１１ｃ、ｔ
＝ｔ3 以後、急激に減少し始める。この減少率が非常に
大きいために、ダイオード４ｃのアノード・カソード間
電圧ＶKAには一瞬大きなサージ電圧が発生する（図１１
ｄ）。そして、このときのピークパワーによってダイオ
ード４ｃが破壊することもある。リカバリ電流ｉR の減
少率は一般にリカバリ電流のピークｉP が大きい程大き
いことが知られている。よってＶKAのサージ電圧を減ら
すためには、リカバリ電流ｉR の減少率を小さくするこ
と、すなわちリカバリ電流のピークｉP を小さくするこ
とが必要である。
以下、図９、ないし図１１を用いてＭＯＳＦＥＴのオン
時に於ける各部波形を説明する。まずスイッチ１７をオ
ンすると、ゲート・ソース間電圧ＶGSはゲート抵抗Ｒ1
とＭＯＳＦＥＴ４ｂのゲート・ソース間容量ＣGSとの積
の時定数で立ち上がる。そして図１１ｂに示すｔ＝ｔ2
に於いてＶGS＝ＶTH（スレショルド電圧）に達すると、
ＭＯＳＦＥＴ４ｂのドレイン電流ｉD が図１１ｃに示し
たように流れ始める。そして、これ以前にはダイオード
４ｃに順電流ｉF がアノードからカソードの向きに流れ
ていたので、前述の説明によるダイオード４ｃの逆方向
のリカバリ電流ｉR が流れ始める。このリカバリ電流の
上昇率は、直流母線のチョークコイル４ａ、母線電圧Ｖ
DCの大きさ及びＭＯＳＦＥＴ４ｂのゲート抵抗およびＭ
ＯＳＦＥＴ４ｂの特性等によって決まることになり、ダ
イオードの順方向の蓄積電荷がぬけるまでリカバリ電流
ｉR は上昇する。ｔ＝ｔ3 で蓄積電荷がぬけてリカバリ
電流がピークに達する（図１１ｃ）。この時点のドレイ
ン電流ｉD をｉP とおくと、その後はＶKAに逆バイアス
の電圧がかかり始めてリカバリ電流ｉR が図１１ｃ、ｔ
＝ｔ3 以後、急激に減少し始める。この減少率が非常に
大きいために、ダイオード４ｃのアノード・カソード間
電圧ＶKAには一瞬大きなサージ電圧が発生する（図１１
ｄ）。そして、このときのピークパワーによってダイオ
ード４ｃが破壊することもある。リカバリ電流ｉR の減
少率は一般にリカバリ電流のピークｉP が大きい程大き
いことが知られている。よってＶKAのサージ電圧を減ら
すためには、リカバリ電流ｉR の減少率を小さくするこ
と、すなわちリカバリ電流のピークｉP を小さくするこ
とが必要である。
【００１０】一方、ＭＯＳＦＥＴ４ｂのゲート・ソース
間電圧ＶGSは図１１ｂのようになる。すなわち、ＶGSは
ＶDSがｔ＝ｔ3 以後大きく減少し始めるので、ゲート・
ドレイン間容量ＣGDの影響で停留状態（一定電圧）にな
る（ミラー効果）。ｔ＝ｔ4 でＶDSがある電圧に達し
（図１１ｅ）、それ以後ＭＯＳＦＥＴの内部容量ＣGDが
増加し続けるため、やはりゲート・ソース間電圧ＶGSの
停留が続く。そして、ｔ＝ｔ5 に於いてＭＯＳＦＥＴの
容量がようやく増加を中止してＶGSが停留状態から脱す
る。この間、ＶDSは減少を続ける。このようにＭＯＳＦ
ＥＴをオンするためにはゲートにある電荷を流し込んで
やる必要があり、ゲート電流が大きければ大きいほどＶ
GSは早く停留を脱する。
間電圧ＶGSは図１１ｂのようになる。すなわち、ＶGSは
ＶDSがｔ＝ｔ3 以後大きく減少し始めるので、ゲート・
ドレイン間容量ＣGDの影響で停留状態（一定電圧）にな
る（ミラー効果）。ｔ＝ｔ4 でＶDSがある電圧に達し
（図１１ｅ）、それ以後ＭＯＳＦＥＴの内部容量ＣGDが
増加し続けるため、やはりゲート・ソース間電圧ＶGSの
停留が続く。そして、ｔ＝ｔ5 に於いてＭＯＳＦＥＴの
容量がようやく増加を中止してＶGSが停留状態から脱す
る。この間、ＶDSは減少を続ける。このようにＭＯＳＦ
ＥＴをオンするためにはゲートにある電荷を流し込んで
やる必要があり、ゲート電流が大きければ大きいほどＶ
GSは早く停留を脱する。
【００１１】次にＭＯＳＦＥＴ４ｂのスイッチング損失
について考える。図１１ｃに示すｉD とＶDSの積がスイ
ッチング損失である。よって、スイッチング損失を小さ
くするためには、リカバリピーク電流ｉP を小さくする
こと及びｔ＝ｔ4 からｔ＝ｔ5 の期間はｉD も、ＶDSも
大きいのでｔ4 からｔ5 の期間を短くすること、すなわ
ちＶGSの停留期間を短くする必要がある。このことをま
とめると、まず、ダイオード電圧ＶKAのサージ電圧を小
さくしてダイオードを破壊から守るためには、リカバリ
電流のピーク値ｉP を小さくする必要がある。またスイ
ッチング損失を減らすためにもｉP を小さくする必要が
ある。ｉP は前述の条件等によって変わるが、例えばＶ
GSの立ち上がりをゆるくしてＭＯＳＦＥＴ４ｂに於ける
ｉD の立ち上がりの傾きを小さくしてやればよい。しか
し、そのためにはＭＯＳＦＥＴ４ｂのゲート抵抗Ｒ1 を
大きくしなければならない。
について考える。図１１ｃに示すｉD とＶDSの積がスイ
ッチング損失である。よって、スイッチング損失を小さ
くするためには、リカバリピーク電流ｉP を小さくする
こと及びｔ＝ｔ4 からｔ＝ｔ5 の期間はｉD も、ＶDSも
大きいのでｔ4 からｔ5 の期間を短くすること、すなわ
ちＶGSの停留期間を短くする必要がある。このことをま
とめると、まず、ダイオード電圧ＶKAのサージ電圧を小
さくしてダイオードを破壊から守るためには、リカバリ
電流のピーク値ｉP を小さくする必要がある。またスイ
ッチング損失を減らすためにもｉP を小さくする必要が
ある。ｉP は前述の条件等によって変わるが、例えばＶ
GSの立ち上がりをゆるくしてＭＯＳＦＥＴ４ｂに於ける
ｉD の立ち上がりの傾きを小さくしてやればよい。しか
し、そのためにはＭＯＳＦＥＴ４ｂのゲート抵抗Ｒ1 を
大きくしなければならない。
【００１２】一方ｔ＝ｔ4 からｔ5 の間のスイッチング
損失を減らすためには前述した通り、ゲート電流を増や
せば良い。そのためにはＭＯＳＦＥＴ４ｂのゲート抵抗
Ｒ1 を小さくしてやればよいことになる。
損失を減らすためには前述した通り、ゲート電流を増や
せば良い。そのためにはＭＯＳＦＥＴ４ｂのゲート抵抗
Ｒ1 を小さくしてやればよいことになる。
【００１３】駆動回路において、他の従来例として実開
平３−６６５９１号公報に示されているようなゲート抵
抗を変えずに、スイッチング時間を単に遅らせる点のみ
考慮した構成がある。
平３−６６５９１号公報に示されているようなゲート抵
抗を変えずに、スイッチング時間を単に遅らせる点のみ
考慮した構成がある。
【００１４】
【発明が解決しようとする課題】従来のパワーＭＯＳＦ
ＥＴの駆動回路は以上のように構成されているので、サ
ージ電圧を小さくしてダイオードを破壊から守るととも
にスイッチング損失を減らそうとすると、互いに相反す
る条件が生じてしまう。
ＥＴの駆動回路は以上のように構成されているので、サ
ージ電圧を小さくしてダイオードを破壊から守るととも
にスイッチング損失を減らそうとすると、互いに相反す
る条件が生じてしまう。
【００１５】この発明は、上記のような問題点を解決す
るためになされたもので、リカバリ電流の立ち上がり及
びピーク値を減らして、ダイオードを破壊から守り、か
つゲート電圧の停留期間を短くして前述の期間ｔ4 から
ｔ5 のＭＯＳＦＥＴのスイッチング損失をも減らすパワ
ーＭＯＳＦＥＴの駆動回路を得ることを目的とする。
るためになされたもので、リカバリ電流の立ち上がり及
びピーク値を減らして、ダイオードを破壊から守り、か
つゲート電圧の停留期間を短くして前述の期間ｔ4 から
ｔ5 のＭＯＳＦＥＴのスイッチング損失をも減らすパワ
ーＭＯＳＦＥＴの駆動回路を得ることを目的とする。
【００１６】
【課題を解決するための手段】この発明に係る電圧形交
直変換装置のパワーＭＯＳＦＥＴの駆動回路は、スイッ
チング素子としてのパワーＭＯＳＦＥＴのゲートにドラ
イブ信号を供給するゲートドライブ回路と、抵抗を介し
て昇圧チョッパ回路におけるダイオードのアノード・カ
ソード間電圧を入力することにより、オン・オフ状態を
判別するとともに、その出力をオン時のゲート抵抗と並
列に接続してドライブ条件を変えるホトカプラを設けた
ものである。
直変換装置のパワーＭＯＳＦＥＴの駆動回路は、スイッ
チング素子としてのパワーＭＯＳＦＥＴのゲートにドラ
イブ信号を供給するゲートドライブ回路と、抵抗を介し
て昇圧チョッパ回路におけるダイオードのアノード・カ
ソード間電圧を入力することにより、オン・オフ状態を
判別するとともに、その出力をオン時のゲート抵抗と並
列に接続してドライブ条件を変えるホトカプラを設けた
ものである。
【００１７】
【作用】この発明における電圧形交直変換装置のパワー
ＭＯＳＦＥＴの駆動回路は、ダイオード４ｃのアノード
・カソード間電圧に対応してパワーＭＯＳＦＥＴのゲー
ト駆動条件を変えることによってゆっくりオンさせるも
のであるために、ダイオードリカバリー電流を小さくす
ることが出来、これに伴ってサージ電圧が低くなること
からダイオードの破損防止が行えるものである。また、
ゲート駆動条件を変えることによりドレイン電流のピー
クが低くなることから、この期間に於けるスイッチング
損失も少なくする。
ＭＯＳＦＥＴの駆動回路は、ダイオード４ｃのアノード
・カソード間電圧に対応してパワーＭＯＳＦＥＴのゲー
ト駆動条件を変えることによってゆっくりオンさせるも
のであるために、ダイオードリカバリー電流を小さくす
ることが出来、これに伴ってサージ電圧が低くなること
からダイオードの破損防止が行えるものである。また、
ゲート駆動条件を変えることによりドレイン電流のピー
クが低くなることから、この期間に於けるスイッチング
損失も少なくする。
【００１８】
【実施例】実施例１．以下、この発明の実施例１を図に
ついて説明する。図１はこの発明によるパワーＭＯＳＦ
ＥＴの駆動回路を示す回路図であって、従来と同一部分
は同一記号を用いて示してある。図に於いて３３はホト
カプラであって、その入力側は電流制限用抵抗２０を介
してダイオード４ｃのアノード・カソード間に接続され
ている。Ｒ2 はフォトカプラ３３の出力に並列に接続さ
れたオン時のゲート抵抗、２３はＭＯＳＦＥＴ４ｂのゲ
ート−ソース間に並列に接続された保護抵抗、２４はＭ
ＯＳＦＥＴ４ｂのオン時のスイッチ、２５はＭＯＳＦＥ
Ｔ４ｂのオフ時のスイッチ、２６はゲートアンプのオン
側の電源である。
ついて説明する。図１はこの発明によるパワーＭＯＳＦ
ＥＴの駆動回路を示す回路図であって、従来と同一部分
は同一記号を用いて示してある。図に於いて３３はホト
カプラであって、その入力側は電流制限用抵抗２０を介
してダイオード４ｃのアノード・カソード間に接続され
ている。Ｒ2 はフォトカプラ３３の出力に並列に接続さ
れたオン時のゲート抵抗、２３はＭＯＳＦＥＴ４ｂのゲ
ート−ソース間に並列に接続された保護抵抗、２４はＭ
ＯＳＦＥＴ４ｂのオン時のスイッチ、２５はＭＯＳＦＥ
Ｔ４ｂのオフ時のスイッチ、２６はゲートアンプのオン
側の電源である。
【００１９】以下、図２ａからｆに示す波形図を用いて
動作を説明する。まずスイッチ２４を図２ａに示すよう
にオンにすると、図６の場合と同様にＭＯＳＦＥＴ４ｂ
のゲート・ソース間電圧ＶGSが図２ｂ ｔ＝ｔ11以後Ｍ
ＯＳＦＥＴ４ｂのゲート・ソース間容量ＣGSと抵抗Ｒ2
の積の時定数に応じて上昇するわけであるが、抵抗Ｒ2
の抵抗値が図９に於ける抵抗Ｒ1 の抵抗値に比較してＲ
2 ＞Ｒ1 であることから、時定数も大きくなってその立
ち上がりもなめらかとなる。
動作を説明する。まずスイッチ２４を図２ａに示すよう
にオンにすると、図６の場合と同様にＭＯＳＦＥＴ４ｂ
のゲート・ソース間電圧ＶGSが図２ｂ ｔ＝ｔ11以後Ｍ
ＯＳＦＥＴ４ｂのゲート・ソース間容量ＣGSと抵抗Ｒ2
の積の時定数に応じて上昇するわけであるが、抵抗Ｒ2
の抵抗値が図９に於ける抵抗Ｒ1 の抵抗値に比較してＲ
2 ＞Ｒ1 であることから、時定数も大きくなってその立
ち上がりもなめらかとなる。
【００２０】次に、ｔ＝ｔ21に於いてＶGS＝ＶTH（スレ
ショルド電圧）に達すると、ＭＯＳＦＥＴ４ｂのドレイ
ン電流ｉD が図２ｃに示すように流れ始める。そして、
前述のようにダイオード４ｃのリカバリ電流ｉR も流れ
始める。しかし図９の場合と比べて、ＶGSの立ち上がり
時定数が大きいために、リカバリ電流ｉR の上昇率は小
さい。
ショルド電圧）に達すると、ＭＯＳＦＥＴ４ｂのドレイ
ン電流ｉD が図２ｃに示すように流れ始める。そして、
前述のようにダイオード４ｃのリカバリ電流ｉR も流れ
始める。しかし図９の場合と比べて、ＶGSの立ち上がり
時定数が大きいために、リカバリ電流ｉR の上昇率は小
さい。
【００２１】次に、ｔ＝ｔ31に於いてダイオードの順方
向の蓄積電荷がぬけて、リカバリ電流ｉP がピーク値ｉ
P1に達するが、リカバリ電流の上昇率が従来の回路に比
べて小さいのでこのピーク値ｉP1も図１１ｃのｉP に比
べて小さいものとなる。そして、その後はダイオード４
ｃのアノード・カソード間に図２ｄに示すように逆バイ
アスの電圧がかかり始めるためにリカバリ電流ｉR が減
少し始めるが、従来の回路に比べリカバリ電流のピーク
値が小さいので、このリカバリ電流の減少率も小さく、
これに伴ってゆっくり切れる。よって、ダイオード４ｃ
に加わるサージ電圧も小さなものとなる。
向の蓄積電荷がぬけて、リカバリ電流ｉP がピーク値ｉ
P1に達するが、リカバリ電流の上昇率が従来の回路に比
べて小さいのでこのピーク値ｉP1も図１１ｃのｉP に比
べて小さいものとなる。そして、その後はダイオード４
ｃのアノード・カソード間に図２ｄに示すように逆バイ
アスの電圧がかかり始めるためにリカバリ電流ｉR が減
少し始めるが、従来の回路に比べリカバリ電流のピーク
値が小さいので、このリカバリ電流の減少率も小さく、
これに伴ってゆっくり切れる。よって、ダイオード４ｃ
に加わるサージ電圧も小さなものとなる。
【００２２】一方、ｔ＝ｔ31以後においては、図２ｆに
示すようにＭＯＳＦＥＴ４ｂのドレイン・ソース間電圧
ＶDSが減少し始め、ゲート・ドレイン間容量ＣGDによる
ミラー効果によりゲート・ソース間電圧ＶGSの停留が始
まる。ここで、ホトカプラ３３に注目すると、ホトカプ
ラ３３の入力はダイオード４ｃのアノード・カソード間
に接続されている。そして、ＶKAが上昇するとホトカプ
ラ３３はｔ＝ｔ32でオンする。ホトカプラ３３がオンす
ると、抵抗Ｒ2 が短絡されるためにＭＯＳＦＥＴ４ｂの
ゲート電流は増加し、ＭＯＳＦＥＴ４ｂのゲート・ソー
ス間には急激に電荷が蓄積される。そして、ｔ＝ｔ41以
後は、ＭＯＳＦＥＴの内部容量ＣGD等の増加よりＶGSの
停留が図２ｂに示すように続くが、電荷がゲートへ蓄積
される速度は従来の回路に比べ大きいため、この停留状
態から早く脱する。このことは、従来の回路に比べて、
ＶGSの停留期間が短くなるということである。
示すようにＭＯＳＦＥＴ４ｂのドレイン・ソース間電圧
ＶDSが減少し始め、ゲート・ドレイン間容量ＣGDによる
ミラー効果によりゲート・ソース間電圧ＶGSの停留が始
まる。ここで、ホトカプラ３３に注目すると、ホトカプ
ラ３３の入力はダイオード４ｃのアノード・カソード間
に接続されている。そして、ＶKAが上昇するとホトカプ
ラ３３はｔ＝ｔ32でオンする。ホトカプラ３３がオンす
ると、抵抗Ｒ2 が短絡されるためにＭＯＳＦＥＴ４ｂの
ゲート電流は増加し、ＭＯＳＦＥＴ４ｂのゲート・ソー
ス間には急激に電荷が蓄積される。そして、ｔ＝ｔ41以
後は、ＭＯＳＦＥＴの内部容量ＣGD等の増加よりＶGSの
停留が図２ｂに示すように続くが、電荷がゲートへ蓄積
される速度は従来の回路に比べ大きいため、この停留状
態から早く脱する。このことは、従来の回路に比べて、
ＶGSの停留期間が短くなるということである。
【００２３】以上をまとめると、まず従来の回路に比べ
てｔ＝ｔ11からｔ＝ｔ32の期間に於けるゲート抵抗が大
きいのでＭＯＳＦＥＴ４ｂがゆっくりオン（図２ｂ）す
るため、ダイオードリカバリピークｉP1が小さくなり
（図２ｃ）、これに伴ってダイオードに印加されるサー
ジ電圧も小さくなってダイオードが破壊しなくなる（図
２ｄ）。また、ピーク電流ｉP1が小さいので、この期間
のスイッチング損失も小さいものとなる。
てｔ＝ｔ11からｔ＝ｔ32の期間に於けるゲート抵抗が大
きいのでＭＯＳＦＥＴ４ｂがゆっくりオン（図２ｂ）す
るため、ダイオードリカバリピークｉP1が小さくなり
（図２ｃ）、これに伴ってダイオードに印加されるサー
ジ電圧も小さくなってダイオードが破壊しなくなる（図
２ｄ）。また、ピーク電流ｉP1が小さいので、この期間
のスイッチング損失も小さいものとなる。
【００２４】更に、ｔ＝ｔ31がｔ41の間にダイオード４
ｃのアノード・カソード間電圧ＶKAが上昇してホトカプ
ラ３３がｔ＝ｔ32でオン（図２ｅ）し、これによりゲー
ト抵抗Ｒ2 が短絡されてゲート電流が増加するために、
従来の回路に比べてＭＯＳＦＥＴ４ｂのゲート・ソース
間電圧ＶGSの停留時間が短くなり、これに伴ってこの期
間のスイッチング損失も小さいものとなる。
ｃのアノード・カソード間電圧ＶKAが上昇してホトカプ
ラ３３がｔ＝ｔ32でオン（図２ｅ）し、これによりゲー
ト抵抗Ｒ2 が短絡されてゲート電流が増加するために、
従来の回路に比べてＭＯＳＦＥＴ４ｂのゲート・ソース
間電圧ＶGSの停留時間が短くなり、これに伴ってこの期
間のスイッチング損失も小さいものとなる。
【００２５】また、図１に示す回路に於いては、オフ時
の抵抗Ｒ3 をオン時とは別に設けていることから、オフ
時間の調整をオン時とは別々に行なうことが出来るもの
である。また、ホトカプラは一般にオン動作が早くオフ
動作が遅いが、上記回路に於いてはホトカプラのオン動
作出力のみを利用していることから、パワーＭＯＳＦＥ
Ｔのような高速スイッチング素子に対しても十分に対応
することが出来るものである。
の抵抗Ｒ3 をオン時とは別に設けていることから、オフ
時間の調整をオン時とは別々に行なうことが出来るもの
である。また、ホトカプラは一般にオン動作が早くオフ
動作が遅いが、上記回路に於いてはホトカプラのオン動
作出力のみを利用していることから、パワーＭＯＳＦＥ
Ｔのような高速スイッチング素子に対しても十分に対応
することが出来るものである。
【００２６】実施例２．なお、上記実施例１に於いて
は、ホトカプラ３３の出力側を抵抗Ｒ2 に対して並列に
接続し、ホトカプラ３３がオンとなった場合にゲート抵
抗Ｒ2 の短絡でゲート電流は増加するが、図３に示す実
施例２においてはホトカプラ３３の出力側に直列に抵抗
Ｒ4 を設け、これらをオン時のゲート抵抗Ｒ2 と並列に
接続してホトカプラ３３がオンした時の抵抗値を調整し
ている。抵抗Ｒ4 の抵抗値は図１に於ける短絡状態とは
違い電流値を制限できるようにしたものである。
は、ホトカプラ３３の出力側を抵抗Ｒ2 に対して並列に
接続し、ホトカプラ３３がオンとなった場合にゲート抵
抗Ｒ2 の短絡でゲート電流は増加するが、図３に示す実
施例２においてはホトカプラ３３の出力側に直列に抵抗
Ｒ4 を設け、これらをオン時のゲート抵抗Ｒ2 と並列に
接続してホトカプラ３３がオンした時の抵抗値を調整し
ている。抵抗Ｒ4 の抵抗値は図１に於ける短絡状態とは
違い電流値を制限できるようにしたものである。
【００２７】実施例３．また、ホトカプラ３３の出力電
流が不足する場合には、図４に示す実施例３においてホ
トカプラ３３の出力段にオン時のゲート抵抗Ｒ2 と並列
にトランジスタ４１を設ける。ホトカプラがオンした
時、トランジスタ４１によって不足電流分が増幅される
ことになる。
流が不足する場合には、図４に示す実施例３においてホ
トカプラ３３の出力段にオン時のゲート抵抗Ｒ2 と並列
にトランジスタ４１を設ける。ホトカプラがオンした
時、トランジスタ４１によって不足電流分が増幅される
ことになる。
【００２８】
【発明の効果】以上のように、この発明によれば整流回
路からの直流電源を昇圧する昇圧チョッパ回路を有する
電圧形交直変換装置において、スイッチング素子として
のパワーＭＯＳＦＥＴのゲートにドライブ信号を供給す
るゲートドライブ回路と、抵抗を介して昇圧チョッパ回
路におけるダイオードのアノード・カソード間に電圧を
入力することによりオン・オフ状態を判別し、その出力
によってオン時のゲート抵抗と並列に接続してドライブ
条件を変えるホトカプラを設けた構成にしたので、ダイ
オードリカバリー電流が小さくなってダイオードの破損
が防止されるとともに、オン時に於けるスイッチング損
失が減少する等の種々効果がある。
路からの直流電源を昇圧する昇圧チョッパ回路を有する
電圧形交直変換装置において、スイッチング素子として
のパワーＭＯＳＦＥＴのゲートにドライブ信号を供給す
るゲートドライブ回路と、抵抗を介して昇圧チョッパ回
路におけるダイオードのアノード・カソード間に電圧を
入力することによりオン・オフ状態を判別し、その出力
によってオン時のゲート抵抗と並列に接続してドライブ
条件を変えるホトカプラを設けた構成にしたので、ダイ
オードリカバリー電流が小さくなってダイオードの破損
が防止されるとともに、オン時に於けるスイッチング損
失が減少する等の種々効果がある。
【図１】この発明の実施例１による電圧形交直変換装置
用パワーＭＯＳＦＥＴの駆動回路を示す電気回路図であ
る。
用パワーＭＯＳＦＥＴの駆動回路を示す電気回路図であ
る。
【図２】図１に示す駆動回路に於ける各部動作波形図で
ある。
ある。
【図３】この発明の実施例２による電圧形交直変換装置
用パワーＭＯＳＦＥＴの駆動回路の要部を示す電気回路
図である。
用パワーＭＯＳＦＥＴの駆動回路の要部を示す電気回路
図である。
【図４】この発明の実施例３による電圧形交直変換装置
用パワーＭＯＳＦＥＴの駆動回路の要部を示す電気回路
図である。
用パワーＭＯＳＦＥＴの駆動回路の要部を示す電気回路
図である。
【図５】従来の電圧形交直変換装置用パワーＭＯＳＦＥ
Ｔの駆動回路を示すブロック図である。
Ｔの駆動回路を示すブロック図である。
【図６】従来のパワーＭＯＳＦＥＴの駆動回路のパワー
ＭＯＳＦＥＴのオン時における等価回路図である。
ＭＯＳＦＥＴのオン時における等価回路図である。
【図７】従来のパワーＭＯＳＦＥＴの駆動回路のパワー
ＭＯＳＦＥＴのオフ時における等価回路図である。
ＭＯＳＦＥＴのオフ時における等価回路図である。
【図８】従来のパワーＭＯＳＦＥＴの駆動回路のパワー
ＭＯＳＦＥＴの再オン時における等価回路図である。
ＭＯＳＦＥＴの再オン時における等価回路図である。
【図９】図５に示す電圧形交直変換装置用パワーＭＯＳ
ＦＥＴの駆動回路を示す電気回路図である。
ＦＥＴの駆動回路を示す電気回路図である。
【図１０】従来のパワーＭＯＳＦＥＴの内部容量を示す
回路図である。
回路図である。
【図１１】図５に示す駆動回路の各部動作波形図であ
る。
る。
【符号の説明】 ４ 昇圧チョッパ回路 ４ｂ パワーＭＯＳＦＥＴ ４ｃ ダイオード ４ｅ ゲートドライブ回路 ３３ ホトカプラ Ｒ2 ゲート抵抗
Claims (1)
- 【請求項１】 整流回路からの直流電源を昇圧する昇圧
チョッパ回路を有する電圧形交直変換装置に於いて、ス
イッチング素子としてのパワーＭＯＳＦＥＴのゲートに
ドライブ信号を供給するゲートドライブ回路と、抵抗を
介して昇圧チョッパ回路に於けるダイオードのアノード
・カソード間電圧を入力することにより、オン・オフ状
態を判別するとともに、その出力をオン時のゲート抵抗
と並列に接続してドライブ条件を変えるホトカプラを設
けたことを特徴とする電圧形交直変換装置用パワーＭＯ
ＳＦＥＴの駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP407292A JPH05191969A (ja) | 1992-01-13 | 1992-01-13 | 電圧形交直変換装置用パワーｍｏｓｆｅｔの駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP407292A JPH05191969A (ja) | 1992-01-13 | 1992-01-13 | 電圧形交直変換装置用パワーｍｏｓｆｅｔの駆動回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05191969A true JPH05191969A (ja) | 1993-07-30 |
Family
ID=11574609
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP407292A Pending JPH05191969A (ja) | 1992-01-13 | 1992-01-13 | 電圧形交直変換装置用パワーｍｏｓｆｅｔの駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05191969A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005198406A (ja) * | 2004-01-07 | 2005-07-21 | Mitsubishi Electric Corp | 昇圧装置及びモータ制御装置 |
| US7285941B2 (en) | 2004-03-26 | 2007-10-23 | Samsung Electronics Co., Ltd. | DC-DC converter with load intensity control method |
-
1992
- 1992-01-13 JP JP407292A patent/JPH05191969A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005198406A (ja) * | 2004-01-07 | 2005-07-21 | Mitsubishi Electric Corp | 昇圧装置及びモータ制御装置 |
| US7285941B2 (en) | 2004-03-26 | 2007-10-23 | Samsung Electronics Co., Ltd. | DC-DC converter with load intensity control method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5793190A (en) | Method and device for power conversion | |
| CN105391298B (zh) | 开关转换器控制 | |
| US10581318B2 (en) | Resonant converter including capacitance addition circuits | |
| US4459539A (en) | Charge transfer constant volt-second regulator | |
| JP2002505570A (ja) | 変圧器及びチョークコイルを備えた直流／直流変換器 | |
| US7176638B2 (en) | Discharge lamp lighting circuit | |
| CN100547895C (zh) | 用于同步整流dc-dc转换器的负脉冲消除器电路和方法 | |
| JPH0767332A (ja) | スイッチング電源のスナバ回路 | |
| US6229339B1 (en) | Circuit for driving switching element | |
| JPH05191969A (ja) | 電圧形交直変換装置用パワーｍｏｓｆｅｔの駆動回路 | |
| JP4154658B2 (ja) | 同期整流用ｍｏｓｆｅｔの制御回路 | |
| JP4319336B2 (ja) | Ｍｏｓスイッチング回路 | |
| JP3515675B2 (ja) | 同期整流回路 | |
| US20020000923A1 (en) | Switching power supply circuit | |
| JPH10209832A (ja) | 半導体スイッチ回路 | |
| JP2918006B2 (ja) | 昇圧型アクティブフィルタ回路 | |
| JP3285280B2 (ja) | 昇降圧チョッパ回路 | |
| JP2882472B2 (ja) | パワー絶縁ゲート形ｆｅｔを用いた電源回路 | |
| US12506396B2 (en) | Half-bridge converter comprising a bootstrap circuit to provide a negative turn-off voltage | |
| CN117977963B (zh) | 一种直流-直流变换器 | |
| JPH0740785B2 (ja) | 多チヤンネルインバ−タ回路 | |
| JP4215408B2 (ja) | スイッチング電源装置 | |
| JPH05137326A (ja) | フライバツク型スイツチングレギユレータ | |
| JP3169873B2 (ja) | 電源装置 | |
| JP2026059428A (ja) | スイッチング回路 |