JPH0519295A - 非線形抵抗素子 - Google Patents
非線形抵抗素子Info
- Publication number
- JPH0519295A JPH0519295A JP3172499A JP17249991A JPH0519295A JP H0519295 A JPH0519295 A JP H0519295A JP 3172499 A JP3172499 A JP 3172499A JP 17249991 A JP17249991 A JP 17249991A JP H0519295 A JPH0519295 A JP H0519295A
- Authority
- JP
- Japan
- Prior art keywords
- electrode layer
- layer
- linear resistance
- phosphorus
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【目的】 低電圧駆動に適した閾値電圧を持ち、高いON
/OFF比の非線形性を示す非線形抵抗素子を提供する。 【構成】 絶縁性基板11上に第一電極層12、非線形抵抗
層13、第二電極層14を順次積層して成り、非線形抵抗層
13はシリコン酸化物、シリコン窒化物、シリコン炭化物
のうち少なくとも１種にリンＰをド−プして構成する。
/OFF比の非線形性を示す非線形抵抗素子を提供する。 【構成】 絶縁性基板11上に第一電極層12、非線形抵抗
層13、第二電極層14を順次積層して成り、非線形抵抗層
13はシリコン酸化物、シリコン窒化物、シリコン炭化物
のうち少なくとも１種にリンＰをド−プして構成する。
Description
【０００１】
【産業上の利用分野】本発明はＬＣＤ等の表示デバイス
のアクティブマトリクス駆動に使用できる非線形抵抗素
子に関する。
のアクティブマトリクス駆動に使用できる非線形抵抗素
子に関する。
【０００２】
【従来の技術】液晶ディスプレイ等の表示デバイスにお
いて、高精細度な画面を得るためには走査線数を増やし
た高密度なマトリクス構成が必要である。このようなマ
トリクスを有効に駆動させるため、各画素にスイッチン
グ素子を取り付けたアクティブマトリクス駆動方式が注
目されている。
いて、高精細度な画面を得るためには走査線数を増やし
た高密度なマトリクス構成が必要である。このようなマ
トリクスを有効に駆動させるため、各画素にスイッチン
グ素子を取り付けたアクティブマトリクス駆動方式が注
目されている。
【０００３】このアクティブマトリクス駆動に使用され
るスイッチング素子として、通常、薄膜トランジスタ
（ＴＦＴ）を代表とした３端子型素子と、ＭＩＭ（Ｍｅ
ｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ）を代表とし
た２端子型素子が一般的である。２端子型素子は３端子
型素子に比べて構造が簡単で、製造しやすいため、大画
面用、そして低コスト化を実現するスイッチング素子と
して注目されている。
るスイッチング素子として、通常、薄膜トランジスタ
（ＴＦＴ）を代表とした３端子型素子と、ＭＩＭ（Ｍｅ
ｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ）を代表とし
た２端子型素子が一般的である。２端子型素子は３端子
型素子に比べて構造が簡単で、製造しやすいため、大画
面用、そして低コスト化を実現するスイッチング素子と
して注目されている。
【０００４】図７は従来のＭＩＭ素子を液晶ディスプレ
イのスイッチング素子に適用した場合の断面構成の一例
を示す。第一電極層−非線形抵抗層（ここでは絶縁体
層）−第二電極層なる構成であり、具体的には特開昭61
-260219号公報に示されるように絶縁性基板71上にＣｒ
より成る第一電極層72の上にシリコン窒化物より成る絶
縁体層73を形成し、その上に例えばＣｒより成る第二電
極層74を形成してスイッチング素子を構成し、第二電極
層74をＩＴＯより成る透明画素電極層78に接続する。第
一電極層72と第二電極層74の間に電界を印加することに
より、絶縁体層73の中のトラップを介して電子がトンネ
ル現象により伝導する。その結果、Ｖ−Ｉ特性に非線形
性が現れ、アクティブマトリクス駆動に用いることがで
きる。
イのスイッチング素子に適用した場合の断面構成の一例
を示す。第一電極層−非線形抵抗層（ここでは絶縁体
層）−第二電極層なる構成であり、具体的には特開昭61
-260219号公報に示されるように絶縁性基板71上にＣｒ
より成る第一電極層72の上にシリコン窒化物より成る絶
縁体層73を形成し、その上に例えばＣｒより成る第二電
極層74を形成してスイッチング素子を構成し、第二電極
層74をＩＴＯより成る透明画素電極層78に接続する。第
一電極層72と第二電極層74の間に電界を印加することに
より、絶縁体層73の中のトラップを介して電子がトンネ
ル現象により伝導する。その結果、Ｖ−Ｉ特性に非線形
性が現れ、アクティブマトリクス駆動に用いることがで
きる。
【０００５】
【発明が解決しようとする課題】非線形抵抗素子の性能
として、低電圧駆動を実現するため閾値電圧が余り高く
なく、表示品質の点でＯＮ／ＯＦＦ比が大きいことが要
求される。しかし、従来のＭＩＭでは閾値電圧が１６Ｖ
と比較的高く、ＨＤＴＶ等の高精細ディスプレイに適用
するためにはさらに大きなＯＮ／ＯＦＦ比が要求され
る。
として、低電圧駆動を実現するため閾値電圧が余り高く
なく、表示品質の点でＯＮ／ＯＦＦ比が大きいことが要
求される。しかし、従来のＭＩＭでは閾値電圧が１６Ｖ
と比較的高く、ＨＤＴＶ等の高精細ディスプレイに適用
するためにはさらに大きなＯＮ／ＯＦＦ比が要求され
る。
【０００６】本発明は、上記従来の問題点に鑑み成され
たものであり、Ｖ−Ｉ特性において閾値電圧を低減させ
るとともに、ＯＮ／ＯＦＦ比の高い非線形性を実現する
非線形抵抗素子を提供することを目的とする。
たものであり、Ｖ−Ｉ特性において閾値電圧を低減させ
るとともに、ＯＮ／ＯＦＦ比の高い非線形性を実現する
非線形抵抗素子を提供することを目的とする。
【０００７】
【課題を解決するための手段】上記課題を解決するため
に、本発明の非線形抵抗素子は、絶縁性基板の上に第一
電極層、非線形抵抗層、第二電極層を順次積層して成る
非線形抵抗素子であって、前記非線形抵抗層はシリコン
酸化物、シリコン窒化物、シリコン炭化物のうち少なく
とも１種にリンＰをド−プして非線形抵抗素子を構成す
るものである。
に、本発明の非線形抵抗素子は、絶縁性基板の上に第一
電極層、非線形抵抗層、第二電極層を順次積層して成る
非線形抵抗素子であって、前記非線形抵抗層はシリコン
酸化物、シリコン窒化物、シリコン炭化物のうち少なく
とも１種にリンＰをド−プして非線形抵抗素子を構成す
るものである。
【０００８】あるいは、絶縁性基板上に形成した第一電
極層の上にリンＰをド−プしたシリコンより成る第一半
導体層、さらにシリコン酸化物、シリコン窒化物、シリ
コン炭化物のうち少なくとも１種にリンＰをド−プした
非線形抵抗層、リンＰをド−プしたシリコンより成る第
二半導体層、第二電極層を順次積層して非線形抵抗素子
を構成するものである。
極層の上にリンＰをド−プしたシリコンより成る第一半
導体層、さらにシリコン酸化物、シリコン窒化物、シリ
コン炭化物のうち少なくとも１種にリンＰをド−プした
非線形抵抗層、リンＰをド−プしたシリコンより成る第
二半導体層、第二電極層を順次積層して非線形抵抗素子
を構成するものである。
【０００９】あるいは、絶縁性基板の上に間隙部を有し
て第一電極層と第二電極層を形成し、前記第一電極層と
前記間隙部と前記第二電極層を覆う形でリンＰをド−プ
したシリコンより成る半導体層を形成し、前記半導体層
を覆う形でシリコン酸化物、シリコン窒化物、シリコン
炭化物のうち少なくとも１種にリンＰをド−プした非線
形抵抗層を形成し、さらに前記非線形抵抗層の上に導電
体層を形成して非線形抵抗素子を構成するものである。
て第一電極層と第二電極層を形成し、前記第一電極層と
前記間隙部と前記第二電極層を覆う形でリンＰをド−プ
したシリコンより成る半導体層を形成し、前記半導体層
を覆う形でシリコン酸化物、シリコン窒化物、シリコン
炭化物のうち少なくとも１種にリンＰをド−プした非線
形抵抗層を形成し、さらに前記非線形抵抗層の上に導電
体層を形成して非線形抵抗素子を構成するものである。
【００１０】
【作用】非線形抵抗層としてシリコン酸化物、シリコン
窒化物、シリコン炭化物のうち少なくとも１種にリンＰ
をド−プすることにより、Ｐが電子のトンネル伝導を助
け、閾値電圧を低減するとともに、閾値電圧以上で電子
なだれ現象を促進し、高い電流駆動能力を示す。その結
果、ＯＮ／ＯＦＦ比の向上を可能にする。
窒化物、シリコン炭化物のうち少なくとも１種にリンＰ
をド−プすることにより、Ｐが電子のトンネル伝導を助
け、閾値電圧を低減するとともに、閾値電圧以上で電子
なだれ現象を促進し、高い電流駆動能力を示す。その結
果、ＯＮ／ＯＦＦ比の向上を可能にする。
【００１１】
【実施例】以下に本発明の非線形抵抗素子を液晶ディス
プレイのアレイに適用した実施例を示す。
プレイのアレイに適用した実施例を示す。
【００１２】図１は第一の発明に基づく非線形抵抗素子
の断面構成図である。ガラスより成る絶縁性基板11上に
スパッタ法によりＣｒ膜を100nm の膜厚で形成し、第一
電極層12とする。この第一電極層は走査信号ラインある
いはデ−タ信号ラインに接続するか、あるいはそれを兼
ねるものである。この第一電極層12上にPH3 を１％含有
させたSiH4にO2を混合した反応ガスを用いたプラズマＣ
ＶＤ法でSiO2にＰをド−プした非線形抵抗層13を50nmの
膜厚で形成する。さらにこの上にスパッタ法によりＣｒ
膜を100nm の膜厚で形成して第二電極層14として非線形
抵抗素子を構成する。第二電極層14にはＩＴＯより成る
透明画素電極層18に接続させる。
の断面構成図である。ガラスより成る絶縁性基板11上に
スパッタ法によりＣｒ膜を100nm の膜厚で形成し、第一
電極層12とする。この第一電極層は走査信号ラインある
いはデ−タ信号ラインに接続するか、あるいはそれを兼
ねるものである。この第一電極層12上にPH3 を１％含有
させたSiH4にO2を混合した反応ガスを用いたプラズマＣ
ＶＤ法でSiO2にＰをド−プした非線形抵抗層13を50nmの
膜厚で形成する。さらにこの上にスパッタ法によりＣｒ
膜を100nm の膜厚で形成して第二電極層14として非線形
抵抗素子を構成する。第二電極層14にはＩＴＯより成る
透明画素電極層18に接続させる。
【００１３】図２は本実施例に基づく素子のＶ−Ｉ特性
を示している。破線はＰをド−プしていない従来の場合
であり、閾値電圧が１６Ｖと高く、ＯＮ／ＯＦＦ比は６
ｘ１０5である。これに対し、実線はＰをド−プした本
発明の場合であり、閾値電圧は１１Ｖと低減され、ＯＮ
／ＯＦＦ比も２ｘ１０6 と向上している。
を示している。破線はＰをド−プしていない従来の場合
であり、閾値電圧が１６Ｖと高く、ＯＮ／ＯＦＦ比は６
ｘ１０5である。これに対し、実線はＰをド−プした本
発明の場合であり、閾値電圧は１１Ｖと低減され、ＯＮ
／ＯＦＦ比も２ｘ１０6 と向上している。
【００１４】本実施例における非線形抵抗層をＩＣＰ法
により組成分析した結果、SiO2にＰが１％ドープされて
いることが確認された。発明者らの実験により非線形性
が向上するＰのドープ比率は0.05%から５％までの範囲
であり、５％を越えることにより閾値電圧以下のＯＦＦ
時でも電流がわずかながら流れてしまい、ON/OFF比の低
下を招くことを確認している。
により組成分析した結果、SiO2にＰが１％ドープされて
いることが確認された。発明者らの実験により非線形性
が向上するＰのドープ比率は0.05%から５％までの範囲
であり、５％を越えることにより閾値電圧以下のＯＦＦ
時でも電流がわずかながら流れてしまい、ON/OFF比の低
下を招くことを確認している。
【００１５】図３は第二の発明に基づく非線形抵抗素子
の断面構成図である。ガラスより成る絶縁性基板31上に
スパッタ法によりＣｒ膜を100nm の膜厚で形成し、第一
電極層32とする。この第一電極層32は走査信号ラインあ
るいはデ−タ信号ラインに接続するか、あるいはそれを
兼ねるものである。この第一電極層32上にPH3 を１％含
有させたSiH4を反応ガスとしたプラズマＣＶＤ法でアモ
ルファスＳｉ（以下、a-Siと記す）にＰをド−プした第
一半導体層35を100nm の膜厚で形成する。
の断面構成図である。ガラスより成る絶縁性基板31上に
スパッタ法によりＣｒ膜を100nm の膜厚で形成し、第一
電極層32とする。この第一電極層32は走査信号ラインあ
るいはデ−タ信号ラインに接続するか、あるいはそれを
兼ねるものである。この第一電極層32上にPH3 を１％含
有させたSiH4を反応ガスとしたプラズマＣＶＤ法でアモ
ルファスＳｉ（以下、a-Siと記す）にＰをド−プした第
一半導体層35を100nm の膜厚で形成する。
【００１６】さらに、この第一半導体層35上にPH3を１
％含有させたSiH4にO2 を混合した反応ガスを用いたプ
ラズマＣＶＤ法でSiO2にＰをド−プした非線形抵抗層33
を50nmの膜厚で形成する。さらにこの上に第一半導体層
35と同様にPH3 を１％含有させたSiH4を反応ガスとした
プラズマＣＶＤ法でＰをド−プしたa-Siをド−プした第
二半導体層36を100nm の膜厚で形成する。さらにスパッ
タ法によりSiO2より成る保護絶縁層39を積層し、コンタ
クトホール部30を形成した後、スパッタ法によりＣｒ膜
を150nm の膜厚で形成して第二電極層34とし、コンタク
トホール部30で第二半導体層36と接触させ、素子を構成
する。なお、第二電極層34は透明画素電極層38に接続さ
せる。
％含有させたSiH4にO2 を混合した反応ガスを用いたプ
ラズマＣＶＤ法でSiO2にＰをド−プした非線形抵抗層33
を50nmの膜厚で形成する。さらにこの上に第一半導体層
35と同様にPH3 を１％含有させたSiH4を反応ガスとした
プラズマＣＶＤ法でＰをド−プしたa-Siをド−プした第
二半導体層36を100nm の膜厚で形成する。さらにスパッ
タ法によりSiO2より成る保護絶縁層39を積層し、コンタ
クトホール部30を形成した後、スパッタ法によりＣｒ膜
を150nm の膜厚で形成して第二電極層34とし、コンタク
トホール部30で第二半導体層36と接触させ、素子を構成
する。なお、第二電極層34は透明画素電極層38に接続さ
せる。
【００１７】図４は第二の実施例に基づく素子のＶ−Ｉ
特性を示している。破線はＰをド−プしていない従来の
場合であり、閾値電圧が１８Ｖと高く、ＯＮ／ＯＦＦ比
は１０6 である。これに対し、実線はＰをド−プした本
発明の場合であり、閾値電圧は１３Ｖと低減され、ＯＮ
／ＯＦＦ比も５ｘ１０6 と向上している。図３に示す第
二の素子構成では図１に示す第一の構成に対して第一半
導体層35と第二半導体層36が付加されているが、以下の
点においてこの効果を発揮する。
特性を示している。破線はＰをド−プしていない従来の
場合であり、閾値電圧が１８Ｖと高く、ＯＮ／ＯＦＦ比
は１０6 である。これに対し、実線はＰをド−プした本
発明の場合であり、閾値電圧は１３Ｖと低減され、ＯＮ
／ＯＦＦ比も５ｘ１０6 と向上している。図３に示す第
二の素子構成では図１に示す第一の構成に対して第一半
導体層35と第二半導体層36が付加されているが、以下の
点においてこの効果を発揮する。
【００１８】非線形抵抗素子を液晶ディスプレイに適用
する場合、クロストーク発生の防止のため、非線形抵抗
素子の容量Cnlを液晶層の容量Clcに対して十分小さくす
ることが必要である。ところが図１に示す第一の構成で
は薄い非線形抵抗層13のためCnlが大きくなってしま
い、Cnl/Clcは1/8を示し、若干、クロストークの発生が
見られる。ところが、第二の構成では非線形抵抗層33だ
けでなく、第一半導体層35、第二半導体層36もCnlを分
担するため、Cnlを小さくすることができ、Cnl/Clcは1/
15となり、クロストークの発生は極めて少ない。
する場合、クロストーク発生の防止のため、非線形抵抗
素子の容量Cnlを液晶層の容量Clcに対して十分小さくす
ることが必要である。ところが図１に示す第一の構成で
は薄い非線形抵抗層13のためCnlが大きくなってしま
い、Cnl/Clcは1/8を示し、若干、クロストークの発生が
見られる。ところが、第二の構成では非線形抵抗層33だ
けでなく、第一半導体層35、第二半導体層36もCnlを分
担するため、Cnlを小さくすることができ、Cnl/Clcは1/
15となり、クロストークの発生は極めて少ない。
【００１９】図５は第三の発明に基づく非線形抵抗素子
の断面構成図である。絶縁性基板51の上にスパッタ法で
Ｃｒ膜を100nm の膜厚で形成した後、間隙部50を有して
Ｃｒ膜を第一電極層52と第二電極層54に分割する。この
第一電極層52は走査信号ラインあるいはデ−タ信号ライ
ンに接続するか、あるいはそれを兼ねるものである。ま
た、第二電極層54はＩＴＯより成る透明画素電極層58に
接続させる。
の断面構成図である。絶縁性基板51の上にスパッタ法で
Ｃｒ膜を100nm の膜厚で形成した後、間隙部50を有して
Ｃｒ膜を第一電極層52と第二電極層54に分割する。この
第一電極層52は走査信号ラインあるいはデ−タ信号ライ
ンに接続するか、あるいはそれを兼ねるものである。ま
た、第二電極層54はＩＴＯより成る透明画素電極層58に
接続させる。
【００２０】次にPH3 を１％含有させたSiH4を反応ガス
としたプラズマＣＶＤ法でＰをド−プしたa-Siより成る
半導体層55を第一電極層52と間隙部50と第二電極層54を
覆う形で100nm の膜厚で形成する。さらに、この半導体
層55上にPH3を１％含有させたSiH4にO2 を混合した反応
ガスを用いたプラズマＣＶＤ法でSiO2にＰをド−プした
非線形抵抗層53を30nmの膜厚で形成する。さらに非線形
抵抗層53の上に導電体層57としてスパッタ法でＣｒ膜を
100nm の膜厚で形成を形成して非線形抵抗素子を構成す
る。
としたプラズマＣＶＤ法でＰをド−プしたa-Siより成る
半導体層55を第一電極層52と間隙部50と第二電極層54を
覆う形で100nm の膜厚で形成する。さらに、この半導体
層55上にPH3を１％含有させたSiH4にO2 を混合した反応
ガスを用いたプラズマＣＶＤ法でSiO2にＰをド−プした
非線形抵抗層53を30nmの膜厚で形成する。さらに非線形
抵抗層53の上に導電体層57としてスパッタ法でＣｒ膜を
100nm の膜厚で形成を形成して非線形抵抗素子を構成す
る。
【００２１】この第三の構成では、電流の流れは第一電
極層52−半導体層55−非線形抵抗層53−導電体層57−非
線形抵抗層53−半導体層55−第二電極層54となり、正と
負の両極性の電圧に対して各層の界面は同一の薄膜群に
基づく構成のため、対称なＶ−Ｉ特性が得られる特長を
持つ。
極層52−半導体層55−非線形抵抗層53−導電体層57−非
線形抵抗層53−半導体層55−第二電極層54となり、正と
負の両極性の電圧に対して各層の界面は同一の薄膜群に
基づく構成のため、対称なＶ−Ｉ特性が得られる特長を
持つ。
【００２２】図６は第三の実施例に基づく素子のＶ−Ｉ
特性（第一電極層52と第二電極層54の間に電圧Ｖを印
加）を示している。破線はＰをド−プしていない従来の
場合であり、閾値電圧が２０Ｖと高く、ＯＮ／ＯＦＦ比
は１０6 である。これに対し、実線はＰをド−プした本
発明の場合であり、閾値電圧は１５Ｖと低減され、ＯＮ
／ＯＦＦ比も５ｘ１０6 と向上している。
特性（第一電極層52と第二電極層54の間に電圧Ｖを印
加）を示している。破線はＰをド−プしていない従来の
場合であり、閾値電圧が２０Ｖと高く、ＯＮ／ＯＦＦ比
は１０6 である。これに対し、実線はＰをド−プした本
発明の場合であり、閾値電圧は１５Ｖと低減され、ＯＮ
／ＯＦＦ比も５ｘ１０6 と向上している。
【００２３】なお、本実施例では非線形抵抗層としてシ
リコン酸化物にリンＰをド−プしているが、シリコン窒
化物あるいはシリコン炭化物にリンＰをドープしても同
様の効果を得ることができる。また、本実施例ではシリ
コン酸化物を化学当量物質であるSiO2として説明してい
るが、非化学当量物質であるのSiOx(0＜x＜2),SiNy(0＜
y＜3/4),SiCz(0＜z＜1)を適用しても、リンＰをドープ
することにより、ON/OFF比の向上が認められ、有効であ
る。
リコン酸化物にリンＰをド−プしているが、シリコン窒
化物あるいはシリコン炭化物にリンＰをドープしても同
様の効果を得ることができる。また、本実施例ではシリ
コン酸化物を化学当量物質であるSiO2として説明してい
るが、非化学当量物質であるのSiOx(0＜x＜2),SiNy(0＜
y＜3/4),SiCz(0＜z＜1)を適用しても、リンＰをドープ
することにより、ON/OFF比の向上が認められ、有効であ
る。
【００２４】本実施例において、電極層の材料をＣｒと
して説明しているが、これに限定されるものでなく、Ａ
ｌ等でもよい。
して説明しているが、これに限定されるものでなく、Ａ
ｌ等でもよい。
【００２５】
【発明の効果】以上のように本発明によれば、Ｖ−Ｉ特
性において閾値電圧を低減させるとともに、ＯＮ／ＯＦ
Ｆ比の高い非線形性を実現する非線形抵抗素子を提供す
ることができ、その工業的価値は極めて高い。
性において閾値電圧を低減させるとともに、ＯＮ／ＯＦ
Ｆ比の高い非線形性を実現する非線形抵抗素子を提供す
ることができ、その工業的価値は極めて高い。
【図１】本発明の非線形抵抗素子の第１の実施例の構成
を示す断面図
を示す断面図
【図２】同実施例素子のＶ−Ｉ特性図
【図３】本発明の非線形抵抗素子の第２の実施例の構成
を示す断面構成図
を示す断面構成図
【図４】同実施例素子のＶ−Ｉ特性図
【図５】本発明の非線形抵抗素子の第３の実施例の構成
を示す断面構成図
を示す断面構成図
【図６】同実施例素子のＶ−Ｉ特性図
【図７】従来の非線形抵抗素子の構成を示す断面図
11,31,51 絶縁性基板
12,32,52 第一電極層
13,33,53 非線形抵抗層
14,34,54 第二電極層
34 第一半導体層
35 第二半導体層
54 半導体層
57 導電体層
Claims (4)
- 【請求項１】絶縁性基板の上に第一電極層、非線形抵抗
層、第二電極層を順次積層して成る非線形抵抗素子であ
って、前記非線形抵抗層はシリコン酸化物、シリコン窒
化物、シリコン炭化物のうち少なくとも１種にリンＰを
ド−プして構成した非線形抵抗素子。 - 【請求項２】絶縁性基板上に形成した第一電極層の上に
リンＰをド−プしたシリコンより成る第一半導体層、さ
らにシリコン酸化物、シリコン窒化物、シリコン炭化物
のうち少なくとも１種にリンＰをド−プした非線形抵抗
層、リンＰをド−プしたシリコンより成る第二半導体
層、第二電極層を順次積層して構成した非線形抵抗素
子。 - 【請求項３】絶縁性基板の上に間隙部を有して第一電極
層と第二電極層を形成し、前記第一電極層と前記間隙部
と前記第二電極層を覆う形でリンＰをド−プしたシリコ
ンより成る半導体層を形成し、前記半導体層を覆う形で
シリコン酸化物、シリコン窒化物、シリコン炭化物のう
ち少なくとも１種にリンＰをド−プした非線形抵抗層を
形成し、さらに前記非線形抵抗層の上に導電体層を形成
して構成した非線形抵抗素子。 - 【請求項４】非線形抵抗層におけるリンＰのドープ比率
は0.05％から５％までの範囲にある請求項１乃至３の何
れかに記載の非線形抵抗素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3172499A JPH0519295A (ja) | 1991-07-12 | 1991-07-12 | 非線形抵抗素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3172499A JPH0519295A (ja) | 1991-07-12 | 1991-07-12 | 非線形抵抗素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0519295A true JPH0519295A (ja) | 1993-01-29 |
Family
ID=15943110
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3172499A Pending JPH0519295A (ja) | 1991-07-12 | 1991-07-12 | 非線形抵抗素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0519295A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100282983B1 (ko) * | 1993-06-28 | 2001-03-02 | 박영구 | 액정표시소자용 저반사 매트릭스 블랭크 및 그 제조방법 |
| KR100288768B1 (ko) * | 1998-04-10 | 2001-05-02 | 윤종용 | 박막트랜지스터액정표시장치 |
| WO2009150751A1 (ja) * | 2008-06-13 | 2009-12-17 | 株式会社船井電機新応用技術研究所 | スイッチング素子 |
-
1991
- 1991-07-12 JP JP3172499A patent/JPH0519295A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100282983B1 (ko) * | 1993-06-28 | 2001-03-02 | 박영구 | 액정표시소자용 저반사 매트릭스 블랭크 및 그 제조방법 |
| KR100288768B1 (ko) * | 1998-04-10 | 2001-05-02 | 윤종용 | 박막트랜지스터액정표시장치 |
| WO2009150751A1 (ja) * | 2008-06-13 | 2009-12-17 | 株式会社船井電機新応用技術研究所 | スイッチング素子 |
| US8653912B2 (en) | 2008-06-13 | 2014-02-18 | Funai Electric Advanced Applied Technology Research Institute Inc. | Switching element |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6600524B1 (en) | Active matrix type liquid crystal display apparatus with silicon oxide at different portions | |
| US5231039A (en) | Method of fabricating a liquid crystal display device | |
| US6180438B1 (en) | Thin film transistors and electronic devices comprising such | |
| US7212255B2 (en) | Liquid crystal display device and fabricating method thereof | |
| JP3402909B2 (ja) | 薄膜トランジスタ装置及び液晶表示装置 | |
| US4842372A (en) | Electro-optical device having an amorphous silicon resistive element with carbon | |
| JPH05142573A (ja) | 液晶表示装置 | |
| JPH04360583A (ja) | 薄膜トランジスタ | |
| US5528055A (en) | Thin-film transistor | |
| JPH0519295A (ja) | 非線形抵抗素子 | |
| EP0182484B1 (en) | Liquid crystal display device | |
| JPH11109923A (ja) | 液晶表示装置の駆動方法 | |
| US5053832A (en) | Nonlinear resistance element suitable for an active-type liquid crystal display | |
| KR100356593B1 (ko) | 구리합금 배선 및 그 제조방법, 박막 트랜지스터 및 그제조방법 | |
| JPH05235398A (ja) | 薄膜光センサ | |
| US5739886A (en) | Liquid crystal display with reverse staggered thin film transistors and opposite electrode, and fabrication method thereof | |
| JPS615579A (ja) | 薄膜トランジスタ | |
| JPH0618930A (ja) | アクティブマトリックス形液晶表示装置の製造方法 | |
| JPH10253982A (ja) | 横電界方式アクティブマトリクス型液晶表示装置 | |
| JP3141456B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
| US5877827A (en) | Liquid crystal display device having source electrode overlapping gate line | |
| KR101067526B1 (ko) | 박막 트랜지스터 및 그 제조 방법 | |
| JP2505662B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH06148689A (ja) | 薄膜スイッチング素子 | |
| JP2737975B2 (ja) | 薄膜二端子素子型アクティブマトリクス液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20031201 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20040323 |
|
| A521 | Written amendment |
Effective date: 20040407 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| A02 | Decision of refusal |
Effective date: 20040511 Free format text: JAPANESE INTERMEDIATE CODE: A02 |