JPH05196659A - チョッパ型比較器 - Google Patents
チョッパ型比較器Info
- Publication number
- JPH05196659A JPH05196659A JP3293434A JP29343491A JPH05196659A JP H05196659 A JPH05196659 A JP H05196659A JP 3293434 A JP3293434 A JP 3293434A JP 29343491 A JP29343491 A JP 29343491A JP H05196659 A JPH05196659 A JP H05196659A
- Authority
- JP
- Japan
- Prior art keywords
- input
- output
- analog switch
- inverter
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims description 16
- 238000010586 diagram Methods 0.000 description 5
- 230000000295 complement effect Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
- H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
- H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
- H03K5/249—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors using clock signals
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Analogue/Digital Conversion (AREA)
- Manipulation Of Pulses (AREA)
- Measurement Of Current Or Voltage (AREA)
Abstract
(57)【要約】
【目的】 低消費電力のチョッパ型比較器を実現す
る。 【構成】 比較すべき２信号を交互に導通状態に切り
換えられる第１および第２のアナログスイッチを介して
容量の一端に供給し、この容量の他端に、第１および第
２のアナログスイッチの一方が導通状態となるときに出
力遮断状態とされるクロックドインバータの入力端を接
続した。また、クロックドインバータの入出力間には第
１および第２のアナログスイッチの一方と共に導通状態
とされる第３のアナログスイッチを設けた。
る。 【構成】 比較すべき２信号を交互に導通状態に切り
換えられる第１および第２のアナログスイッチを介して
容量の一端に供給し、この容量の他端に、第１および第
２のアナログスイッチの一方が導通状態となるときに出
力遮断状態とされるクロックドインバータの入力端を接
続した。また、クロックドインバータの入出力間には第
１および第２のアナログスイッチの一方と共に導通状態
とされる第３のアナログスイッチを設けた。
Description
【０００１】
【産業上の利用分野】この発明は２信号の比較を行うチ
ョッパ型比較器に関する。
ョッパ型比較器に関する。
【０００２】
【従来の技術】図３は従来のチョッパ型比較器の構成を
示す回路図である。この図において、ＡおよびＢは比較
すべき電圧ＶAおよびＶBが入力される入力端子であり、
Ｃはコントロール信号ＣＯＮＴが入力されるコントロー
ル端子である。１および２は各々ＭＯＳＦＥＴ（金属酸
化物半導体構造の電界効果トランジスタ）によるアナロ
グスイッチであり、各々の一端は入力端子ＡおよびＢに
接続され、各々の他端は共通接続されている。アナログ
スイッチ２のゲートにはコントロール信号ＣＯＮＴが入
力され、アナログスイッチ１のゲートにはコントロール
信号ＣＯＮＴをインバータ３によって反転した信号が入
力される。アナログスイッチ１および２の共通接続点は
容量４の一端に接続され、この容量４の他端はＣＭＯＳ
（相補対称型ＭＯＳ）インバータ５の入力端に接続され
る。ＣＭＯＳインバータ５の入力端と出力端ＯＵＴとの
間にはコントロール信号ＣＯＮＴによって導通制御され
るアナログスイッチ６が介挿されている。次にこのチョ
ッパ型比較器の動作を説明する。コントロール信号ＣＯ
ＮＴが“１”であると、アナログスイッチ２および６が
導通状態となる。この結果、容量４の一端に入力電圧Ｖ
Bが印加されると共にＣＭＯＳインバータ５の入出力間
がアナログスイッチ６によって短絡される。ここで、Ｃ
ＭＯＳインバータ５は、構成要素たるＰチャネルトラン
ジスタとＮチャネルトランジスタとして、略同等の駆動
能力を有するものが使用されており、入力電圧ＶINを変
化させたときの入出力伝達特性は図４（ａ）に示すもの
となる。そして、図４（ａ）に示すように、ＣＭＯＳイ
ンバータ５の入力電圧ＶINを上昇させて行くと電源電圧
ＶDDの１／２付近の入力電圧ＶINにおいて、出力電圧Ｖ
OUTがハイレベルからロウレベルに反転する。このた
め、アナログスイッチ６によって入出力間が短絡される
ことにより、ＣＭＯＳインバータ６の入力電圧ＶINおよ
び出力電圧ＶOUTは共にＶDD／２となる。従って、コン
トロール信号ＣＯＮＴが“１”である場合、容量４に対
し、２側へ電圧ＶDD／２−ＶBが充電される。次にコン
トロール信号ＣＯＮＴが“０”になると、アナログスイ
ッチ２および６が遮断される一方、アナログスイッチ１
が導通状態となって容量４の一端に電圧ＶAが印加され
る。この結果、電圧ＶAと容量４に充電された電圧ＶDD
／２−ＶBとを加えた電圧ＶDD／２−ＶB＋ＶAがＣＭＯ
Ｓインバータ５に入力電圧ＶINとして印加される。ここ
で、ＶA＞ＶBである場合には、ＶIN＞ＶDD／２となるた
め、ＣＭＯＳインバータ５の出力電圧ＶOUTはロウレベ
ルとなる。これに対し、ＶA＜ＶBである場合には、ＶIN
＜ＶDD／２となるため、ＣＭＯＳインバータ５の出力電
圧ＶOUTはハイレベルとなる。このようにして、電圧ＶA
およびＶBの比較結果を示す出力電圧ＶOUTが得られる。
示す回路図である。この図において、ＡおよびＢは比較
すべき電圧ＶAおよびＶBが入力される入力端子であり、
Ｃはコントロール信号ＣＯＮＴが入力されるコントロー
ル端子である。１および２は各々ＭＯＳＦＥＴ（金属酸
化物半導体構造の電界効果トランジスタ）によるアナロ
グスイッチであり、各々の一端は入力端子ＡおよびＢに
接続され、各々の他端は共通接続されている。アナログ
スイッチ２のゲートにはコントロール信号ＣＯＮＴが入
力され、アナログスイッチ１のゲートにはコントロール
信号ＣＯＮＴをインバータ３によって反転した信号が入
力される。アナログスイッチ１および２の共通接続点は
容量４の一端に接続され、この容量４の他端はＣＭＯＳ
（相補対称型ＭＯＳ）インバータ５の入力端に接続され
る。ＣＭＯＳインバータ５の入力端と出力端ＯＵＴとの
間にはコントロール信号ＣＯＮＴによって導通制御され
るアナログスイッチ６が介挿されている。次にこのチョ
ッパ型比較器の動作を説明する。コントロール信号ＣＯ
ＮＴが“１”であると、アナログスイッチ２および６が
導通状態となる。この結果、容量４の一端に入力電圧Ｖ
Bが印加されると共にＣＭＯＳインバータ５の入出力間
がアナログスイッチ６によって短絡される。ここで、Ｃ
ＭＯＳインバータ５は、構成要素たるＰチャネルトラン
ジスタとＮチャネルトランジスタとして、略同等の駆動
能力を有するものが使用されており、入力電圧ＶINを変
化させたときの入出力伝達特性は図４（ａ）に示すもの
となる。そして、図４（ａ）に示すように、ＣＭＯＳイ
ンバータ５の入力電圧ＶINを上昇させて行くと電源電圧
ＶDDの１／２付近の入力電圧ＶINにおいて、出力電圧Ｖ
OUTがハイレベルからロウレベルに反転する。このた
め、アナログスイッチ６によって入出力間が短絡される
ことにより、ＣＭＯＳインバータ６の入力電圧ＶINおよ
び出力電圧ＶOUTは共にＶDD／２となる。従って、コン
トロール信号ＣＯＮＴが“１”である場合、容量４に対
し、２側へ電圧ＶDD／２−ＶBが充電される。次にコン
トロール信号ＣＯＮＴが“０”になると、アナログスイ
ッチ２および６が遮断される一方、アナログスイッチ１
が導通状態となって容量４の一端に電圧ＶAが印加され
る。この結果、電圧ＶAと容量４に充電された電圧ＶDD
／２−ＶBとを加えた電圧ＶDD／２−ＶB＋ＶAがＣＭＯ
Ｓインバータ５に入力電圧ＶINとして印加される。ここ
で、ＶA＞ＶBである場合には、ＶIN＞ＶDD／２となるた
め、ＣＭＯＳインバータ５の出力電圧ＶOUTはロウレベ
ルとなる。これに対し、ＶA＜ＶBである場合には、ＶIN
＜ＶDD／２となるため、ＣＭＯＳインバータ５の出力電
圧ＶOUTはハイレベルとなる。このようにして、電圧ＶA
およびＶBの比較結果を示す出力電圧ＶOUTが得られる。
【０００３】
【発明が解決しようとする課題】ところで、上述した従
来のチョッパ型比較器は、図５に示すように、コントロ
ール信号ＣＯＮＴが“１”である期間、ＣＭＯＳインバ
ータ５の入力電圧ＶINが中間レベルＶDD／２に維持され
る。ここで、ＣＭＯＳインバータ５は、図４（ｂ）に示
すように、入力電圧ＶINがＶDD／２である場合に極めて
大きな消費電流Ｉが流れる。この多大なる消費電流がコ
ントロール信号ＣＯＮＴが“１”である全期間に亙って
流れるため、チョッパ型比較器が消費する電力は極めて
大きなものとなってしまう。この発明は上述した事情に
鑑みてなされたものであり、消費電力の節約を図ったチ
ョッパ型比較器を提供することを目的とする。
来のチョッパ型比較器は、図５に示すように、コントロ
ール信号ＣＯＮＴが“１”である期間、ＣＭＯＳインバ
ータ５の入力電圧ＶINが中間レベルＶDD／２に維持され
る。ここで、ＣＭＯＳインバータ５は、図４（ｂ）に示
すように、入力電圧ＶINがＶDD／２である場合に極めて
大きな消費電流Ｉが流れる。この多大なる消費電流がコ
ントロール信号ＣＯＮＴが“１”である全期間に亙って
流れるため、チョッパ型比較器が消費する電力は極めて
大きなものとなってしまう。この発明は上述した事情に
鑑みてなされたものであり、消費電力の節約を図ったチ
ョッパ型比較器を提供することを目的とする。
【０００４】
【課題を解決するための手段】この発明に係るチョッパ
型比較器は、各一端に比較すべき２信号が各々入力さ
れ、各他端が共通接続され、交互に導通状態に切り換え
られる第１および第２のアナログスイッチと、前記各ア
ナログスイッチの共通接続端に一端が接続された容量
と、前記容量の他端が入力端に接続され、前記各アナロ
グスイッチの一方が導通状態に切り換えられた場合に出
力遮断状態に切り換えられるクロックドインバータと、
前記クロックドインバータの入出力間に介挿され、前記
各アナログスイッチの一方が導通状態に切り換えられる
場合に導通状態に切り換えられる第３のアナログスイッ
チとを具備することを特徴とする。
型比較器は、各一端に比較すべき２信号が各々入力さ
れ、各他端が共通接続され、交互に導通状態に切り換え
られる第１および第２のアナログスイッチと、前記各ア
ナログスイッチの共通接続端に一端が接続された容量
と、前記容量の他端が入力端に接続され、前記各アナロ
グスイッチの一方が導通状態に切り換えられた場合に出
力遮断状態に切り換えられるクロックドインバータと、
前記クロックドインバータの入出力間に介挿され、前記
各アナログスイッチの一方が導通状態に切り換えられる
場合に導通状態に切り換えられる第３のアナログスイッ
チとを具備することを特徴とする。
【０００５】
【作用】上記構成によれば、第１および第２のアナログ
スイッチの一方と第３のアナログスイッチとが導通状態
とされることにより、比較すべき２信号の一方に応じた
電圧が容量に充電される。また、この容量に対する充電
が行われるのと並行し、クロックドインバータが出力遮
断状態へと遷移する。次に第１および第２のアナログス
イッチの一方が非導通状態とされると共に他方が導通状
態とされ、さらに第３のアナログスイッチが非導通状態
とされる。また、これに伴ってクロックドインバータが
出力許可状態となる。この結果、容量に充電された電圧
と、導通状態とされた他方のアナログスイッチとを介し
た電圧とを加算した電圧がクロックドインバータに印加
され、比較すべき２信号の大小関係に応じた出力電圧が
クロックドインバータから得られる。
スイッチの一方と第３のアナログスイッチとが導通状態
とされることにより、比較すべき２信号の一方に応じた
電圧が容量に充電される。また、この容量に対する充電
が行われるのと並行し、クロックドインバータが出力遮
断状態へと遷移する。次に第１および第２のアナログス
イッチの一方が非導通状態とされると共に他方が導通状
態とされ、さらに第３のアナログスイッチが非導通状態
とされる。また、これに伴ってクロックドインバータが
出力許可状態となる。この結果、容量に充電された電圧
と、導通状態とされた他方のアナログスイッチとを介し
た電圧とを加算した電圧がクロックドインバータに印加
され、比較すべき２信号の大小関係に応じた出力電圧が
クロックドインバータから得られる。
【０００６】
【実施例】以下、図面を参照し、この発明の一実施例を
説明する。図１はこの発明の一実施例によるチョッパ型
比較器の構成を示す回路図である。なお、この図におい
て上述した図３と対応する部分には同一の符号を付けて
その説明を省略する。このチョッパ型比較器は、ＣＭＯ
Ｓインバータ５に代わりに、Ｎチャネルトランジスタ５
１および５２とＰチャネルトランジスタ５３および５４
を電源接地間に直列接続してなるクロックドインバータ
５Ａが設けられている。また、コントロール信号ＣＯＮ
Ｔを伝達するノンインバーティングタイプのバッファ７
が追加されている。クロックドインバータ５Ａにおい
て、Ｎチャネルトランジスタ５１およびＰチャネルトラ
ンジスタ５３は各々のドレインは出力端ＯＵＴに共通接
続されており、各々のゲートは容量４に接続されてい
る。また、Ｎチャネルトランジスタ５２のゲートにはイ
ンバータ３からコントロール信号ＣＯＮＴを反転した信
号が入力され、Ｐチャネルトランジスタ５４のゲートに
はバッファ７からコントロール信号ＣＯＮＴと同一論理
値の信号が入力される。以下、このチョッパ型比較器の
動作を図２を参照して説明する。コントロール信号ＣＯ
ＮＴが“０”から“１”に立ち上がると、まず、アナロ
グスイッチ２および６が導通状態になる。この時点にお
いて、インバータ３およびバッファ７の各出力信号は各
々“１”および“０”になっており、クロックドインバ
ータ５ＡのＮチャネルトランジスタ５２およびＰチャネ
ルトランジスタ５４は共に導通状態となっている。従っ
て、コントロール信号ＣＯＮＴが立ち上がる瞬間におい
てクロックドインバータ５Ａは出力イネーブル状態であ
り、入出力間がアナログスイッチ６によって短絡される
ことにより、クロックドインバータ５Ａの入力電圧ＶIN
はＶDD／２となる。このため、容量４には電圧ＶDD／２
−ＶBが瞬時に充電される。また、この時、図２（ｃ）
に示すように、クロックドインバータ５Ａに瞬間的に消
費電流Ｉが流れる。その後、コントロール信号ＣＯＮＴ
の変化がインバータ３およびバッファ７を伝播し、イン
バータ３およびバッファ７の各出力信号が各々“０”お
よび“１”となる。この結果、クロックドインバータ５
Ａは、Ｎチャネルトランジスタ５２およびＰチャネルト
ランジスタ５４が共に非導通状態となり、出力端がハイ
インピーダンス状態となる。そして、クロックドインバ
ータ５Ａの出力端がハイインピーダンス状態となること
により、容量４に充電された電荷は放電経路を失い、容
量４は充電電圧ＶDD／２−ＶBを保持し続ける。また、
この間はクロックドインバータ５Ａが出力ディゼーブル
状態であるため、クロックドインバータ５Ａの消費電流
は０である。そして、コントロール信号が“１”から
“０”に立ち下がると、アナログスイッチ２および６が
遮断されると共にアナログスイッチ１が導通状態とさ
れ、その後、クロックドインバータ５Ａが出力イネーブ
ル状態に戻される。この結果、クロックドインバータ５
Ａに電圧ＶAと容量４の充電電圧ＶDD／２−ＶBとを加算
した電圧が印加され、電圧ＶAおよびＶBの比較結果を示
す出力信号がクロックドインバータ５Ａから出力され
る。
説明する。図１はこの発明の一実施例によるチョッパ型
比較器の構成を示す回路図である。なお、この図におい
て上述した図３と対応する部分には同一の符号を付けて
その説明を省略する。このチョッパ型比較器は、ＣＭＯ
Ｓインバータ５に代わりに、Ｎチャネルトランジスタ５
１および５２とＰチャネルトランジスタ５３および５４
を電源接地間に直列接続してなるクロックドインバータ
５Ａが設けられている。また、コントロール信号ＣＯＮ
Ｔを伝達するノンインバーティングタイプのバッファ７
が追加されている。クロックドインバータ５Ａにおい
て、Ｎチャネルトランジスタ５１およびＰチャネルトラ
ンジスタ５３は各々のドレインは出力端ＯＵＴに共通接
続されており、各々のゲートは容量４に接続されてい
る。また、Ｎチャネルトランジスタ５２のゲートにはイ
ンバータ３からコントロール信号ＣＯＮＴを反転した信
号が入力され、Ｐチャネルトランジスタ５４のゲートに
はバッファ７からコントロール信号ＣＯＮＴと同一論理
値の信号が入力される。以下、このチョッパ型比較器の
動作を図２を参照して説明する。コントロール信号ＣＯ
ＮＴが“０”から“１”に立ち上がると、まず、アナロ
グスイッチ２および６が導通状態になる。この時点にお
いて、インバータ３およびバッファ７の各出力信号は各
々“１”および“０”になっており、クロックドインバ
ータ５ＡのＮチャネルトランジスタ５２およびＰチャネ
ルトランジスタ５４は共に導通状態となっている。従っ
て、コントロール信号ＣＯＮＴが立ち上がる瞬間におい
てクロックドインバータ５Ａは出力イネーブル状態であ
り、入出力間がアナログスイッチ６によって短絡される
ことにより、クロックドインバータ５Ａの入力電圧ＶIN
はＶDD／２となる。このため、容量４には電圧ＶDD／２
−ＶBが瞬時に充電される。また、この時、図２（ｃ）
に示すように、クロックドインバータ５Ａに瞬間的に消
費電流Ｉが流れる。その後、コントロール信号ＣＯＮＴ
の変化がインバータ３およびバッファ７を伝播し、イン
バータ３およびバッファ７の各出力信号が各々“０”お
よび“１”となる。この結果、クロックドインバータ５
Ａは、Ｎチャネルトランジスタ５２およびＰチャネルト
ランジスタ５４が共に非導通状態となり、出力端がハイ
インピーダンス状態となる。そして、クロックドインバ
ータ５Ａの出力端がハイインピーダンス状態となること
により、容量４に充電された電荷は放電経路を失い、容
量４は充電電圧ＶDD／２−ＶBを保持し続ける。また、
この間はクロックドインバータ５Ａが出力ディゼーブル
状態であるため、クロックドインバータ５Ａの消費電流
は０である。そして、コントロール信号が“１”から
“０”に立ち下がると、アナログスイッチ２および６が
遮断されると共にアナログスイッチ１が導通状態とさ
れ、その後、クロックドインバータ５Ａが出力イネーブ
ル状態に戻される。この結果、クロックドインバータ５
Ａに電圧ＶAと容量４の充電電圧ＶDD／２−ＶBとを加算
した電圧が印加され、電圧ＶAおよびＶBの比較結果を示
す出力信号がクロックドインバータ５Ａから出力され
る。
【０００７】
【発明の効果】以上説明したように、この発明によるチ
ョッパ型比較器は、各一端に比較すべき２信号が各々入
力され、各他端が共通接続され、交互に導通状態に切り
換えられる第１および第２のアナログスイッチと、前記
各アナログスイッチの共通接続端に一端が接続された容
量と、前記容量の他端が入力端に接続され、前記各アナ
ログスイッチの一方が導通状態に切り換えられた場合に
出力遮断状態に切り換えられるクロックドインバータ
と、前記クロックドインバータの入出力間に介挿され、
前記各アナログスイッチの一方が導通状態に切り換えら
れる場合に導通状態に切り換えられる第３のアナログス
イッチとを具備したものであるので、各アナログスイッ
チの導通状態／非導通状態が切り換えられる瞬間のみ消
費電流が流れる。従って、消費電力が極めて少なくて済
むという効果がある。
ョッパ型比較器は、各一端に比較すべき２信号が各々入
力され、各他端が共通接続され、交互に導通状態に切り
換えられる第１および第２のアナログスイッチと、前記
各アナログスイッチの共通接続端に一端が接続された容
量と、前記容量の他端が入力端に接続され、前記各アナ
ログスイッチの一方が導通状態に切り換えられた場合に
出力遮断状態に切り換えられるクロックドインバータ
と、前記クロックドインバータの入出力間に介挿され、
前記各アナログスイッチの一方が導通状態に切り換えら
れる場合に導通状態に切り換えられる第３のアナログス
イッチとを具備したものであるので、各アナログスイッ
チの導通状態／非導通状態が切り換えられる瞬間のみ消
費電流が流れる。従って、消費電力が極めて少なくて済
むという効果がある。
【図１】 この発明の一実施例によるチョッパ型比較器
の構成を示す回路図である。
の構成を示す回路図である。
【図２】 同実施例の動作を示すタイムチャートであ
る。
る。
【図３】 従来のチョッパ型比較器の構成を示す回路図
である。
である。
【図４】 同比較器におけるＣＭＯＳインバータの入出
力伝達特性および消費電流を示す図である。
力伝達特性および消費電流を示す図である。
【図５】 同比較器の動作を示すタイムチャートであ
る。
る。
１……第１のアナログスイッチ、２……第２のアナログ
スイッチ、 ６……第３のアナログスイッチ、４……容量、 ５Ａ……クロックドインバータ。
スイッチ、 ６……第３のアナログスイッチ、４……容量、 ５Ａ……クロックドインバータ。
Claims (1)
- 【請求項１】 各一端に比較すべき２信号が各々入力さ
れ、各他端が共通接続され、交互に導通状態に切り換え
られる第１および第２のアナログスイッチと、 前記各アナログスイッチの共通接続端に一端が接続され
た容量と、 前記容量の他端が入力端に接続され、前記各アナログス
イッチの一方が導通状態に切り換えられた場合に出力遮
断状態に切り換えられるクロックドインバータと、 前記クロックドインバータの入出力間に介挿され、前記
各アナログスイッチの一方が導通状態に切り換えられる
場合に導通状態に切り換えられる第３のアナログスイッ
チとを具備することを特徴とするチョッパ型比較器。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3293434A JPH05196659A (ja) | 1991-11-08 | 1991-11-08 | チョッパ型比較器 |
| US07/972,588 US5329172A (en) | 1991-11-08 | 1992-11-06 | Chopping type comparator with clocked inverter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3293434A JPH05196659A (ja) | 1991-11-08 | 1991-11-08 | チョッパ型比較器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05196659A true JPH05196659A (ja) | 1993-08-06 |
Family
ID=17794712
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3293434A Pending JPH05196659A (ja) | 1991-11-08 | 1991-11-08 | チョッパ型比較器 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5329172A (ja) |
| JP (1) | JPH05196659A (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5835045A (en) * | 1994-10-28 | 1998-11-10 | Canon Kabushiki Kaisha | Semiconductor device, and operating device, signal converter, and signal processing system using the semiconductor device. |
| JPH08204563A (ja) * | 1995-01-30 | 1996-08-09 | Canon Inc | 演算処理装置 |
| JP3529212B2 (ja) * | 1995-12-12 | 2004-05-24 | シャープ株式会社 | 反転増幅回路 |
| JP2001016079A (ja) | 1999-06-30 | 2001-01-19 | Toshiba Lsi System Support Kk | チョッパ型電圧比較回路 |
| WO2003014913A2 (en) | 2001-08-10 | 2003-02-20 | Shakti Systems, Inc. | Hybrid comparator and method |
| JP2005057717A (ja) * | 2003-07-23 | 2005-03-03 | Oki Electric Ind Co Ltd | チョッパー型コンパレータ回路 |
| US7046071B1 (en) * | 2003-08-04 | 2006-05-16 | Xilinx, Inc. | Series capacitor coupling multiplexer for programmable logic devices |
| US7142146B2 (en) * | 2004-07-22 | 2006-11-28 | Renesas Technology America, Inc. | Method and system for reducing interference between analog circuits operating from a common power supply |
| JP2006279315A (ja) * | 2005-03-28 | 2006-10-12 | Sanyo Electric Co Ltd | チョッパ型コンパレータ |
| US7688107B2 (en) * | 2005-04-19 | 2010-03-30 | Semiconductor Energy Laboratory Co., Ltd. | Shift register, display device, and electronic device |
| EP2415146A1 (en) * | 2009-04-01 | 2012-02-08 | Nextronex Inc. | A grid tie solar system and a method |
| US9935622B2 (en) * | 2011-04-28 | 2018-04-03 | Semiconductor Energy Laboratory Co., Ltd. | Comparator and semiconductor device including comparator |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA945641A (en) * | 1970-04-27 | 1974-04-16 | Tokyo Shibaura Electric Co. | Logic circuit using complementary type insulated gate field effect transistors |
| JPS52146162A (en) * | 1976-05-29 | 1977-12-05 | Toshiba Corp | Programmable counter |
| JPS5421152A (en) * | 1977-07-18 | 1979-02-17 | Toshiba Corp | Comparison circuit |
| JPS5421102A (en) * | 1977-07-18 | 1979-02-17 | Toshiba Corp | Semiconductor device circuit |
| JPS58121809A (ja) * | 1982-01-14 | 1983-07-20 | Toshiba Corp | 増幅回路 |
| JPS59126319A (ja) * | 1982-08-31 | 1984-07-20 | Toshiba Corp | チヨツパ形コンパレ−タ |
| JPS59134918A (ja) * | 1983-01-24 | 1984-08-02 | Toshiba Corp | ラツチ回路 |
| JPS6066396A (ja) * | 1983-09-20 | 1985-04-16 | Fujitsu Ltd | シフトレジスタ |
| JPS6248117A (ja) * | 1985-08-27 | 1987-03-02 | Mitsubishi Electric Corp | チヨツパ型比較器 |
| US5036223A (en) * | 1989-05-22 | 1991-07-30 | Kabushiki Kaisha Toshiba | Inverter circuit and chopper type comparator circuit using the same |
-
1991
- 1991-11-08 JP JP3293434A patent/JPH05196659A/ja active Pending
-
1992
- 1992-11-06 US US07/972,588 patent/US5329172A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5329172A (en) | 1994-07-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2996301B2 (ja) | 負荷及び時間適応電流供給ドライブ回路 | |
| US5646503A (en) | Method for balancing power sources and structure therefor | |
| JP3702159B2 (ja) | 半導体集積回路装置 | |
| JPS6367371B2 (ja) | ||
| JPH05196659A (ja) | チョッパ型比較器 | |
| JPS6112414B2 (ja) | ||
| JPH10224191A (ja) | 遅延回路 | |
| US20040119522A1 (en) | Analog switch circuit | |
| CA1274001A (en) | Low voltage swing cmos receiver circuit | |
| JP2004260242A (ja) | 電圧レベルシフタ | |
| JPH0267817A (ja) | Ｃｍｏｓアナログスイッチ | |
| JPH01502468A (ja) | Ｔｔｌコンパチブルｃｍｏｓ入力回路 | |
| US7068486B2 (en) | Half-bridge circuit and method for driving the half-bridge circuit | |
| JPS63148173A (ja) | チヨツパ型比較器 | |
| JPH0160973B2 (ja) | ||
| US5905397A (en) | Switching circuit and switched capacitor circuit including the switching circuit | |
| US7019563B2 (en) | Waveform shaping circuit | |
| JPH0846495A (ja) | チョッパ型コンパレータ | |
| JPH0589265A (ja) | 積分回路 | |
| JP3083654B2 (ja) | 出力回路 | |
| JP2976439B2 (ja) | 多利得増幅器 | |
| JPH10290154A (ja) | 出力回路 | |
| JP2689628B2 (ja) | ドライバー回路 | |
| JP2000165214A (ja) | クロックドコンパレータ | |
| JPS61214817A (ja) | Ｃｍｏｓ集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20000801 |