JPH05196966A - アクティブマトリックスパネル - Google Patents

Abstract

(57)【要約】 【目的】 高い開口効率を保ちつつ且つ大きな付加容量
を有するアクティブマトリックスパネルを提供する。 【構成】 薄膜電界効果トランジスタ２の下層に絶縁層
１２が、シリコンを主体とする半導体層４の延設部４ａ
に対向するようにして絶縁層１２の下層に電荷保持用電
極１１が、それぞれ設けられて延設部４ａと電荷保持用
電極１１との間で絶縁層１２を誘電体とする付加容量が
形成される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、薄膜電界効果トランジ
スタ等の能動素子及びこの能動素子によって駆動される
液晶素子等の受動素子を二次元的に複数配設してなるい
わゆるアクティブマトリックスパネルの構造に関する。

【０００２】

【従来の技術】従来、この種のアクティブマトリックス
パネルとしては、例えば特開昭６３−１２１８８６号公
報に示されるような構成を有するものが既に公知・周知
となっている。すなわち、同公報には、絶縁基板上に積
層構造に形成された薄膜電界効果トランジスタ（以下、
「ＴＦＴ」と言う。）のドレイン領域を、このＴＦＴの
積層方向に対して交差する方向に延設すると共に、この
ドレイン領域から延設された部位と、この部位に対して
対向するようにＴＦＴの積層方向において設けられてい
る画素電極との間に中間電極を設け、この中間電極と先
のドレイン領域から延設された半導体層との間及び中間
電極と画素電極との間において、それぞれ生ずる静電容
量を液晶素子に対する付加容量とするようにしたもので
ある。

【０００３】

【発明が解決しようとする課題】しかしながら、上述し
た従来のアクティブマトリックスパネルにおいては、中
間電極とドレイン領域から延設された半導体層との間及
び中間電極と画素電極との間にそれぞれ設けられる絶縁
層をなす部材を、いかなるものとするかは、もっぱらＴ
ＦＴを構成する部材としての観点から選択されるため
に、選定された部材の誘電率は必ずしも高くなく、さら
にその膜厚も殆どＴＦＴの構造から決定されるために、
所望の付加容量が得られないという問題がある。このた
め、絶縁層の誘電率の低さを補い、可能な限り付加容量
を大とするため中間電極の面積を大とする方法が考えら
れるが、中間電極を大とすると、アクティブマトリック
スパネルとしての開口効率を低下させることとなるの
で、中間電極をあまり大とすることはできず、結局、開
口率が高く且つ十分な付加容量を有するアクティブマト
リックスパネルが得られないという問題があった。

【０００４】本発明は上記実情に鑑みてなされたもの
で、高い開口効率を保ちつつ且大きな付加容量を有する
アクティブマトリックスパネルを提供することを目的と
するものである。

【０００５】

【課題を解決するための手段】上記問題点を解決するた
め本発明に係るアクティブマトリックスパネルは、ソ−
ス領域及びドレイン領域が一部に形成されたシリコンを
主体とする半導体層と、ゲ−ト絶縁膜層と、ゲ−ト電極
と、層間絶縁膜とを絶縁基板上に順に積層すると共に、
前記ソ−ス領域に接続される電極及び前記ドレイン領域
に接続される電極を前記層間絶縁膜上に設けてなる薄膜
電界効果トランジスタであって前記絶縁基板上に複数配
設されたものと、この複数の薄膜電界効果トランジスタ
のドレインに一端がそれぞれ接続される複数の受動素子
とを有してなるアクティブマトリックスパネルにおい
て、前記シリコンを主体とする半導体層を前記ドレイン
領域から前記薄膜電界効果トランジスタの積層方向に対
して交差する方向に延設して延設部を設け、前記絶縁基
板と前記シリコンを主体とする半導体層との間に前記絶
縁基板側から順に電荷保持用電極及び絶縁層を積層する
と共に前記絶縁層を介して前記電荷保持用電極を前記シ
リコンを主体とする半導体層の延設部と対向する位置に
配置し且つ該電荷保持用電極を前記受動素子の他方の端
子の電位と同電位としてなるものである。

【０００６】

【作用】電荷保持用の電極とドレイン領域から延設され
たシリコンを主体とする半導体層の延設部とが絶縁層を
介して対向するように配置さることにより、電荷保持用
の電極と半導体層との間においてコンデンサが形成され
ることとなるが、絶縁層を形成する部材としては、薄膜
電界効果トランジスタに要求される電気的特性等とは無
関係に、高容量を得るために好適な高誘電材料を選択で
きるので、電荷保持用電極を従来に比して十分小さくし
つつも従来と同じ又はそれ以上の容量を形成し得ること
ができるものである。

【０００７】

【実施例】以下、本発明に係るアクティブマトリックス
パネルの一実施例について図１を参照しつつ説明する。
ここで、図１は、本発明に係るアクティブマトリックス
パネルの一実施例を示す縦断面図である。このアクティ
ブマトリックスパネルは、複数の液晶素子と、この複数
の液晶発素子にそれぞれ接続された複数の薄膜電界効果
トランジスタとを、絶縁基板上に二次元的アレイ状に配
置してなるもので、このように複数の液晶素子と複数の
薄膜電界効果トランジスタとを有してアクティブマトリ
ックスパネルが構成される点においては、従来のものと
基本的に異なるところがないものであるが、次述するよ
うに一画素当りの構成、特に、付加容量を形成するため
の構造に特色を有するものである。

【０００８】アクティブマトリックスパネルの一画素当
りの構成は、第１の絶縁基板１上に薄膜電界効果トラン
ジスタ（以下、「ＴＦＴ」と言う。）２と受動素子とし
ての液晶素子３とを設けてなるものである。先ず、ＴＦ
Ｔ２は、ガラス等の絶縁部材からなる第１の絶縁基板１
上に、ソ−ス、ドレイン領域となる高濃度の不純物注入
領域を有するシリコンを主体とする半導体層４と、ゲ−
ト絶縁層５と、ゲ−ト電極６と、層間絶縁膜７とを順に
積層すると共に、先のシリコンを主体とする半導体層４
に形成されたソ−ス領域８ａ及びドレイン領域８ｂに接
続されるデ−タ電極９及び画素電極接続用電極１０を層
間絶縁膜７上に積層してなるものである。そして、この
ＴＦＴ２と第１の絶縁基板１との間には、第１の絶縁基
板１側から電荷保持用電極１１と絶縁層１２が順に積層
されている。また、電荷保持電極１１の近傍において、
第１の絶縁基板１上には液晶素子３を構成する画素電極
１３が配設されている。

【０００９】ここで、電荷保持用電極１１は、ＴＦＴ２
のドレイン領域８ｂからソ−ス領域８ａと反対側の横方
向（図１において紙面右側）にずれた位置に配置されて
おり、それに伴いシリコンを主体とする半導体層４は、
ドレイン領域８ｂから反ソ−ス領域８ａ方向に延設され
た延設部４ａを有し、この延設部４ａと電荷保持用電極
１１とが絶縁層１２を介して対向するようになってい
る。また、電荷保持用電極１１は、後述する液晶素子３
の共通電極１６と同電位になるように、例えば、図示し
ない接続配線を介して共通電極１６と接続されている。

【００１０】上述した層間絶縁膜７、デ−タ電極９、画
素電極接続用電極１０及び画素電極１３を覆うようにパ
シベ−ション膜１４が設けられている。受動素子として
の液晶素子３は、パシベ−ション膜１４上に順次積層さ
れた、液晶層１５、第２の絶縁基板１７に設けられた共
通電極１６及び画素電極１３とを有してなるものであ
る。尚、液晶素子３自体は、周知・公知の構成を有する
ものなので、ここでの詳細な説明は省略する。

【００１１】次に、本実施例のアクティブマトリックス
パネルの製造プロセスについて説明する。先ず、第１の
絶縁基板１に、酸化インジウム・スズ（ＩＴＯ）をスパ
ッタ法により６００オングストロ−ム程度の膜厚に着膜
し、パタ−ニングを行って電荷保持用電極１１と画素電
極１３とを形成する。次に、ＳｉＯ₂ 等の絶縁部材を５
００乃至１０００オングストロ−ム程度に膜厚に着膜し
て絶縁層１２を形成し、ポリシリコンを１０００オング
ストロ−ム程度の膜厚に着膜してパタ−ニングを行いシ
リコンを主体とする半導体層４を形成する。尚、シリコ
ンを主体とする半導体層４を形成する部材としては、非
晶質シリコン、また多結晶シリコンのいずれであっても
よい。この後、ＳｉＯ₂ 等の絶縁部材を着膜してゲ−ト
絶縁層５を形成し、さらに、ポリシリコンを着膜後、パ
タ−ニングしてゲ−ト電極６を形成する。そして、イオ
ン注入法により、非結晶質シリコン層４にリンを注入し
てソ−ス領域８ａ及びドレイン領域８ｂを形成する。

【００１２】次に、ＳｉＯ₂ 等の絶縁部材を着膜して層
間絶縁膜７を形成した後、この層間絶縁膜７にコンタク
ト孔７ａ７ｂを穿設する。さらに、画素電極１３上の絶
縁膜を除去してアルミニウム等の導電部材を、例えばス
パッタ法により着膜、パタ−ニングすることによりデ−
タ電極９及び画素接続用電極１０を形成する。この後、
例えばシリコン窒化膜（Ｓｉ₃ Ｎ₄ ）を着膜してパシベ
−ション膜１４を形成する。

【００１３】一方、第２の絶縁基板１７には、共通電極
１６を着膜、形成し、この共通電極１６と第１の絶縁基
板１に形成された先のパシベ−ション膜１４とが数μｍ
程度の間隙を介して対向するように第２の絶縁基板１７
を第１の絶縁基板１に対して固定する。そして、共通電
極１６とパシベ−ション膜１４との間隙に液晶材を注入
して液晶層１５を形成してアクティブマトリックスパネ
ルが完成される。上述した製造プロセスにおける工程数
は、従来の中間電極を有するアクティブマトリックスパ
ネル（例えば、「従来の技術」において説明した特開昭
６３−１２１８８６号公報に示されたもの等）の工程数
と同一である。

【００１４】上述した構成において、シリコンを主体と
する半導体層４の延設部４ａと、この延設部４ａと対向
する電荷保持用電極１１とは、これら延設部４ａと電荷
保持用電極１１との間に位置する絶縁層１２を誘電体と
する平板コンデンサを形成することとなり、液晶素子３
に対していわゆる付加容量Ｃａとなる。すなわち、図２
に示されるように、上述した構成を有するアクティブマ
トリックスパネルの一画素当りの電気的等価回路を考え
ると、液晶素子３は静電容量ＣL を有しているので、こ
のＣL で表わされる容量がＴＦＴ２のドレインに接続さ
れた状態として表わされると共に、先の付加容量Ｃａ
は、容量ＣL に並列接続された状態として表わされるこ
ととなる。そして、この付加容量ＣａはＴＦＴ２に所望
される電気的特性とは、無関係に材質、膜厚等が選択可
能な絶縁層１２を誘電体としているので、電荷保持用電
極１１を従来より小さくする一方、絶縁層１２をなす部
材として高誘電率を有する部材を選択して、容量値を大
とすることができるものである。

【００１５】

【発明の効果】本発明によれば、薄膜電界効果トランジ
スタの構成部材とは別個の絶縁層を介して、薄膜電界効
果トランジスタのドレイン領域から延設されたシリコン
を主体とする半導体層の一部と対向する電極を設けて付
加容量が形成されるるような構成とすることにより、絶
縁層を形成する部材を、所望される薄膜電界効果トラン
ジスタの特性を考慮することなく高い誘電率を有する部
材とすることができるので、電荷保持用電極を小さくし
つつ従来に比して高い付加容量を得ることができ、しか
も、電荷保持用電極は薄膜電界効果トランジスタの下側
に位置し受動素子の構造の影響を及ぼす配置でないの
で、アクティブマトリックスパネルの開口効率が向上す
るという効果を奏するものである。

【図面の簡単な説明】

【図１】 本発明に係るアクティブマトリックスの一実
施例を示す縦断面図である。

【図２】 本発明に係るアクティブマトリックスの一画
素分の等価回路図である。

【符号の説明】

２…薄膜電界効果トランジスタ（ＴＦＴ）、 ３…液晶
素子、 ４…シリコンを主体とする半導体層、 ４ａ…
延設部、 １１…電荷保持用電極、 １２…絶縁層

Claims (1)

【特許請求の範囲】
1. 【請求項１】 ソ−ス領域及びドレイン領域が一部に形
   成されたシリコンを主体とする半導体層と、ゲ−ト絶縁
   膜層と、ゲ−ト電極と、層間絶縁膜とを絶縁基板上に順
   に積層すると共に、前記ソ−ス領域に接続される電極及
   び前記ドレイン領域に接続される電極を前記層間絶縁膜
   上に設けてなる薄膜電界効果トランジスタであって前記
   絶縁基板上に複数配設されたものと、この複数の薄膜電
   界効果トランジスタのドレインに一端がそれぞれ接続さ
   れる複数の受動素子とを有してなるアクティブマトリッ
   クスパネルにおいて、前記シリコンを主体とする半導体
   層を前記ドレイン領域から前記薄膜電界効果トランジス
   タの積層方向に対して交差する方向に延設して延設部を
   設け、前記絶縁基板と前記シリコンを主体とする半導体
   層との間に前記絶縁基板側から順に電荷保持用電極及び
   絶縁層を積層すると共に前記絶縁層を介して前記電荷保
   持用電極を前記シリコンを主体とする半導体層の延設部
   と対向する位置に配置し且つ該電荷保持用電極を前記受
   動素子の他方の端子の電位と同電位としたことを特徴と
   するアクティブマトリックスパネル。