JPH0519739B2 - - Google Patents

Info

Publication number
JPH0519739B2
JPH0519739B2 JP59250260A JP25026084A JPH0519739B2 JP H0519739 B2 JPH0519739 B2 JP H0519739B2 JP 59250260 A JP59250260 A JP 59250260A JP 25026084 A JP25026084 A JP 25026084A JP H0519739 B2 JPH0519739 B2 JP H0519739B2
Authority
JP
Japan
Prior art keywords
page
page table
word
address
physical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59250260A
Other languages
English (en)
Other versions
JPS61128348A (ja
Inventor
Hideyuki Yano
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Priority to JP59250260A priority Critical patent/JPS61128348A/ja
Publication of JPS61128348A publication Critical patent/JPS61128348A/ja
Publication of JPH0519739B2 publication Critical patent/JPH0519739B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Memory System Of A Hierarchy Structure (AREA)

Description

【発明の詳細な説明】 [発明の技術分野] 本発明は、ページアドレス方式のデータ処理装
置における論理アドレスの物理アドレスへの変換
の際に用いられるアドレス変換方式に関する。
[発明の技術的背景とその問題点] 一般に、ページアドレス方式のデータ処理装置
において、仮想空間番号、仮想ページ番号および
ページ内オフセツト番号を含む論理アドレスを、
物理ページ番号およびページ内オフセツト番号を
含む物理アドレスへ変換する場合には、第2図に
示したような方式が採用されている。
すなわち、所定の物理空間を有するメモリ内
に、ベースレジスタ1により開始物理アドレスが
指定されるページテーブルデイレクトリ2を設定
し、このページテーブルデイレクトリ2を物理ア
ドレスAの仮想空間番号aによりインデクシング
して、各仮想空間番号に対応するページテーブル
デイレクトリワード3を設定する。
次にページテーブルデイレクトリワード3中に
設けられるページテーブルポインタ4により開始
物理アドレスが指定されるページテーブル5を論
理アドレスA中の仮想ページ番号bによりインデ
クシングして、各仮想ページ番号に対応するペー
ジテーブルワード6を設定する。
さらにページテーブルワード6中に設けられる
ページポインタ7により開始物理アドレスが指定
される物理ページに論理アドレスAのページ内オ
フセツト番号Cを適応することにより論理アドレ
スAを物理アドレスBに変換する方式である。
しかしながらこの方法によると、ページテーブ
ル5は物理空間上で連続でなければならないの
で、1つのページテーブルが相当大きな物理空間
を占有し、その結果、アクセスタイムが長くなつ
てしまう等の不都合が生じていた。
このような事情からページテーブル5を物理空
間上の複数ページに分割して配置可能なアドレス
変換方式が提案された。
この方式を第3図に基づいて説明する。なお第
2図と共通する部分には共通の符号が付してあ
る。
まず、ベースレジスタ1により開始物理アドレ
スを指定されるページテーブルデイレクトリ2
を、仮想空間番号aによりインデクシングし、各
仮想空間番号に対応するページテーブルデイレク
トリワード3を設定する。
ここでページテーブルデイレクトリワード3に
タイプビツト8およびページテーブル/ページテ
ーブルテーブルポインタ4′を設け、タイプビツ
ト8がOFF状態のとき、ページテーブル/ペー
ジテーブルテーブルポインタ4′がページテーブ
ル5の開始物理アドレスを指定するようにする。
そして開始物理アドレスが指定されるページテ
ーブル5を、論理アドレスA中の仮想ページ番号
b′の一部であるページテーブルインデツクスb2に
よりインデクシングして、各ページテーブルイン
デツクスに対応するページテーブルワード6を設
定し、さらにページテーブルワード6中に設けら
れるページポインタ7により開始物理アドレスが
指定される物理ページに論理アドレスAのページ
内オフセツト番号cを適応させる。
これに対してタイプビツト8がON状態のとき
には、ページテーブル/ページテーブルテーブル
ポインタ4′が、ページテーブルの検索を行なう
テーブルであるページテーブルテーブル9の開始
物理アドレスを指定するようにする。
これにより指定されるページテーブルテーブル
9を仮想ページ番号b′の一部であるページテーブ
ルテーブルインデツクスb1によりインデクシング
し、各ページテーブルテーブルインデツクスb1に
対応するページテーブルテーブルワード10を得
る。
次にページテーブルテーブルワード10中に設
定されるページテーブルポインタ11により開始
物理アドレスを指定されるページテーブル5をペ
ージテーブルインデツクスb2によりインデクシン
グし、各ページテーブルインデツクスb2に対応す
るページテーブルワード6を設定する。
さらにページテーブルワード6中に設定される
ページポインタ7により開始物理アドレスを指定
される物理ページに、論理アドレスAのページ内
オフセツト番号cを適応させる。
この方式によれば、1つのページテーブル5を
物理空間上の不連続な複数ページに分割して配置
することができるが、今度はページテーブル5を
分割して得られる各エントリーのそれぞれを各物
理ページの先頭から書込まなくてはならないの
で、物理空間の利用効率が低下してしまうという
問題が生じる。
[発明の目的] 本発明は上述したような事情によりなされたも
ので、ページアドレス方式のデータ処理装置にお
いて、論理アドレスを物理アドレスに変換する場
合に、1つのページテーブルを物理空間上不連続
な複数ページに跨らせて配置することができ、し
かもページテーブルを分割して得られる各エント
リーを各物理ページの途中に配置することができ
る、物理空間の利用効率が高いアドレス変換方式
の提供を目的としている。
[発明の概要] すなわち本発明は、仮想空間番号、仮想ページ
番号およびページ内オフセツト番号を含む論理ア
ドレスを、物理空間上での物理ページ番号および
ページ内オフセツト番号を含む物理アドレスに変
換するにあたり、前記物理空間上の複数のページ
領域に跨つて配置されるページテーブルの第1ペ
ージ目の第1エントリーのページ内オフセツト番
号を示すフイールドを有するワードと、このワー
ドが前記論理アドレス中の前記仮想空間番号によ
りインデクシングされているページテーブルデイ
レクトリと、前記ワード中のページ内オフセツト
番号と前記論理アドレス中の仮想ページ番号とを
加算する加算手段と、前記物理空間上の複数のペ
ージ領域に配置されているページテーブルの各エ
ントリーの位置を与えるワードが前記加算手段に
よる加算結果の上位数ビツトによりインデクシン
グされているページテーブルテーブルと、前記ペ
ージ領域のアドレスを示すフイールドを有するワ
ードが前記加算手段の加算結果の下位数ビツトに
よりインデクシングされているページテーブルと
を設けることを特徴とするアドレス変換方式であ
る。
[発明の実施例] 以下本発明の実施例の詳細を図面に基づいて説
明する。
第1図は本発明の一実施例を示す図であり、第
2図および第3図と共通する部分には共通の符号
が付されている。
同図において、Aは物理アドレスBに変換され
るべき論理アドレスであり、仮想空間番号a、仮
想ページ番号b、ページ内オフセツト番号cから
構成されている。
そして1はベースレジスタ、2は後述するペー
ジテーブル/ページテーブルテーブルポインタ4
とタイプビツト8とページ内オフセツト番号12
およびその他のフイールドとからなるページテー
ブルデイレクトリワード3をエントリーとするペ
ージテーブルデイレクトリを示している。なお、
ページテーブル/ページテーブルテーブルポイン
タ4はページテーブルテーブル9または後述する
ページテーブルのページ5′の開始物理アドレス
を指定するポインタである。
またタイプビツト8はページテーブルが物理空
間上不連続な複数ページに跨つているか否かを示
し、ページ内オフセツト番号12は複数ページに
跨るページテーブルの第1ページ目の第1エント
リーのオフセツト番号を示している。
ページテーブルのページ5′は後述するページ
テーブルテーブルインデツクスd2の値がyのと
き、ページテーブルワード6をエントリーとする
ページテーブルの第y番目のページであり、ペー
ジテーブルワード6は物理ページの開始物理アド
レスを指定するページポインタ7およびその他の
フイールドからなつている。
ページテーブルテーブル9はページテーブルテ
ーブルワード10をエントリーとし、ページテー
ブルテーブルワード10はページテーブルポイン
タ11′およびその他のフイールドからなつてい
る。なお、ページテーブルポインタ11′はペー
ジテーブルの第y番目のページ5′の開始物理ア
ドレスを示すポインタである。
そして13は仮想ページ番号bとページ内オフ
セツト番号12とを加算する加算手段、14は加
算手段13による加算結果(以下、演算値と称す
る)dを記憶するレジスタである。この演算値d
はページテーブルインデツクスd1とページテーブ
ルテーブルインデツクスd2に分割される。すなわ
ち、演算値dの下位Kビツトがページテーブルイ
ンデツクスd1にされ、演算値dから下位Kビツト
を除いて得られるビツトがページテーブルインデ
ツクスd2にされる。
なおビツト幅を示すKは、ページテーブルの1
ページの大きさをMビツト、ページテーブルワー
ド6の大きさをNビツトしたときM=2KNが成り
立つような正の整数である。
このように構成された本実施例のアドレス変換
方式は、まずベースレジスタ1により開始物理ア
ドレスが指定されるページテーブルデイレクトリ
2を仮想空間番号aによりインデクシングして、
各仮想空間番号aに対応するページテーブルデイ
レクトリワード3を設定し、このページテーブル
デイレクトリワード3中にタイプビツト8を設け
る。
そしてこのタイプビツト8がOFF状態のとき、
ページテーブル/ページテーブルテーブルポイン
タ4′がページテーブル5′の開始物理アドレスを
指定するようにし、さらにページテーブル5′を
論理アドレスAの仮想ページ番号bによりインデ
クシングして、各仮想ページ番号に対応するペー
ジテーブルワード6を設定し、ページポインタ7
により開始物理アドレスを指定される物理空間に
論理アドレスAのページ内オフセツト番号cを適
応させる。
これに対して、タイプビツト8がON状態のと
きには、ページテーブル/ページテーブルテーブ
ルポインタ4′がページテーブルテーブル9の開
始物理アドレスを指定するようにする。
そして論理アドレスA中の仮想ページ番号bと
ページテーブルデイレクトリ2のページテーブル
デイレクトリワード3中のページ内オフセツト番
号12とを加算手段13により加算し、演算値d
をレジスタ14に記憶させる。
次にページテーブル/ページテーブルテーブル
ポインタ4′により開始物理アドレスを指定され
るページテーブルテーブル9をページテーブルト
ルテーブルインデツクスd2によりインデクシング
し、各ページテーブルテーブルインデツクスd2に
対応するページテーブルテーブルワード10を得
る。
さらにページテーブルポインタ11′により開
始物理アドレスを指定されるページテーブル5′
をページテーブルインデツクスd1によりインデク
シングし、ページテーブルインデツクスd1に対応
するページテーブルワード6を得て、次にページ
ポインタ7により開始物理アドレスを指定される
物理空間に論理アドレスAのページ内オフセツト
番号cを適応させる。このようなプロセスにより
論理アドレスAが物理アドレスBに変換されるの
である。
[発明の効果] 以上説明したように本発明のアドレス変換方式
は、仮想空間番号、仮想ページ番号およびページ
内オフセツト番号を含む論理アドレスを、物理空
間上での物理ページ番号およびページ内オフセツ
ト番号を含む物理アドレスに変換するにあたり、
前記物理空間上の複数のページ領域に跨つて配置
されるページテーブルの第1ページ目の第1エン
トリーのページ内オフセツト番号を示すフイール
ドを有するワードと、このワードが前記論理アド
レス中の前記仮想空間番号によりインデクシング
されているページテーブルデイレクトリと、前記
ワード中のページ内オフセツト番号と前記論理ア
ドレス中の仮想ページ番号とを加算する加算手段
と、前記物理空間上の複数のページ領域に配置さ
れているページテーブルの各エントリーの位置を
与えるワードが前記加算手段による加算結果の上
位数ビツトによりインデクシングされているペー
ジテーブルテーブルと、前記ページ領域のアドレ
スを示すフイールドを有するワードが前記加算手
段の加算結果の下位数ビツトによりインデクシン
グされているページテーブルとを設けるので、1
つのページテーブルを物理空間上不連続な複数ペ
ージに跨らせて配置することができ、しかもペー
ジテーブルを分割して得られる各エントリーを各
物理ページの途中に配置することができる。
【図面の簡単な説明】
第1図は本発明の一実施例の構成を示す図、第
2図および第3図は従来のアドレス変換方式の構
成を示す図である。 A……論理アドレス、B……物理アドレス、a
……仮想空間番号、b……仮想ページ番号、c…
…ページ内オフセツト番号、1……ベースレジス
タ、2……ページテーブルデイレクトリ、3……
ページテーブルデイレクトリワード、4,11,
11′……ページテーブルポインタ、4′……ペー
ジテーブル/ページテーブルテーブルポインタ、
5,5′……ページテーブル、6……ページテー
ブルワード、7……ページポインタ、8……タイ
プビツト、9……ページテーブルテーブル、10
……ページテーブルテーブルワード、13……加
算手段、14……レジスタ、d1……ページテーブ
ルインデツクス、d2……ページテーブルテーブル
インデツクス。

Claims (1)

  1. 【特許請求の範囲】 1 仮想空間番号、仮想ページ番号およびページ
    内オフセツト番号を含む論理アドレスを、物理空
    間上での物理ページ番号およびページ内オフセツ
    ト番号を含む物理アドレスに変換するにあたり、
    前記物理空間上の複数のページ領域に跨つて配置
    されるページテーブルの第1ページ目の第1エン
    トリーのページ内オフセツト番号を示すフイール
    ドを有するワードと、このワードが前記論理アド
    レス中の前記仮想空間番号によりインデクシング
    されているページテーブルデイレクトリと、前記
    ワード中のページ内オフセツト番号と前記論理ア
    ドレス中の仮想ページ番号とを加算する加算手段
    と、前記物理空間上の複数のページ領域に配置さ
    れているページテーブルの各エントリーの位置を
    与えるワードが前記加算手段による加算結果の上
    位数ビツトによりインデクシングされているペー
    ジテーブルテーブルと、前記ページ領域のアドレ
    スを示すフイールドを有するワードが前記加算手
    段の加算結果の下位数ビツトによりインデクシン
    グされているページテーブルとを設けることを特
    徴としたアドレス変換方式。 2 加算手段による加算結果の下位数ビツトが、
    Kビツトにされている特許請求の範囲第1項記載
    のアドレス変換方式。 (但し、Kはページテーブル1ページの大きさを
    Mビツト、ページテーブルのワード1つの大きさ
    をNビツトとしたとき、M=2KNが成り立つよう
    な正の整数である)。
JP59250260A 1984-11-27 1984-11-27 アドレス変換方式 Granted JPS61128348A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59250260A JPS61128348A (ja) 1984-11-27 1984-11-27 アドレス変換方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59250260A JPS61128348A (ja) 1984-11-27 1984-11-27 アドレス変換方式

Publications (2)

Publication Number Publication Date
JPS61128348A JPS61128348A (ja) 1986-06-16
JPH0519739B2 true JPH0519739B2 (ja) 1993-03-17

Family

ID=17205237

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59250260A Granted JPS61128348A (ja) 1984-11-27 1984-11-27 アドレス変換方式

Country Status (1)

Country Link
JP (1) JPS61128348A (ja)

Also Published As

Publication number Publication date
JPS61128348A (ja) 1986-06-16

Similar Documents

Publication Publication Date Title
US6430672B1 (en) Method for performing address mapping using two lookup tables
JPH0552540B2 (ja)
CA2055295A1 (en) Logical mapping of data objects using data spaces
IE830288L (en) Digital graphics display system
JPS6376034A (ja) 多重アドレス空間制御方式
KR890007169A (ko) 버퍼 메모리 제어장치
JPH09167495A (ja) データ記憶ユニット及び該ユニットを用いたデータ記憶装置
JPS61128348A (ja) アドレス変換方式
JPS6112582B2 (ja)
JPS6349772Y2 (ja)
JPS6349771Y2 (ja)
JPS558628A (en) Data processing system
JPS6061842A (ja) 構造体メモリのアクセス方式
JPH036537B2 (ja)
JPH0112308Y2 (ja)
JPS58137064A (ja) アドレス拡張方式
JPS6319858Y2 (ja)
JPH0244445A (ja) データ処理装置
JPS6143883B2 (ja)
JPS6242308B2 (ja)
JPH0225542B2 (ja)
JPS6331815B2 (ja)
JPH0273258U (ja)
JPS59188762A (ja) インタリ−ブ記憶制御装置
JPS6036615B2 (ja) メモリ制御方式

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term