JPH05197528A - 計算機プログラムのリンク方法及びロード方法 - Google Patents
計算機プログラムのリンク方法及びロード方法Info
- Publication number
- JPH05197528A JPH05197528A JP4008782A JP878292A JPH05197528A JP H05197528 A JPH05197528 A JP H05197528A JP 4008782 A JP4008782 A JP 4008782A JP 878292 A JP878292 A JP 878292A JP H05197528 A JPH05197528 A JP H05197528A
- Authority
- JP
- Japan
- Prior art keywords
- load module
- cache
- program
- area
- address space
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Devices For Executing Special Programs (AREA)
- Stored Programmes (AREA)
Abstract
(57)【要約】
【目的】 論理キャッシュを偏りなく使用するようなプ
ロセスの論理アドレスを付けるリンカ・ローダを提供す
ることを目的とする。 【構成】 乱数生成部１３が、各プロセスのロードモジ
ュール毎に出来るだけ異なる値が得られるような方法を
用いて値を生成する。オフセットアドレス計算部１４
が、この値に簡単な算術関数を適用して、プログラムを
配置するためのオフセットアドレスを決定する。リンカ
１５が、このアドレスにロードモジュールが配置される
ようにオブジェクトプログラムのリンクを行い、生成し
たロードモジュールを記憶部１６に記憶する。これをロ
ーダ１８が主記憶１９上にロードすると、論理アドレス
空間上で、ロードモジュールの置かれるアドレスは、プ
ロセス毎に異なり、キャッシュ上に一様に分散されるこ
とになるため、キャッシュが一様に使用されるようにな
り、キャッシュのヒット率が向上する。
ロセスの論理アドレスを付けるリンカ・ローダを提供す
ることを目的とする。 【構成】 乱数生成部１３が、各プロセスのロードモジ
ュール毎に出来るだけ異なる値が得られるような方法を
用いて値を生成する。オフセットアドレス計算部１４
が、この値に簡単な算術関数を適用して、プログラムを
配置するためのオフセットアドレスを決定する。リンカ
１５が、このアドレスにロードモジュールが配置される
ようにオブジェクトプログラムのリンクを行い、生成し
たロードモジュールを記憶部１６に記憶する。これをロ
ーダ１８が主記憶１９上にロードすると、論理アドレス
空間上で、ロードモジュールの置かれるアドレスは、プ
ロセス毎に異なり、キャッシュ上に一様に分散されるこ
とになるため、キャッシュが一様に使用されるようにな
り、キャッシュのヒット率が向上する。
Description
【０００１】
【産業上の利用分野】本発明は、論理キャッシュ方式を
採用した計算機におけるプログラムのリンク方法及びロ
ード方法に関する。
採用した計算機におけるプログラムのリンク方法及びロ
ード方法に関する。
【０００２】
【従来の技術】仮想アドレス方式を採用している計算機
のキャッシュメモリの方式には、ＣＰＵ６１とメモリ管
理ユニット６３（以下ＭＭＵという）の間にキャッシュ
メモリ６２を配置し、論理アドレスによってキャッシュ
エントリをアクセスする論理キャッシュ方式（図６参
照）と、ＭＭＵと主記憶の間にキャッシュメモリを配置
し、ＭＭＵによって変換された結果である物理アドレス
によってキャッシュエントリをアクセスする物理キャッ
シュ方式の２種類がある。
のキャッシュメモリの方式には、ＣＰＵ６１とメモリ管
理ユニット６３（以下ＭＭＵという）の間にキャッシュ
メモリ６２を配置し、論理アドレスによってキャッシュ
エントリをアクセスする論理キャッシュ方式（図６参
照）と、ＭＭＵと主記憶の間にキャッシュメモリを配置
し、ＭＭＵによって変換された結果である物理アドレス
によってキャッシュエントリをアクセスする物理キャッ
シュ方式の２種類がある。
【０００３】論理キャッシュ方式はアクセス時にＭＭＵ
の処理が不要なため、物理キャッシュ方式に比べてアク
セス時間が短いという長所を持っているが、多くのプロ
セスにおいて論理アドレスの頻繁に使用される部分は一
致し、稀にしか使用されないキャッシュエントリがある
一方で、プロセス切替の度毎に頻繁に書き換えられてし
まうエントリが発生するため、キャッシュの有効利用が
できないという欠点がある。この問題は特に、１つのプ
ロセスのプログラムの容量に比べてキャッシュメモリの
容量が大きいシステムでマルチプロセッシングを行う際
に顕著である。
の処理が不要なため、物理キャッシュ方式に比べてアク
セス時間が短いという長所を持っているが、多くのプロ
セスにおいて論理アドレスの頻繁に使用される部分は一
致し、稀にしか使用されないキャッシュエントリがある
一方で、プロセス切替の度毎に頻繁に書き換えられてし
まうエントリが発生するため、キャッシュの有効利用が
できないという欠点がある。この問題は特に、１つのプ
ロセスのプログラムの容量に比べてキャッシュメモリの
容量が大きいシステムでマルチプロセッシングを行う際
に顕著である。
【０００４】
【発明が解決しようとする課題】このように、論理キャ
ッシュを採用し、プロセス切替の都度キャッシュ全体を
無効化することはしない計算機においては、キャッシュ
エントリによって、良く使われる部分とほとんど使われ
ない部分が現れる。良く使われる部分はどのプロセスを
実行しても良く使われ、ほとんど使われない部分は多く
のプロセスでも同様に使われにくいため、キャッシュの
あるエントリはほとんど使われない一方で、他の部分は
プロセス切替の度に頻繁に書き換えられてゆくため、有
効なデータが長い間キャッシュに残らないという問題が
ある。
ッシュを採用し、プロセス切替の都度キャッシュ全体を
無効化することはしない計算機においては、キャッシュ
エントリによって、良く使われる部分とほとんど使われ
ない部分が現れる。良く使われる部分はどのプロセスを
実行しても良く使われ、ほとんど使われない部分は多く
のプロセスでも同様に使われにくいため、キャッシュの
あるエントリはほとんど使われない一方で、他の部分は
プロセス切替の度に頻繁に書き換えられてゆくため、有
効なデータが長い間キャッシュに残らないという問題が
ある。
【０００５】このような問題点は、すべてのプロセスに
於いて頻繁に使用するキャッシュエントリが一致してし
まうということが原因であり、このことはすべてのプロ
セスが論理アドレスのほぼ同じ部分だけを使用するとい
うことによる。
於いて頻繁に使用するキャッシュエントリが一致してし
まうということが原因であり、このことはすべてのプロ
セスが論理アドレスのほぼ同じ部分だけを使用するとい
うことによる。
【０００６】本発明では従って、上に述べた論理キャッ
シュの問題点を解決するため、それぞれのプロセスが使
用する論理アドレス空間の領域を分散させることのでき
るリンク方法及びロード方法の提供を目的とする。
シュの問題点を解決するため、それぞれのプロセスが使
用する論理アドレス空間の領域を分散させることのでき
るリンク方法及びロード方法の提供を目的とする。
【０００７】
【課題を解決するための手段】本発明の第１の発明は、
複数のプロセスがそれぞれ論理アドレス空間を有し、各
プロセスがそれぞれこの論理アドレス空間に読み込まれ
たロードモジュールを共通のキャッシュメモリを制御す
ることにより実行する計算機における、読み込まれるロ
ードモジュールを予め記憶された複数のプログラムをリ
ンクして生成する計算機プログラムのリンク方法であっ
て、前記各プロセスに対応するロードモジュール毎に適
当に異なる値を発生し、この発生された値を用いて前記
論理アドレス空間上でロードモジュールを配置する領域
を決定し、この決定された領域に配置されるよう前記プ
ログラムをリンクして前記ロードモジュールを生成する
ことを特徴とするものである。
複数のプロセスがそれぞれ論理アドレス空間を有し、各
プロセスがそれぞれこの論理アドレス空間に読み込まれ
たロードモジュールを共通のキャッシュメモリを制御す
ることにより実行する計算機における、読み込まれるロ
ードモジュールを予め記憶された複数のプログラムをリ
ンクして生成する計算機プログラムのリンク方法であっ
て、前記各プロセスに対応するロードモジュール毎に適
当に異なる値を発生し、この発生された値を用いて前記
論理アドレス空間上でロードモジュールを配置する領域
を決定し、この決定された領域に配置されるよう前記プ
ログラムをリンクして前記ロードモジュールを生成する
ことを特徴とするものである。
【０００８】本発明の第２の発明は、複数のプロセスが
それぞれ論理アドレス空間を有し、各プロセスがそれぞ
れこの論理アドレス空間に読み込まれたロードモジュー
ルを共通のキャッシュメモリを制御することにより実行
する計算機における、ロードモジュールを主記憶上に読
み込む計算機プログラムのロード方法であって、補助記
憶に記憶されたロードモジュールを主記憶上に読み込む
際にこのロードモジュールが占める主記憶上の領域を決
定可能な形式でプログラムをリンクしてロードモジュー
ルを生成しておき、前記ロードモジュールを主記憶上に
読み込む際に、前記各プロセスに対応するロードモジュ
ール毎に適当に異なる値を発生し、この発生された値を
用いて前記論理アドレス空間上でロードモジュールを配
置する領域を決定し、この決定された領域に対応する主
記憶上の領域に前記ロードモジュールを読み込むことを
特徴とするものである。
それぞれ論理アドレス空間を有し、各プロセスがそれぞ
れこの論理アドレス空間に読み込まれたロードモジュー
ルを共通のキャッシュメモリを制御することにより実行
する計算機における、ロードモジュールを主記憶上に読
み込む計算機プログラムのロード方法であって、補助記
憶に記憶されたロードモジュールを主記憶上に読み込む
際にこのロードモジュールが占める主記憶上の領域を決
定可能な形式でプログラムをリンクしてロードモジュー
ルを生成しておき、前記ロードモジュールを主記憶上に
読み込む際に、前記各プロセスに対応するロードモジュ
ール毎に適当に異なる値を発生し、この発生された値を
用いて前記論理アドレス空間上でロードモジュールを配
置する領域を決定し、この決定された領域に対応する主
記憶上の領域に前記ロードモジュールを読み込むことを
特徴とするものである。
【０００９】
【作用】本発明によれば、できるだけ各プログラムが異
なる値を返すような方法を用いて値を導き出し、論理ア
ドレス空間上でそのプログラムを配置する領域を決定す
る際にこの値を適当に変換することで、プログラムの各
領域の先頭の論理アドレスを生成し、こうして生成され
た論理アドレスからプログラム各領域が始まるようにロ
ードモジュールを生成することにより、各プログラムが
アクセスする論理アドレス空間のアドレスが分散され、
キャッシュが偏りなく使われるようになる。 図７のよ
うに、プログラムを配置する領域について何の工夫もし
ない従来の場合には、キャッシュ７１のうちに、集中し
て使われる部分７２、７３と全く使われない部分７４が
できてしまうが、本発明によれば、図３のように、第一
のプロセスの論理アドレス空間３８と第二のプロセスの
アドレス空間３９の各領域の開始位置に差３６、３７を
設けると、キャッシュ３１内で、集中して使われる部分
３２は縮小され、全く使われない部分も解消し、キャッ
シュ全体がほぼ均一に使われるようになる。
なる値を返すような方法を用いて値を導き出し、論理ア
ドレス空間上でそのプログラムを配置する領域を決定す
る際にこの値を適当に変換することで、プログラムの各
領域の先頭の論理アドレスを生成し、こうして生成され
た論理アドレスからプログラム各領域が始まるようにロ
ードモジュールを生成することにより、各プログラムが
アクセスする論理アドレス空間のアドレスが分散され、
キャッシュが偏りなく使われるようになる。 図７のよ
うに、プログラムを配置する領域について何の工夫もし
ない従来の場合には、キャッシュ７１のうちに、集中し
て使われる部分７２、７３と全く使われない部分７４が
できてしまうが、本発明によれば、図３のように、第一
のプロセスの論理アドレス空間３８と第二のプロセスの
アドレス空間３９の各領域の開始位置に差３６、３７を
設けると、キャッシュ３１内で、集中して使われる部分
３２は縮小され、全く使われない部分も解消し、キャッ
シュ全体がほぼ均一に使われるようになる。
【００１０】
実施例１：図１は本発明の実施例１に係るリンク方法を
行うシステム構成を示すブロック図、図２はこれを概念
的に表した図である。
行うシステム構成を示すブロック図、図２はこれを概念
的に表した図である。
【００１１】乱数生成部１３は、ロードモジュール１６
０を構成するべきオブジェクトプログラム１１０〜１１
２の大きさ（バイト数）（これらは検出部１２で検出さ
れる）を加算した値を乱数とし、この乱数をプログラム
配置領域決定部（オフセットアドレス計算部）１４に渡
す。オブジェクトプログラムは記憶部１１に記憶されて
いる。プログラム配置領域決定部（オフセットアドレス
計算部）１４では、与えられた乱数ｘに対して、 offset address Ａ（２１）＝ａ1 ｘ％ｃ offset address Ｂ（２２）＝ａ2 ｘ％ｃ （Ｍ％ＮはＭをＮで割ったときの余りを求めることを表
す） ａ1 ，ａ2 ：定数 という式を適用して、オフセットＡ，Ｂを計算し、この
値をプログラム結合部（リンカ）１５に渡す。プログラ
ム結合部（リンカ）１５では、このオフセットＡ（２
１）の位置からロードモジュールのテキスト領域２３と
データ領域２４が配置され、オフセットＢ（２２）の位
置からスタック領域２５が配置されるよう、オブジェク
トプログラム１１０〜１１２を結合し、このロードモジ
ュールを記憶部１６に記憶する。この記憶されたロード
モジュールは通常のローダ１８により、主記憶１９上に
図３の３８のように読み込まれる。
０を構成するべきオブジェクトプログラム１１０〜１１
２の大きさ（バイト数）（これらは検出部１２で検出さ
れる）を加算した値を乱数とし、この乱数をプログラム
配置領域決定部（オフセットアドレス計算部）１４に渡
す。オブジェクトプログラムは記憶部１１に記憶されて
いる。プログラム配置領域決定部（オフセットアドレス
計算部）１４では、与えられた乱数ｘに対して、 offset address Ａ（２１）＝ａ1 ｘ％ｃ offset address Ｂ（２２）＝ａ2 ｘ％ｃ （Ｍ％ＮはＭをＮで割ったときの余りを求めることを表
す） ａ1 ，ａ2 ：定数 という式を適用して、オフセットＡ，Ｂを計算し、この
値をプログラム結合部（リンカ）１５に渡す。プログラ
ム結合部（リンカ）１５では、このオフセットＡ（２
１）の位置からロードモジュールのテキスト領域２３と
データ領域２４が配置され、オフセットＢ（２２）の位
置からスタック領域２５が配置されるよう、オブジェク
トプログラム１１０〜１１２を結合し、このロードモジ
ュールを記憶部１６に記憶する。この記憶されたロード
モジュールは通常のローダ１８により、主記憶１９上に
図３の３８のように読み込まれる。
【００１２】本実施例によれば、プログラム毎に仮想ア
ドレス空間内でのテキスト、データ、スタック領域の配
置される位置を変化させることが出来るため、システム
内のプロセス全体では、使用される仮想アドレスの位置
が分散され、論理キャッシュの全体が均等に使われるよ
うになる。
ドレス空間内でのテキスト、データ、スタック領域の配
置される位置を変化させることが出来るため、システム
内のプロセス全体では、使用される仮想アドレスの位置
が分散され、論理キャッシュの全体が均等に使われるよ
うになる。
【００１３】本実施例では、同じプログラムを実行する
複数のプロセスの領域の配置位置は一致することになる
ため、プロセス二重化による対障害性の向上を図る場合
にも対応することが可能である。尚、乱数生成部１３に
おいて発生させる乱数は、上記の例には限定されず、ロ
ードモジュール毎に異なるものであれば良いため、乱数
として、現在時刻（オブジェクトプログラムに依存しな
い情報）やロードモジュールを生成するプロセスのプロ
セスＩＤ、あるいはオブジェクトファイルの総和などを
用いることが出来る。
複数のプロセスの領域の配置位置は一致することになる
ため、プロセス二重化による対障害性の向上を図る場合
にも対応することが可能である。尚、乱数生成部１３に
おいて発生させる乱数は、上記の例には限定されず、ロ
ードモジュール毎に異なるものであれば良いため、乱数
として、現在時刻（オブジェクトプログラムに依存しな
い情報）やロードモジュールを生成するプロセスのプロ
セスＩＤ、あるいはオブジェクトファイルの総和などを
用いることが出来る。
【００１４】さらに、オフセットアドレス計算部１４に
おける計算方法も上記の式には限定されず、キャッシュ
メモリの容量の範囲内になるよう乱数を変換するもので
あれば良く、また、乱数生成部１３において乱数がはじ
めからこの範囲内になるよう発生させるようにしてもよ
い。 実施例２：図４は本発明の実施例２に係るロード方法を
行うシステム構成を示すブロック図、図５はこれを概念
的に表した図である。
おける計算方法も上記の式には限定されず、キャッシュ
メモリの容量の範囲内になるよう乱数を変換するもので
あれば良く、また、乱数生成部１３において乱数がはじ
めからこの範囲内になるよう発生させるようにしてもよ
い。 実施例２：図４は本発明の実施例２に係るロード方法を
行うシステム構成を示すブロック図、図５はこれを概念
的に表した図である。
【００１５】プロクラム結合部（リンカ）４２では記憶
部４１に記憶されたオブジェクトプログラム４１０〜４
１２をリロケータブルな形式にリンクしてロードモジュ
ール５６を作り、記憶部４３に記憶する。このロードモ
ジュールをローダ４７がメモリ４８上にロードする時点
で、乱数生成部４５が現在時刻検出部４９０で検出され
た現在時刻を乱数として生成し、配置領域決定部（オフ
セットアドレス計算部）４６にこの値を渡す。配置領域
決定部（オフセットアドレス計算部）４６は、与えられ
た乱数ｘに対して、 offset address Ａ（５１）＝ａ1 ｘ％ｃ offset address Ｂ（５２）＝ａ2 ｘ％ｃ （％は前の数を後の数で割ったときの余りを求める演算
子） ａ1 ，ａ2 ：定数 ｃ：キャッシュサイズ という式によってオフセットアドレスをＡ，Ｂを計算
し、この値を配置領域情報としてローダ４７に渡す。ロ
ーダ４７はオフセットＡ（５１）の位置からロードモジ
ュールのテキスト領域５３とデータ領域５４を、オフセ
ットＢ（５２）の位置からスタック領域５５をメモリ４
８上に図３の３８のように配置する。
部４１に記憶されたオブジェクトプログラム４１０〜４
１２をリロケータブルな形式にリンクしてロードモジュ
ール５６を作り、記憶部４３に記憶する。このロードモ
ジュールをローダ４７がメモリ４８上にロードする時点
で、乱数生成部４５が現在時刻検出部４９０で検出され
た現在時刻を乱数として生成し、配置領域決定部（オフ
セットアドレス計算部）４６にこの値を渡す。配置領域
決定部（オフセットアドレス計算部）４６は、与えられ
た乱数ｘに対して、 offset address Ａ（５１）＝ａ1 ｘ％ｃ offset address Ｂ（５２）＝ａ2 ｘ％ｃ （％は前の数を後の数で割ったときの余りを求める演算
子） ａ1 ，ａ2 ：定数 ｃ：キャッシュサイズ という式によってオフセットアドレスをＡ，Ｂを計算
し、この値を配置領域情報としてローダ４７に渡す。ロ
ーダ４７はオフセットＡ（５１）の位置からロードモジ
ュールのテキスト領域５３とデータ領域５４を、オフセ
ットＢ（５２）の位置からスタック領域５５をメモリ４
８上に図３の３８のように配置する。
【００１６】本実施例においては、同じプログラムでも
実行する度に仮想アドレス空間の配置が異なるため、同
じプログラムを複数のプロセスが同時に実行する際に
も、それぞれのプロセスがアクセスする仮想空間のアド
レスは分散されることになり、論理キャッシュも均等に
使われるようになる。乱数生成部４５で発生する乱数と
して、現在時刻ではなく、プロセスＩＤ生成部４９で生
成されるプロセスのプロセスＩＤなどを使用することも
出来る。
実行する度に仮想アドレス空間の配置が異なるため、同
じプログラムを複数のプロセスが同時に実行する際に
も、それぞれのプロセスがアクセスする仮想空間のアド
レスは分散されることになり、論理キャッシュも均等に
使われるようになる。乱数生成部４５で発生する乱数と
して、現在時刻ではなく、プロセスＩＤ生成部４９で生
成されるプロセスのプロセスＩＤなどを使用することも
出来る。
【００１７】実施例３：実施例２の配置領域決定部４６
において、ＯＳが現在キャッシュのどの部分がアクセス
されていないかということを調べ、キャッシュのあまり
使用されていない部分に対応する仮想アドレスの部分に
ロードモジュールをロードするようオフセットアドレス
を決定する。本実施例では、乱数生成部４５は不要であ
り、偶然に頼ることなく、確実にキャッシュを有効に利
用することが出来るようになる。
において、ＯＳが現在キャッシュのどの部分がアクセス
されていないかということを調べ、キャッシュのあまり
使用されていない部分に対応する仮想アドレスの部分に
ロードモジュールをロードするようオフセットアドレス
を決定する。本実施例では、乱数生成部４５は不要であ
り、偶然に頼ることなく、確実にキャッシュを有効に利
用することが出来るようになる。
【００１８】
【発明の効果】本発明によれば、システム内のプロセス
群によって使用される論理アドレス空間の領域を分散さ
せることが出来るので、論理キャッシュを平均的に無駄
なく使用することが可能となり、キャッシュエントリの
書換えの回数が減少し、メモリアクセスの平均的なスピ
ードが向上する。
群によって使用される論理アドレス空間の領域を分散さ
せることが出来るので、論理キャッシュを平均的に無駄
なく使用することが可能となり、キャッシュエントリの
書換えの回数が減少し、メモリアクセスの平均的なスピ
ードが向上する。
【図１】 本発明の第１の実施例に係るリンク方法を行
うシステム構成を表す図。
うシステム構成を表す図。
【図２】 本発明の第１の実施例に係るリンク方法を概
念的に表す図。
念的に表す図。
【図３】 本発明による論理アドレス空間とキャッシュ
の使用状況を表す図。
の使用状況を表す図。
【図４】 本発明の第２の実施例に係るロード方法を行
うシステム構成を表す図。
うシステム構成を表す図。
【図５】 本発明の第２の実施例に係るロード方法を概
念的に表す図。
念的に表す図。
【図６】 従来の論理キャッシュ方式の計算機の構成を
示す図。
示す図。
【図７】 従来の方式による論理アドレス空間とキャッ
シュの使用状況を表す図。
シュの使用状況を表す図。
１１，４１，６８…オブジェクトプログラム記憶部 １６，４３，６９…ロードモジュール記憶部 １７，４４，６７…記憶部 １３，４５…乱数生成部 １４，４６…プログラム配置位置決定部（オフセットア
ドレス計算部） １５，４２…プログラム結合部（リンカ） １１０，１１１，１１２，４１０，４１１，４１２…オ
ブジェクトプログラム １８，４７，６５…ローダ １９，４８，６４…主記憶 １２…プログラムの大きさ検出部 ４９…プロセスＩＤ生成部 ４９０…現在時刻検出部 ２１，３６，５１…テキスト領域の先頭アドレス ２２，３７，５２…スタック領域の開始位置 ２３，５３…テキスト領域 ２４，５４…データ領域 ２５，５５…スタック領域 ３８，３９…仮想アドレス空間 ３１，６２，７１…論理キャッシュ ３２，７２，７３…集中して使用される部分 ７４…未使用部分 ５６…リロケータブルなロードモジュール １６０…ロードモジュール ６１…ＣＰＵ ６３…ＭＭＵ
ドレス計算部） １５，４２…プログラム結合部（リンカ） １１０，１１１，１１２，４１０，４１１，４１２…オ
ブジェクトプログラム １８，４７，６５…ローダ １９，４８，６４…主記憶 １２…プログラムの大きさ検出部 ４９…プロセスＩＤ生成部 ４９０…現在時刻検出部 ２１，３６，５１…テキスト領域の先頭アドレス ２２，３７，５２…スタック領域の開始位置 ２３，５３…テキスト領域 ２４，５４…データ領域 ２５，５５…スタック領域 ３８，３９…仮想アドレス空間 ３１，６２，７１…論理キャッシュ ３２，７２，７３…集中して使用される部分 ７４…未使用部分 ５６…リロケータブルなロードモジュール １６０…ロードモジュール ６１…ＣＰＵ ６３…ＭＭＵ
Claims (2)
- 【請求項１】 複数のプロセスがそれぞれ論理アドレス
空間を有し、各プロセスがそれぞれこの論理アドレス空
間に読み込まれたロードモジュールを共通のキャッシュ
メモリを制御することにより実行する計算機における、
読み込まれるロードモジュールを予め記憶された複数の
プログラムをリンクして生成する計算機プログラムのリ
ンク方法であって、 前記各プロセスに対応するロードモジュール毎に適当に
異なる値を発生し、 この発生された値を用いて前記論理アドレス空間上でロ
ードモジュールを配置する領域を決定し、 この決定された領域に配置されるよう前記プログラムを
リンクして前記ロードモジュールを生成することを特徴
とする計算機プログラムのリンク方法。 - 【請求項２】 複数のプロセスがそれぞれ論理アドレス
空間を有し、各プロセスがそれぞれこの論理アドレス空
間に読み込まれたロードモジュールを共通のキャッシュ
メモリを制御することにより実行する計算機における、
ロードモジュールを主記憶上に読み込む計算機プログラ
ムのロード方法であって、 補助記憶に記憶されたロードモジュールを主記憶上に読
み込む際にこのロードモジュールが占める主記憶上の領
域を決定可能な形式でプログラムをリンクしてロードモ
ジュールを生成しておき、 前記ロードモジュールを主記憶上に読み込む際に、 前記各プロセスに対応するロードモジュール毎に適当に
異なる値を発生し、 この発生された値を用いて前記論理アドレス空間上でロ
ードモジュールを配置する領域を決定し、 この決定された領域に対応する主記憶上の領域に前記ロ
ードモジュールを読み込むことを特徴とする計算機プロ
グラムのロード方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4008782A JPH05197528A (ja) | 1992-01-22 | 1992-01-22 | 計算機プログラムのリンク方法及びロード方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4008782A JPH05197528A (ja) | 1992-01-22 | 1992-01-22 | 計算機プログラムのリンク方法及びロード方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05197528A true JPH05197528A (ja) | 1993-08-06 |
Family
ID=11702449
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4008782A Pending JPH05197528A (ja) | 1992-01-22 | 1992-01-22 | 計算機プログラムのリンク方法及びロード方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05197528A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017060151A (ja) * | 2015-09-17 | 2017-03-23 | カシオ計算機株式会社 | 無線通信装置、電子時計及び無線通信方法 |
-
1992
- 1992-01-22 JP JP4008782A patent/JPH05197528A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017060151A (ja) * | 2015-09-17 | 2017-03-23 | カシオ計算機株式会社 | 無線通信装置、電子時計及び無線通信方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7000072B1 (en) | Cache memory allocation method | |
| US9996475B2 (en) | Maintaining processor resources during architectural events | |
| US5317705A (en) | Apparatus and method for TLB purge reduction in a multi-level machine system | |
| US5852738A (en) | Method and apparatus for dynamically controlling address space allocation | |
| US6061773A (en) | Virtual memory system with page table space separating a private space and a shared space in a virtual memory | |
| US4742450A (en) | Method to share copy on write segment for mapped files | |
| US3778776A (en) | Electronic computer comprising a plurality of general purpose registers and having a dynamic relocation capability | |
| US6895508B1 (en) | Stack memory protection | |
| US5875487A (en) | System and method for providing efficient shared memory in a virtual memory system | |
| JPS61156445A (ja) | Ｔｌｂパ−ジ制御方式 | |
| US7139879B2 (en) | System and method of improving fault-based multi-page pre-fetches | |
| JP3485940B2 (ja) | 仮想記憶制御装置及び方法 | |
| EP1103898A2 (en) | Microprocessor and memory | |
| JPH05197528A (ja) | 計算機プログラムのリンク方法及びロード方法 | |
| JP2004110240A (ja) | キャッシュメモリ装置 | |
| US20080072009A1 (en) | Apparatus and method for handling interrupt disabled section and page pinning apparatus and method | |
| JPH0793221A (ja) | 仮想計算機システム及びその制御方法 | |
| JPS6220583B2 (ja) | ||
| JP3061818B2 (ja) | マイクロ・プロセッサ用アクセス・モニタ装置 | |
| JPH0564817B2 (ja) | ||
| JPH02226447A (ja) | コンピユータ・システムおよびその記憶装置アクセス方法 | |
| JP3047992B2 (ja) | 主記憶キー制御方法 | |
| JP2796162B2 (ja) | 命令処理方法 | |
| JPH036644A (ja) | 記憶保護方式 | |
| JPS6221140B2 (ja) |