JPH05197795A - 画像メモリ装置 - Google Patents

Abstract

(57)【要約】 【目的】 実アドレスが連続していないメモリブロック
を連結して、連続した仮想アドレスを持つフレームメモ
リを構成できる画像メモリ装置を提供する。 【構成】 画像メモリ１４₁〜１４₄と、アドレス発生手
段（アドレス発生部）２０と、ブロックアドレス変換テ
ーブル１５と、アクセス手段（制御部，アドレスセレク
タ，ブロックアドレス変換テーブル及びアドレス発生
部）１３〜１５，２０とを備え、１つ以上のメモリブロ
ックを用いてフレームメモリを構成し、複数画像を各フ
レームメモリに保持し、各フレームメモリの構成状況に
応じてブロックアドレス変換テーブル１５を設定後に画
像メモリをアクセスする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はホストコンピュータ、画
像形成装置及び画像読取装置等に接続されて画像データ
を受信及び転送する画像メモリ装置に関する。

【０００２】

【従来の技術】従来、ホストコンピュータから画像デー
タを受信し、この受信画像データを画像形成装置に転送
し、印刷を行なうメモリ装置は、図６に示すように構成
されている。

【０００３】即ち、図示するようにホストコンピュータ
１から画像メモリ装置２の外部インタフェース３に送ら
れた画像データは、制御部４内の図示しないＣＰＵ（中
央演算処理装置）によってアドレスセレクタ５を介して
画像メモリ６に書き込まれる。スキャナ／プリンタ７
は、例えば電子写真方式の複写機のスキャナ部及びプリ
ンタ部である。そして、画像メモリ６からデータセレク
タ８を介して読み出された画像データに基づいて画像形
成を行ない、また、読み取った画像データは画像メモリ
６に書き込まれる。アドレス発生部９は、スキャナ／プ
リンタ７からの同期信号に基づいて画像メモリ６からの
読み出し／書き込みアドレスを発生する。

【０００４】一般に、電子写真方式のプリンタのプリン
ト速度は高速であり、１セグメントを印刷している間は
印刷速度が一定のため、１セグメントを印刷するのに必
要な画像データは、総て半導体メモリで構成された高速
な画像メモリ６に保持しておく必要がある。

【０００５】この画像メモリ６は、図７に示すようＮＯ
０〜ＮＯ１５の１６ブロックに分割され、１ブロックを
単位として数ブロックにより画像を登録する構成になっ
ている。また、空きブロックがある限り複数の画像を登
録することができ、例えば図７では、ＮＯ０〜ＮＯ２の
３ブロックを用いて画像Ａを登録し、ＮＯ３〜ＮＯ６の
４ブロックを用いて画像Ｂを登録しており、残りはＮＯ
７〜ＮＯ１５の９ブロックとなっている。各画像は連続
したアドレス０〜０Ｘ６０００００を持つＮＯ０〜ＮＯ
６の各ブロックに配置される。

【０００６】

【発明が解決しようとする課題】しかしながら、上記従
来装置では、画像を連続したアドレスを持つブロックに
配置するために、次のような欠点があった。 （１）図７の状態で画像Ａを消去した時、残りのブロッ
クはＮＯ３〜ＮＯ１５の１２ブロックしか取れない。 （２）画像メモリが着脱可能な複数のメモリで構成され
ている場合、メモリブロックＮＯ４〜ＮＯ７に対応する
画像メモリが装着されていない場合も、空きブロック数
１２に対し、連続したブロックはＮＯ８〜ＮＯ１５の８
ブロックしか取れない。 （３）不良のメモリブロックがある場合も、上記（２）
と同様となる。 （４）内蔵ブロック数の異なる画像メモリ、例えば４Ｍ
バイトのＳＩＭＭ（Single Inline Memory Module:シン
グル・インライン・メモリ・モジュール）と１Ｍバイト
のＳＩＭＭを用いた場合において、少ないブロック数の
画像メモリを装着したとき、アドレスが飛び飛びにな
る。

【０００７】この欠点を防ぐために次の２つの方法があ
るが、いずれも次のような欠点がある。 まず、画像データを移動して連続したアドレスの空き
ブロックを作る方法は、時間がかかってしまう。 次に、画像の読み出し及び書き込み行なうときに対象
ブロックを切り換える方法は、電子写真方式のプリンタ
の動作が高速なため難しく、制御が複雑化する。

【０００８】本発明は上記事情に鑑みてなされたもの
で、その目的とするところは、実アドレスが連続してい
ないメモリブロックを連結して、連続した仮想アドレス
を持つフレームメモリを構成できる画像メモリ装置を提
供することにある。

【０００９】

【課題を解決するための手段】上記目的を達成するため
本発明の画像メモリ装置は、少なくとも１つのメモリブ
ロックが対応する画像メモリと、仮想ブロックアドレス
とブロック内アドレスとを発生するアドレス発生手段
と、前記仮想ブロックアドレスを実ブロックアドレスに
変換するブロックアドレス変換テーブルと、前記実ブロ
ックアドレスと前記ブロック内アドレスにより画像メモ
リをアクセスするアクセス手段とを備え、１つ以上のメ
モリブロックを用いてフレームメモリを構成し、複数の
画像を前記各フレームメモリに保持し、これらの各フレ
ームメモリの構成状況に応じて前記ブロックアドレス変
換テーブルを設定した後、前記画像メモリをアクセスす
ることを特徴とするものである。

【００１０】

【作用】仮想ブロックアドレスがブロックアドレス変換
テーブルにより実ブロックアドレスに変換され、画像メ
モリの種類、装着（接続）状況或は動作モードに応じて
上記ブロックアドレス変換テーブルが書き換えられる。

【００１１】

【実施例】以下、本発明の一実施例を図１〜図５に基づ
き説明する。

【００１２】図１は、本発明の一実施例に係る画像メモ
リ装置のブロック構成図である。ホストコンピュータ１
０から画像メモリ装置１１の外部インタフェース１２に
送られた画像データは、制御部１３内の図示しないＣＰ
Ｕによって、アドレスセレクタ１４及びブロックアドレ
ス変換テーブル１５を介して複数（本実施例では４つ）
の画像メモリ１６₁，１６₂，１６₃，１６₄に書き込ま
れ、その後、スキャナ／プリンタ（複写機：画像形成／
画像読取装置）１７に送られてプリントされる。また、
スキャナ／プリンタ１７で読み取られた画像データは、
データセレクタ１８を介して各画像メモリ１６₁〜１６₄
に書き込まれ、その後、ホストコンピュータ１０に送ら
れる。

【００１３】制御部１３はＣＰＵを含み、ＣＰＵバス１
９を介して画像メモリ装置１１全体の制御を行なう。ア
ドレスセレクタ１４とデータセレクタ１８は、画像メモ
リ１６₁〜１６₄にアクセスするモードを切り換えるもの
で、ホストコンピュータ１０と画像メモリ１６₁〜１６₄
との間で画像データを転送する場合は、ＣＰＵバス１９
のアドレスバスとデータバスとを用いて画像メモリ１６
₁〜１６₄をアクセスする。

【００１４】スキャナ／プリンタ１７と画像メモリ１６
₁〜１６₄との間で画像データを転送する場合は、スキャ
ナ／プリンタ１７から送られる同期信号に基づいてアド
レス発生部（アドレス発生手段）２０が発生するアドレ
スバス２１と、スキャナ／プリンタ１７と接続されてい
るデータバス２２とを用いて画像メモリ１６₁〜１６₄を
アクセスする。

【００１５】画像メモリ１６₁〜１６₄へのアクセスアド
レスのうち下位２４ビットが選択の対象となり、選択さ
れたアドレスのうち下位２０ビットのブロック内アドレ
ス２３は、そのまま各画像メモリ１６₁〜１６₄に接続さ
れる。また上位４ビットの仮想ブロックアドレス３３
は、ブロックアドレス変換テーブル１５により、実ブロ
ックアドレス３４に変換され、各画像メモリ１６₁〜１
６₄に接続される。

【００１６】画像メモリ１６₁〜１６₄は、これらに対応
する４つの画像メモリスロット２４₁，２４₂，２４₃，
２４₄に着脱自在に装着（接続）され、ＳＩＭＭ（Singl
e Inline Memory Module：シングル・インライン・メモ
リ・モジュール）で構成されている。

【００１７】各画像メモリスロット２４₁〜２４₄には、
４Ｍバイトの画像メモリもしくは１Ｍバイトの画像メモ
リを装着するか、或は何も装着しない。

【００１８】本実施例においては１ブロックは２０ビッ
ト、即ち、１Ｍバイトであるので、４Ｍバイトの画像メ
モリは４つのブロックを持ち、１Ｍバイトの画像メモリ
は１つのブロックを持つことになる。また、１Ｍバイト
の画像メモリを１つの画像メモリスロットにのみ装着し
た場合は、全体で１ブロックであり、４Ｍバイトの画像
メモリを４つの画像メモリスロットに装着した場合は、
全体で１６ブロックとなる。このブロックを選択するア
ドレスがブロックアドレスとなる。スキャナ／プリンタ
１７は、電子写真方式の複写機のスキャナ部及びプリン
タ部である。

【００１９】ホストコンピュータ１０から送られた画像
及びスキャナ／プリンタ１７のスキャナ部により読み取
られた画像は、１度全体が画像メモリに保持された後、
スキャナ／プリンタ１７のプリンタ部やホストコンピュ
ータ１０に送られる。即ち、画像メモリはフレームメモ
リとして使用される。１つのフレームメモリはメモリブ
ロックを単位として１つ以上のメモリブロックで構成さ
れる。空きメモリブロックがある限り、複数のフレーム
メモリを割り当てることができる。

【００２０】また、後述するようにフレームメモリに割
り当てられるメモリブロックは連続した実ブロックアド
レスになくともよい。図２（ａ）は、図７と同様に画像
Ａ、画像ＢがＮＯ０〜ＮＯ６のブロックに登録してある
状況からＮＯ０〜ＮＯ３のブロックに登録してある画像
Ａを削除した後、ＮＯ０〜ＮＯ２及びＮＯ７〜ＮＯ１５
の１２ブロックを用いて画像Ｃを登録したときの実メモ
リの状況を示したものである。実ブロックアドレスでは
前半のＮＯ０〜ＮＯ２の３ブロックと後半ＮＯ７〜ＮＯ
１５の９ブロックは連続していない。

【００２１】図２（ｂ）は、画像Ｃをアクセスするとき
に設定されるブロックアドレス変換テーブル１５の内容
である。該ブロックアドレス変換テーブル１５への入力
は仮想ブロックアドレスであり、実ブロックアドレスが
入力される。このようにブロックアドレス変換テーブル
１５を設定することにより、画像Ｃを連続した仮想ブロ
ックアドレスでアクセスすることができる。

【００２２】図３（ａ）は、１番目と２番目の画像メモ
リスロット２４₁，２４₂に１Ｍバイトタイプの画像メモ
リ１４₁，１４₂が装着され、３番目の画像メモリスロッ
ト２４₃には画像メモリ１４₃は装着されず、４番目の画
像メモリスロット２４₄に４Ｍバイトタイプの画像メモ
リ１４₄が装着された場合の実メモリのマップを示した
ものである。１Ｍバイトタイプの画像メモリには１ブロ
ックメモリしか含まれないため、ＮＯ１，２，３，５，
６，７のブロックは空きとなる。このとき有効なメモリ
ブロックは６個あり、これを経て接続してフレームメモ
リを構成した場合、そこに保持されている画像をアクセ
スするとき、ブロックアドレス変換テーブル１５は図３
（ｂ）のように設定される。このようにブロックアドレ
ス変換テーブル１５を設定することにより、この画像を
連続した仮想ブロックアドレスでアクセスすることがで
きる。

【００２３】装着されている画像メモリが不良と判定さ
れた場合は、未装着の場合と同様、その画像メモリを画
像メモリスロットから外してフレームメモリを構成でき
る。また４Ｍバイトの画像メモリの一部に不良が発見さ
れた場合、４ブロックのうち、正常なブロックを使用す
るようにしてもよい。

【００２４】なお、図１において制御部１３、アドレス
セレクタ１４、ブロックアドレス変換テーブル１５及び
アドレス発生部２０によりアクセス手段３２が構成され
ており、このアクセス手段３２は実ブロックアドレス３
４とブロック内アドレス２３とにより画像メモリをアク
セスするものである。

【００２５】制御部１３は、第１，第２及び第３の検知
手段を有している。第１の検知手段は各画像メモリスロ
ット２４₁〜２４₄に画像メモリ１６₁〜１６₄が装着され
ているか否かを検知するものである。また、第２の検知
手段は各画像メモリスロット２４₁〜２４₄に装着されて
いる画像メモリ１６₁〜１６₄の種別（タイプ）を検知す
るものである。更に、第３の検知手段は各画像メモリス
ロット２４₁〜２４₄に装着されている画像メモリ１６₁
〜１６₄内のメモリブロックの異常を検知するものであ
る。

【００２６】図４及び図５は本実施例の画像メモリ装置
１１の制御手順を示すフローチャートである。電源の投
入により動作が開始すると、まず図４のステップ１で
「ｎ」に「１」を代入し、次にステップ２で第ｎ番目の
画像メモリスロットに画像メモリが装着されているか否
かをチェックする。これは図１の制御部１３により注目
アドレスに任意のデータの書き込み／読み出しによりチ
ェックできる。画像メモリが装着されている場合はステ
ップ３で第ｎ番目の画像メモリスロットに装着されてい
る画像メモリのタイプが４Ｍバイトタイプか１Ｍバイト
タイプかをチェックする。これも制御部１３によるデー
タの書き込み／読み出しによりチェックできる。

【００２７】次にステップ４で第ｎ番目の画像メモリス
ロットのメモリブロックについてメモリの不良チェック
を行なう。次にステップ５で総ての画像メモリスロット
についてチェックが終了したか否かをチェックし、総て
の画像メモリスロットについてチェックが終了すると、
ステップ６でホストコンピュータ１０からコマンドを受
信し、図５のステップ７でコマンドの種別を判別し、各
処理に分岐する。

【００２８】まず、ディリート（ＤＥＬＥＴＥ）コマン
ドの場合はステップ８において、指定された画像を保持
しているフレームメモリを構成するメモリブロックを解
放する処理を行なう。

【００２９】次に、スキャン（ＳＣＡＮ）コマンドの場
合はステップ９で、指定された画像が入るだけのメモリ
ブロックを、使用可能で未使用のメモリブロックの中か
ら割り当てる。各メモリブロックが使用可能か否かは上
述した図４のステップ２〜４の各チェックの結果を用い
る。次にステップ１０で、ステップ９において割り当て
られたメモリブロックに応じて前述したようにブロック
アドレス変換テーブル１５を設定し、ステップ１１でス
キャナ／プリンタ１７のスキャナ部から画像を読み込
む。

【００３０】次にロード（ＬＯＡＤ）コマンドの場合は
ステップ１２で、指定された画像を保持しているフレー
ムメモリを構成するメモリブロックに応じてブロックア
ドレス変換テーブル１５を設定し、次のステップ１３
で、指定された画像の画像データをホストコンピュータ
１０へ転送する。

【００３１】次にセーブ（ＳＡＶＥ）コマンドの場合は
ステップ１４及びステップ１５で、上述したステップ９
及びステップ１０と同じ処理を行なった後、ステップ１
６でホストコンピュータ１０から画像データを受信し、
画像メモリに書き込む。

【００３２】次にプリント（ＰＲＩＮＴ）コマンドの場
合は、ステップ１７で上述したステップ１２と同じ処理
を行なった後、ステップ１８で画像データをスキャナ／
プリンタ１７のプリンタ部に転送して印刷用紙に印刷す
る。

【００３３】なお、上述した図４のステップ２において
画像メモリが装着されていない場合は、ステップ３，４
を実行することなくステップ５に進む。また、ステップ
５において総ての画像メモリスロットについてチェック
が終了しなければ、ステップ２へ戻る。

【００３４】上述したように画像メモリをアクセスする
際は、総てブロックアドレス変換テーブル１５を設定し
てから行なっているが、一部の処理、例えばホストコン
ピュータ１０との画像データの転送を行なうロード及び
セーブ処理については、ブロックアドレス変換テーブル
１５を経由せずに制御部１３内のＣＰＵにより実アドレ
スを直接アクセスしても、本発明の要旨を逸脱するもの
ではない。

【００３５】上述した第１実施例では、画像メモリ１６
₁〜１６₄はＳＩＭＭを用いて着脱可能としたが、これに
限られるものではなく、画像メモリを出荷時に固定する
ようにしてもよい。しかし、異なるメモリ容量を持つモ
デルを同じハードウエア及びソフトウエアで実現できる
ため、効果は上記と同じである。また、出荷時に画像メ
モリが固定されるため、装着（接続）／非装着（非接
続）のチェック及びステップ３での画像メモリタイプの
チェックは、ジャンパーピンのチェックで代行してもよ
く、または不揮発性のメモリに記憶していても良い。

【００３６】

【発明の効果】以上説明したように本発明の画像メモリ
装置によれば、仮想ブロックアドレスをブロックアドレ
ス変換テーブルにより実ブロックアドレスに変換し、画
像メモリの種類、装着（接続）状況、動作モードに応じ
てブロックアドレス変換テーブルを書き換えることによ
り、実ブロックアドレスが連続していないメモリブロッ
クを連結して、連続した仮想ブロックアドレスを持つフ
レームメモリを構成できるという効果がある。

【図面の簡単な説明】

【図１】本発明の一実施例に係る画像メモリ装置のブロ
ック構成図である。

【図２】同装置におけるブロックアドレス変換テーブル
の設定例を示す図である。

【図３】同装置におけるブロックアドレス変換テーブル
の設定例を示す図である。

【図４】同装置の制御手順を示すフローチャートであ
る。

【図５】同装置の制御手順を示すフローチャートであ
る。

【図６】従来の画像メモリ装置のブロック構成図であ
る。

【図７】従来のフレームメモリの配置図である。

【符号の説明】

１５ ブロックアドレス変換テーブル １６₁〜１６₄ 画像メモリ １７ スキャナ／プリンタ（画像読取装置及び画像形成
装置） ２０ アドレス発生部 ２３ ブロック内アドレス ２４₁〜２４₄ 画像メモリスロット ３２ アクセス手段 ３３ 仮想ブロックアドレス ３４ 実ブロックアドレス

Claims (5)

【特許請求の範囲】
1. 【請求項１】 少なくとも１つのメモリブロックが対応
   する画像メモリと、仮想ブロックアドレスとブロック内
   アドレスとを発生するアドレス発生手段と、前記仮想ブ
   ロックアドレスを実ブロックアドレスに変換するブロッ
   クアドレス変換テーブルと、前記実ブロックアドレスと
   前記ブロック内アドレスにより画像メモリをアクセスす
   るアクセス手段とを備え、１つ以上のメモリブロックを
   用いてフレームメモリを構成し、複数の画像を前記各フ
   レームメモリに保持し、これらの各フレームメモリの構
   成状況に応じて前記ブロックアドレス変換テーブルを設
   定した後、前記画像メモリをアクセスすることを特徴と
   する画像メモリ装置。
2. 【請求項２】 複数の画像メモリスロットを備え、前記
   画像メモリは前記各画像メモリスロットに装着されるこ
   とを特徴とする請求項１記載の画像メモリ装置。
3. 【請求項３】 前記各画像メモリスロットに前記画像メ
   モリが装着されているか否かを検知する第１の検知手段
   を備え、装着されている前記画像メモリ内のメモリブロ
   ックのみを用いて前記フレームメモリを構成することを
   特徴とする請求項２記載の画像メモリ装置。
4. 【請求項４】 前記各画像メモリスロットに装着されて
   いる前記画像メモリの種別を検知する第２の検知手段を
   備え、装着されている前記画像メモリ内に含まれるメモ
   リブロック数を判別し、そのブロック数に応じて前記フ
   レームメモリを構成することを特徴とする請求項２また
   は３記載の画像メモリ装置。
5. 【請求項５】 前記各画像メモリスロットに装着されて
   いる前記画像メモリ内のメモリブロックの異常を検知す
   る第３の検知手段を備え、異常なメモリブロックまたは
   そのメモリブロックを含む前記画像メモリに含まれるメ
   モリブロック以外のメモリブロックを用いて前記フレー
   ムメモリを構成することを特徴とする請求項２，３また
   は４記載の画像メモリ装置。