JPH05198526A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH05198526A
JPH05198526A JP4221616A JP22161692A JPH05198526A JP H05198526 A JPH05198526 A JP H05198526A JP 4221616 A JP4221616 A JP 4221616A JP 22161692 A JP22161692 A JP 22161692A JP H05198526 A JPH05198526 A JP H05198526A
Authority
JP
Japan
Prior art keywords
layer
intermediate layer
silicon
contact hole
upper layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4221616A
Other languages
English (en)
Inventor
Pierre Hermanus Woerlee
ヘルマヌス ウォーリー ピエーレ
Robertus Dominicus Joseph Verhaar
ドミニカス ヨセフ フェルハール ロベルタス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of JPH05198526A publication Critical patent/JPH05198526A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/081—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0149—Manufacturing their interconnections or electrodes, e.g. source or drain electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/056—Manufacture or treatment of conductive parts of the interconnections by filling conductive material into holes, grooves or trenches
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/074—Manufacture or treatment of dielectric parts thereof of dielectric parts comprising thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】 【目的】 上側層、中間層及び下側層を有する層構造体
に接点孔を形成するに際し、接点孔を形成した後の中間
層の残存部分が不所望な短絡及び不所望なトランジスタ
ゲートを生ぜしめないようにする。 【構成】 酸化珪素を有する下側層７と、珪素の中間層
８と、酸化珪素を有する上側層９との層構造体７，８，
９を、半導体領域３，４及び絶縁領域５，６により画成
された珪素本体２の表面上に設け、その後、上側層９の
腐食中中間層８をエッチングストッパ層として作用さ
せ、中間層８の腐食中下側層７をエッチングストッパ層
として作用させて上記の層構造体中に接点孔１０を腐食
形成し、その後、接点孔１０を経て半導体領域３，４と
接触する導電体のパターン１１，１２，１３を上側層９
上に設けることにより半導体装置を製造するに当り、上
側層９を設ける前に、中間層８を、接点孔１０の領域及
びこれらを囲むリム１５に延在する分離部分１４を有す
るパターンに腐食形成する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、酸化珪素を有する下側
層と、珪素の中間層と、酸化珪素を有する上側層との層
構造体を、半導体領域及び絶縁領域により画成された珪
素本体の表面上に設け、その後、上側層の腐食中中間層
をエッチングストッパ層として作用させ、中間層の腐食
中下側層をエッチングストッパ層として作用させて上記
の層構造体中に接点孔を腐食形成し、その後、接点孔を
経て半導体領域と接触する導電体のパターンを上側層上
に設けることにより半導体装置を製造する方法に関する
ものである。
【０００２】前記の半導体領域は、珪素本体（半導体本
体）中に位置するドーピングされた半導体領域、例えば
トランジスタのソース及びドレイン領域としたり、半導
体本体上に位置するドーピングされた多結晶珪素の導電
体細条、例えばトランジスタのゲート電極としたりする
ことができる。前記の絶縁領域は半導体本体中に位置す
る絶縁領域、例えばフィールド酸化物領域としたり、半
導体本体上に位置する絶縁領域、例えば上述したゲート
電極を絶縁する領域としたすることができる。層構造体
の、酸化珪素を有する上側及び下側層は、酸化珪素、又
はシリコンオキシニトリド、又は硼素及び燐を有するよ
うにしうるガラスを以って構成することができる。珪素
の中間層は多結晶又は非晶質の珪素を以って構成するこ
とができる。
【０００３】層構造体上に設けた導電体のパターンと半
導体領域との間の接触は、半導体領域上及びこれに隣接
する絶縁領域上に位置する位置で達成するようにするこ
とができる。オーバーラッピングコンタクトとも称する
このような接触（接点）は、実装密度の極めて高い集積
回路の製造を可能にする。珪素の中間層は、比較的厚肉
の上側層を経て接点孔を腐食形成する際のエッチングス
トッパとして用いられる。このようにすることにより前
記のオーバーラッピングコンタクトの製造が可能とな
る。エッチングストッパ層が存在しないものとすると、
例えば酸化珪素を有する上側及び下側層（この場合これ
らの層が１つの層を構成する）の腐食中に腐食剤により
フィールド酸化物領域も腐食されてしまい、従って浅い
ｐｎ接合が半導体領域中で露出され、後に接点孔を介し
て半導体領域と接触させる導電体のパターンにより短絡
されるおそれがある。〔産業上の利用分野〕の欄の冒頭
に記載した方法では、比較的厚肉の上側層の腐食が中間
層で停止され、中間層の腐食が酸化珪素の下側層で停止
される。この下側層は比較的薄肉としうる為、浅いｐｎ
接合が前述したように露出されたり、後に短絡されたり
するおそれが珪素のエッチングストッパ層の使用により
回避される。
【０００４】
【従来の技術】特開平１−３７８５２号公報には〔産業
上の利用分野〕の欄の冒頭に記載した種類の方法が開示
されており、この場合、中間層として多結晶珪素の層が
用いられている。又、上側層及び中間層に接点孔を腐食
形成した後、接点孔の外部に残存する中間層の珪素を熱
処理により酸化珪素に変換している。このようにするこ
とにより、接点孔の外部に残存する中間層の珪素が不所
望な影響を及ぼすのを回避しうる。多結晶珪素は導電性
であり、従って多結晶珪素が短絡を生ぜしめるおそれが
ある。又、残存する中間層が半導体本体中に設けたトラ
ンジスタに対する不所望なゲートをも構成するおそれが
ある。多結晶珪素を酸化珪素に変換することにより中間
層を電気的に不活性とする。
【０００５】珪素の中間層を酸化珪素に変換することに
より、この中間層を電気的に不活性にすると、中間層の
珪素の酸化中に、接点窓の内部に位置する半導体領域の
珪素も酸化されてしまうという欠点を生じる。その理由
は、この珪素は依然として酸化珪素の下側層により被覆
されているも、この下側層は中間層を被覆する酸化珪素
の層よりも著しく薄肉である為である。この酸化により
ドーパントを半導体本体中に不所望に強く拡散（酸化エ
ンハンスド拡散）するおそれがある。珪素を酸化珪素に
変換すると、この不所望な拡散以外に、酸化珪素の固有
の体積が珪素よりも大きくなる為に半導体本体に不所望
なひずみを導入するおそれがある。
【０００６】
【発明が解決しようとする課題】本発明の目的は特に、
上述した欠点を防止することにある。
【０００７】
【課題を解決するための手段】本発明方法は、酸化珪素
を有する下側層と、珪素の中間層と、酸化珪素を有する
上側層との層構造体を、半導体領域及び絶縁領域により
画成された珪素本体の表面上に設け、その後、上側層の
腐食中中間層をエッチングストッパ層として作用させ、
中間層の腐食中下側層をエッチングストッパ層として作
用させて上記の層構造体中に接点孔を腐食形成し、その
後、接点孔を経て半導体領域と接触する導電体のパター
ンを上側層上に設けることにより半導体装置を製造する
に当り、上側層を設ける前に、中間層を、接点孔の領域
及びこれらを囲むリムに延在する分離部分を有するパタ
ーンに腐食形成することを特徴とする。
【０００８】リムの寸法は半導体装置を製造するのに用
いる写真食刻技術に依存する。この製造処理のトレラン
スはこのリムの寸法に考慮する必要がある。
【０００９】中間層の分離部分は酸化珪素の上側層に接
点孔を腐食形成する際のエッチングストッパとして作用
しうる為、オーバーラッピングコンタクトを形成しう
る。中間層の分離部分を通る接点孔を腐食形成した後
は、この中間層のうち接点孔を囲んで珪素が残存するに
すぎず、従ってこの珪素はいかなる短絡も又は不所望な
ゲートをも生ぜしめうるものではない。従って、残存す
る珪素を中性化する必要はない。それ故、不所望な熱処
理を省略しうる。
【００１０】分離部分は多結晶珪素又は非晶質珪素の中
間層中に形成しうる。しかし本発明によれば、これら分
離部分を非晶質珪素の中間層中に形成するのが好まし
い。このような層はその高密度構造の為に下側の酸化珪
素層を、ＨＦ含有腐食浴に対し保護することができる。
多結晶珪素層はその低密度構造の為に上述した保護を達
成しえず、所望としない個所で下側の層を腐食せしめて
しまうおそれがある。ＨＦ含有腐食浴は、プラズマ腐食
した接点孔の壁部の峻度をやわらげるための後処理中に
実際にしばしば用いられる。
【００１１】更に、中間層には１０20原子／cm3 よりも
多い濃度にｎ型ドーパントをドーピングするのか好まし
い。このように多量にドーピングされた層は特に硼素に
対して良好な拡散障壁を形成する。従ってこの手段によ
れば、硼素を半導体本体中に入れるおそれなく、上側層
に対し硼素含有ガラスを用いうるようになる。硼素含有
ガラスは熱処理により流れるようにしうる為、半導体装
置の製造にとってしばしば望まれる比較的平坦な表面を
形成しうる。
【００１２】
【実施例】図１〜３は本発明方法により製造する半導体
装置の順次の製造工程を示す線図的断面図であり、半導
体領域３，４及び絶縁領域５，６によって画成された珪
素本体２の表面１上に、酸化珪素を有する下側層７と、
珪素中間層８と、酸化珪素を有する上側層９との層構造
体７，８，９を設ける。半導体領域３は珪素本体２内に
位置するドーピングされた半導体領域３、例えばトラン
ジスタのソース及びドレイン領域とすることができ、ま
た半導体領域４は半導体本体２上に位置するドーピング
された多結晶珪素の導体細条４，例えばトランジスタの
ゲート電極とすることができる。絶縁領域５は半導体本
体内に位置する絶縁領域、例えばフィールド酸化物領域
５とすることができ、また絶縁領域６は半導体本体２上
に位置する絶縁領域、例えば上述したゲート電極４を絶
縁するための領域６とすることができる。
【００１３】まず最初、層構造体７，８，９の下側層７
及び中間層８を通常のようにして堆積する。例えば、厚
さが約２５nmの酸化珪素の下側層７を、低圧ＣＶＤ（化
学堆積）処理によりSiH4及びO2を有する気相から４００
〜４５０℃の温度で堆積し、厚さが約５０nmの非晶質珪
素の中間層８を、低圧ＣＶＤ処理によりSiH4を有する気
相から５５０〜６００℃の温度で堆積する。その後、厚
さが約２５nmの上側層９を、例えば低圧ＣＶＤ処理によ
りテトラエトキシシロキサン（ＴＥＯＳ）を有する気相
から６５０〜７５０℃の温度で堆積する。この上側層９
としては、硼素を含有するガラスを用いるの好ましい。
その理由は、熱処理によりこのガラスを流し、半導体装
置の製造にとってしばしば望ましい比較的平坦な表面を
形成しうる為である。このような層は、ＣＶＤ処理中気
相にB2H6を添加することにより形成しうる。
【００１４】層構造体７，８，９に接点孔１０を腐食形
成する。中間層８は上側層９の腐食中にエッチングスト
ッパ層として作用し、その後下側層７が中間層の腐食中
にエッチングストッパ層として作用する。酸化珪素の上
側層９は例えば珪素に対する選択性が高い通常のCHF3含
有プラズマ中で腐食し、中間層８は酸化珪素に対する選
択性が高い通常のCl2 含有プラズマ中で腐食する。この
ようにすることにより、腐食処理は下側の層でその都度
自動的に停止される。接点孔１０を腐食形成した後、上
側層１０上に導電体のパターン１１，１２，１３を設
け、これら導電体のパターンを接点孔１０を介して半導
体領域３，４と接触させる。
【００１５】上側層９を設ける前に、本発明によれば、
珪素の中間層８を、接点孔１０の領域及びこれを囲むリ
ム１５に延在する分離部分１４を有するパターンに腐食
形成する。この腐食処理は、ホトレジストマスク１６に
よって被覆されていない層８の部分を除去する通常の方
法で行なう。このホトレジストマスク１６は接点孔１０
の直径１８よりも大きな直径１７を有する層８の一部分
を被覆する。リム１５の寸法は、半導体装置を製造する
のに用いる写真食刻（ホトリソグラフ）技術に依存す
る。又、この製造処理のトレランスをこのリムの寸法決
定に考慮する必要がある。例えば約１μm のディテール
（細部）を結像しうる写真食刻処理を用いる場合には、
これらのディテールを実際に約0.5 μm のトレランスで
半導体本体の表面上の所望位置に形成しうる。この場
合、上側層９への接点孔１０の腐食形成中に腐食が常に
中間層８の部分１４によって停止されるようにするに
は、リム１５を0.5 μm 幅にする必要がある。
【００１６】上側層９は、部分１４を形成する中間層８
の腐食処理後に設ける。この上側層９を通常のようにし
て平坦化し、この層が平坦面１９を有するようにする。
次にこの上に、接点孔１０の位置及び直径１８を規定す
る孔２１を有するホトレジストマスク２０を設ける。次
に、これらの接点孔１０を、中間層８の部分１４をエッ
チングストッパ層として作用させて上側層９に腐食形成
し、次に下側層７をエッチングストッパ層として作用さ
せてこれらの部分１４に腐食形成し、最後に下側層７に
腐食形成する。中間層８の部分１４が存在しないものと
すると、例えば、酸化珪素を有する上側及び下側層（こ
の場合これらの層が１つの層を成す）の腐食中腐食剤に
よりフィールド酸化物領域５も腐食されるおそれがあ
り、従って、浅いｐｎ接合２４が半導体領域中で露出さ
れ次に接点孔１０を介して半導体領域３，４と接触させ
る導電体パターン１１，１２，１３によりｐｎ接合２４
が短絡されるおそれがある。〔産業上の利用分野〕の欄
の冒頭に記載した方法では、比較的厚肉の上側層９の腐
食が中間層８で停止し、中間層８の腐食が酸化珪素の下
側層７で停止する。この下側層は比較的薄肉である為、
浅いｐｎ接合が露出され、後に短絡されるおそれが珪素
のエッチングストッパ層８の使用により回避される。
【００１７】接点孔１０の形成後、導電体パターン１
１，１２，１３を通常のようにして上側層９上に設け
る。この場合、まず最初に比較的薄肉のTiW 層２２を設
け、その後にAl層２３を設け、その後にこれらの層を所
望のパターンに腐食形成することができる。
【００１８】層構造体７，８，９上に設けた導電体パタ
ーン１１，１２，１３と半導体領域３，４との間の接触
は、半導体領域３，４上及び隣接の絶縁層６上の位置で
達成することができる。オーバラッピングコンタクトと
も称するこのような接触により、実装密度を極めて高く
しうる集積回路を実現しうる。導電体パターン（接点）
１１は半導体本体中に位置するフィールド酸化物領域５
及び半導体領域３上に位置し、接点１２は同様な半導体
領域３と、導体細条４を絶縁する２つの領域６との上に
位置する。接点１３は導体細条４の１つと接触させるも
のであり、この目的のためにこの導体細条の上部は絶縁
しない。
【００１９】分離部分１４は多結晶珪素又は非晶質珪素
の中間層８中に形成しうる。しかし本発明によれば、こ
れら分離部分を非晶質珪素の中間層中に形成するのが好
ましい。このような層はその高密度構造の為に下側の酸
化珪素層７をＨＦ含有腐食浴から保護しうる。多結晶珪
素層はその低密度構造の為にこのような保護を達成しえ
ず、下側の層が不所望に腐食されるおそれがある。ＨＦ
含有腐食浴は、プラズマ腐食された接点孔の壁部を急峻
にしないための後処理中に実際にしばしば用いられる。
【００２０】更に中間層８には１０20原子／cm3 よりも
多い濃度までｎ型ドーパントをドーピングするのが好ま
しく、中間層の厚さは２０〜７０nmとするのが好まし
い。このドーピングは例えば、低圧ＣＶＤ処理によりSi
H4及びAsH3を有する気相からこの層を堆積することによ
り達成しうる。このような多量にドーピングされた層は
特に硼素に対する良好な拡散障壁を構成する。従って、
この手段によれば、硼素を半導体本体に入れるおそれを
生じることなく上側層に対し硼素含有ガラスを用いうる
ようになる。硼素含有ガラスは熱処理により流れうるよ
うにしうる為、比較的平坦な表面を形成でき、このこと
はしばしば半導体装置の製造に望ましいことである。
【００２１】本発明は上述した例に限定されず、幾多の
変更を加えうること勿論である。例えば、エッチングス
トッパとして作用する部分１４に加えて、他の導電性の
部分を中間層８中に形成し、これら導電性の部分を以っ
て、接点の下側又は上側に位置する導体と相俟ってキャ
パシタを形成するこれら接点間の電気接続ラインを形成
するか又はプラズマ処理中に生じるおそれのある放射に
よる損傷に対し下側の半導体本体を局部的に保護するよ
うにすることができる。
【図面の簡単な説明】
【図１】本発明による半導体装置の一製造工程を示す線
図的断面図である。
【図２】同じくその他の製造工程を示す線図的断面図で
ある。
【図３】同じくその更に他の製造工程を示す線図的断面
図である。
【符号の説明】
１ 珪素本体の表面 ２ 珪素本体（半導体本体） ３，４ 半導体領域 ５，６ 絶縁領域 ７ 下側層 ８ 中間層 ９ 上側層 １０ 接点孔 １１，１２，１３ 導電体パターン（接点） １６，２０ ホトレジストマスク ２２ TiW 層 ２３ Al層 ２４ ｐｎ接合
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ロベルタス ドミニカス ヨセフ フェル ハール オランダ国 5621 ベーアー アインドー フェン フルーネヴァウツウェッハ １

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 酸化珪素を有する下側層と、珪素の中間
    層と、酸化珪素を有する上側層との層構造体を、半導体
    領域及び絶縁領域により画成された珪素本体の表面上に
    設け、その後、上側層の腐食中中間層をエッチングスト
    ッパ層として作用させ、中間層の腐食中下側層をエッチ
    ングストッパ層として作用させて上記の層構造体中に接
    点孔を腐食形成し、その後、接点孔を経て半導体領域と
    接触する導電体のパターンを上側層上に設けることによ
    り半導体装置を製造するに当り、 上側層を設ける前に、中間層を、接点孔の領域及びこれ
    らを囲むリムに延在する分離部分を有するパターンに腐
    食形成することを特徴とする半導体装置の製造方法。
  2. 【請求項２】 請求項１に記載の半導体装置の製造方法
    において、前記の分離部分を非晶質珪素の中間層に形成
    することを特徴とする半導体装置の製造方法。
  3. 【請求項３】 請求項１又は２に記載の半導体装置の製
    造方法において、前記の中間層にｎ型ドーパントを１０
    20原子／cm3 よりも多い濃度までドーピングすることを
    特徴とする半導体装置の製造方法。
  4. 【請求項４】 請求項３に記載の半導体装置の製造方法
    において、前記の中間層を２０〜７０nmの厚さで設ける
    ことを特徴とする半導体装置の製造方法。
JP4221616A 1991-08-23 1992-08-20 半導体装置の製造方法 Pending JPH05198526A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
NL91202158:1 1991-08-23
EP91202158 1991-08-23

Publications (1)

Publication Number Publication Date
JPH05198526A true JPH05198526A (ja) 1993-08-06

Family

ID=8207838

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4221616A Pending JPH05198526A (ja) 1991-08-23 1992-08-20 半導体装置の製造方法

Country Status (3)

Country Link
EP (1) EP0529717A3 (ja)
JP (1) JPH05198526A (ja)
KR (1) KR930005120A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08227938A (ja) * 1995-02-21 1996-09-03 Nec Corp 半導体装置及びその製造方法
JPH08274166A (ja) * 1995-03-30 1996-10-18 Nec Corp 半導体装置及びその製造方法
US6395598B1 (en) 1998-12-08 2002-05-28 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for fabricating the same
US6906363B2 (en) 2001-05-25 2005-06-14 Nec Electronics Corporation Semiconductor device and method of fabricating same

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970007819B1 (en) * 1993-10-21 1997-05-17 Hyundai Electronics Ind Contact forming method of semiconductor device
DE4337355C2 (de) * 1993-11-02 1997-08-21 Siemens Ag Verfahren zur Herstellung eines Kontaktlochs zu einem dotierten Bereich
US5731218A (en) * 1993-11-02 1998-03-24 Siemens Aktiengesellschaft Method for producing a contact hole to a doped region
JPH09205185A (ja) * 1996-01-26 1997-08-05 Mitsubishi Electric Corp 半導体装置および半導体装置の製造方法
DE19629736C2 (de) * 1996-01-26 2000-12-14 Mitsubishi Electric Corp Halbleitereinrichtung mit selbstjustierendem Kontakt und Herstellungsverfahren dafür

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4457820A (en) * 1981-12-24 1984-07-03 International Business Machines Corporation Two step plasma etching
JPS60198847A (ja) * 1984-03-23 1985-10-08 Nec Corp 半導体装置およびその製造方法
US5010039A (en) * 1989-05-15 1991-04-23 Ku San Mei Method of forming contacts to a semiconductor device

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08227938A (ja) * 1995-02-21 1996-09-03 Nec Corp 半導体装置及びその製造方法
US5972774A (en) * 1995-02-21 1999-10-26 Nec Corporation Process for fabricating a semiconductor device having contact hole open to impurity region coplanar with buried isolating region
JPH08274166A (ja) * 1995-03-30 1996-10-18 Nec Corp 半導体装置及びその製造方法
US6255218B1 (en) 1995-03-30 2001-07-03 Nec Corporation Semiconductor device and fabrication method thereof
US6395598B1 (en) 1998-12-08 2002-05-28 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for fabricating the same
US6906363B2 (en) 2001-05-25 2005-06-14 Nec Electronics Corporation Semiconductor device and method of fabricating same

Also Published As

Publication number Publication date
EP0529717A2 (en) 1993-03-03
EP0529717A3 (en) 1993-09-22
KR930005120A (ko) 1993-03-23

Similar Documents

Publication Publication Date Title
US5589413A (en) Method of manufacturing self-aligned bit-line during EPROM fabrication
KR0171582B1 (ko) 배선 구조를 갖는 반도체 디바이스 및 그 제조 방법
JPH05198526A (ja) 半導体装置の製造方法
CN101174588A (zh) 具有电容器的半导体器件的制造方法
US6150241A (en) Method for producing a transistor with self-aligned contacts and field insulation
JP2739846B2 (ja) 半導体装置の製造方法
KR20080092557A (ko) 반도체소자의 배선 형성방법
US9929165B1 (en) Method for producing integrated circuit memory cells with less dedicated lithographic steps
KR100564415B1 (ko) 반도체소자의 콘택홀형성방법
JPH0454390B2 (ja)
KR100474989B1 (ko) 장벽층을이용한반도체장치의커패시터형성방법
KR100602088B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR960011816B1 (ko) 반도체소자의 캐패시터 및 그의 제조방법
JP2000294629A (ja) 半導体装置及びその製造方法
KR100280805B1 (ko) 강유전체 메모리 소자의 제조 방법
JPH10189901A5 (ja)
JPH0429327A (ja) 半導体装置およびその製造方法
KR100349345B1 (ko) 반도체 장치의 비트라인 및 그 제조방법
KR100272655B1 (ko) 반도체 메모리 소자 및 그 제조방법
KR100326265B1 (ko) 반도체소자의메모리셀및그제조방법
KR0172541B1 (ko) 다층 금속 배선 형성방법
KR0165373B1 (ko) 반도체 메모리장치 및 그 제조방법
JPH1187493A (ja) 半導体装置の製造方法
JPH05166941A (ja) 半導体セルフアライン・コンタクト構造および製造方法
KR19990074067A (ko) 캐패시터 형성방법