JPH05198722A - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JPH05198722A JPH05198722A JP4008310A JP831092A JPH05198722A JP H05198722 A JPH05198722 A JP H05198722A JP 4008310 A JP4008310 A JP 4008310A JP 831092 A JP831092 A JP 831092A JP H05198722 A JPH05198722 A JP H05198722A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- lead
- sealing resin
- view
- sectional
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/551—Materials of bond wires
- H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
- H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 本発明は、はんだ接合部に生じる熱応力及び
変位を低減して、はんだにクラックが発生するのを防止
し、これにより信頼性を向上させることを目的とするも
のである。
【構成】 実装基板からの高さが封止樹脂6の中央より
高い位置からリード11を封止樹脂6外に突出させ、装置
全体の高さ寸法を大きくすることなく、外部リードの高
さ寸法を大きくした。
(57) [Summary] [Object] An object of the present invention is to reduce thermal stress and displacement generated in a solder joint, prevent cracking of the solder, and thereby improve reliability. It is a thing. [Structure] The lead 11 is projected outside the encapsulating resin 6 from a position where the height from the mounting board is higher than the center of the encapsulating resin 6, and the height of the external lead is measured without increasing the height of the entire device. Was made larger.
Description
【0001】[0001]
【産業上の利用分野】この発明は、表面実装形の半導体
装置に関し、特にそのリードの改善に関するものであ
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a surface mount type semiconductor device, and more particularly to improvement of leads thereof.
【0002】[0002]
【従来の技術】図29は従来の表面実装形の半導体装置
(Small Outline Package)の一
例の実装状態を示す断面図、図30は図29の半導体装
置の側面図である。図において、ダイパッド1上には、
ダイボンド材2を介して半導体素子3が搭載されてい
る。この半導体素子3の電極には、それぞれ金線4を介
してガルウイング形のリード5が電気的に接続されてい
る。29 is a sectional view showing a mounting state of an example of a conventional surface mount type semiconductor device (Small Outlet Package), and FIG. 30 is a side view of the semiconductor device of FIG. In the figure, on the die pad 1,
The semiconductor element 3 is mounted via the die bond material 2. A gull-wing type lead 5 is electrically connected to the electrode of the semiconductor element 3 via a gold wire 4, respectively.
【0003】これらダイパッド1,半導体素子3,金線
4及びリード5の一部は、封止樹脂6により樹脂封止さ
れている。リード5は、封止樹脂内に位置する内部リー
ドと、封止樹脂外の外部リードとからなっており、外部
リードの先端部には、はんだ付部5aが設けられてい
る。この半導体装置は、はんだ付部5aをはんだ7によ
り実装基板8にボールボンド接合することによって、実
装基板8上に実装されている。A part of the die pad 1, the semiconductor element 3, the gold wire 4 and the lead 5 is resin-sealed with a sealing resin 6. The lead 5 is composed of an internal lead located inside the sealing resin and an external lead outside the sealing resin, and a soldering portion 5a is provided at the tip of the external lead. This semiconductor device is mounted on the mounting substrate 8 by ball-bonding the soldered portion 5 a to the mounting substrate 8 with the solder 7.
【0004】上記のような従来の半導体装置において
は、全体の高さ寸法Hと、リード5が封止樹脂(外装モ
ールド)6から突出する位置の高さ、即ち外部リードの
高さ寸法hとの関係が、H>(H1+H2+H3)>hと
なっている。また、半導体素子3の上下の封止樹脂6の
厚さであるH1とH3の差が大きいとパッケージ本体(樹
脂封止部分)に変形(反り)が生じるため、必然的にH
1≒H3とされている。さらに、ダイパッド沈め寸法H4
を調整することにより、h≒(H1+H2+H3)/2と
されている。In the conventional semiconductor device as described above, the overall height dimension H and the height at which the lead 5 protrudes from the sealing resin (exterior mold) 6, that is, the height dimension h of the external lead. Is H> (H 1 + H 2 + H 3 )> h. Further, if the difference between the thicknesses H 1 and H 3 of the upper and lower sealing resins 6 of the semiconductor element 3 is large, the package body (resin sealing portion) is deformed (warped), so that H is inevitably generated.
It is assumed that 1 ≈ H 3 . Furthermore, the die pad sinking dimension H 4
Is adjusted so that h≈ (H 1 + H 2 + H 3 ) / 2.
【0005】次に、図31は従来の半導体装置の他の例
(Small Outline Package wi
th I Lead)を示す側面図、図32はさらに他
の例(Small Outline Package
with J Lead)を示す側面図であり、それぞ
れI形,J形のリード9,10を有している。そして、各
リード9,10の先端部には、はんだ付部9a,10aが設
けられている。Next, FIG. 31 shows another example of a conventional semiconductor device (Small Outlet Package Wi).
FIG. 32 is a side view showing (th I Lead), and FIG. 32 is another example (Small Outlet Package)
It is a side view showing a with J Lead, and has I-shaped and J-shaped leads 9 and 10, respectively. Then, soldering portions 9a and 10a are provided at the tip portions of the leads 9 and 10, respectively.
【0006】ところで、半導体装置の多様化によりパッ
ケージ本体寸法が増大すると、パッケージ本体の熱膨張
係数も変化して、実装基板8の熱膨張係数との差が大き
くなり、はんだ接合部に過大な熱応力が生じる。このよ
うなはんだ接合部の熱応力σ(kgf/mm2)及び変
位は、与える温度差をΔTとすると、パッケージ本体寸
法L1(mm)と、パッケージ本体の熱膨張係数α1(1
/℃)及び実装基板8の熱膨張係数α2の差(α2−
α1)とを変数にとり、L1×(α2−α1)×ΔTに比例
して大きくなる。By the way, when the size of the package body increases due to the diversification of semiconductor devices, the coefficient of thermal expansion of the package body also changes, and the difference from the coefficient of thermal expansion of the mounting substrate 8 becomes large, and excessive heat is applied to the solder joint. Stress is generated. With respect to the thermal stress σ (kgf / mm 2 ) and displacement of such a solder joint, when the given temperature difference is ΔT, the package body size L 1 (mm) and the thermal expansion coefficient α 1 (1
/ ° C) and the thermal expansion coefficient α 2 of the mounting substrate 8 (α 2 −
α 1 ) is taken as a variable and increases in proportion to L 1 × (α 2 −α 1 ) × ΔT.
【0007】また、熱応力σ及び変位は、外部リードの
高さ寸法h,形状I及び弾性係数Eに関係しており、熱
応力σ及び変位を緩和するためには、h3/(E×I)
を小さくする必要がある。Further, the thermal stress σ and the displacement are related to the height dimension h of the external lead, the shape I and the elastic coefficient E. To alleviate the thermal stress σ and the displacement, h 3 / (E × I)
Needs to be small.
【0008】[0008]
【発明が解決しようとする課題】上記のように構成され
た従来の半導体装置においては、ダイパッド1の沈め寸
法H4を、リード5,9,10の板厚分又は半導体素子3
の厚さの半分である約0.2〜0.25mmと決めてい
たので、外部リードの高さ寸法hは(H1+H2+H3)
/2でほぼ決まってしまう。従って、寸法hを十分にと
ることができず、パッケージ本体寸法L1が増大する
と、はんだ接合部に生じる熱応力σ及び変位が大きくな
ってしまい、はんだ7にクラックが発生してしまうとい
う問題点があった。また、従来の装置で単に寸法hを大
きくすると、装置全体の高さ寸法Hも大きくなってしま
うという問題点もあった。In the conventional semiconductor device configured as described above, the submerged dimension H 4 of the die pad 1 is equal to the plate thickness of the leads 5, 9 and 10 or the semiconductor element 3.
Since it was decided to be about 0.2 to 0.25 mm which is half of the thickness of the external lead, the height h of the external lead is (H 1 + H 2 + H 3 ).
It is almost decided with / 2. Therefore, when the dimension h cannot be sufficiently taken and the package body dimension L 1 is increased, the thermal stress σ and the displacement generated in the solder joint are increased, and the solder 7 is cracked. was there. Further, if the dimension h of the conventional apparatus is simply increased, the height dimension H of the entire apparatus also increases.
【0009】この発明は、上記のような問題点を解決す
ることを課題としてなされたものであり、装置全体の高
さ寸法を大きくすることなく、外部リードの高さ寸法を
大きくすることにより、はんだ接合部に生じる熱応力及
び変位を低減することができ、はんだにクラックが発生
するのを防止することができ、この結果信頼性を向上さ
せることができる半導体装置を得ることを目的とする。The present invention has been made to solve the above-mentioned problems, and it is possible to increase the height of the external lead without increasing the height of the entire device. An object of the present invention is to obtain a semiconductor device capable of reducing thermal stress and displacement generated at a solder joint, preventing generation of cracks in solder, and consequently improving reliability.
【0010】[0010]
【課題を解決するための手段】請求項1の発明に係る半
導体装置は、実装基板からの高さが封止樹脂の中央より
高い位置からリードを封止樹脂外に突出させたものであ
る。According to a first aspect of the present invention, a semiconductor device has a lead projecting outside the sealing resin from a position where the height from the mounting substrate is higher than the center of the sealing resin.
【0011】請求項2の発明に係る半導体装置は、実装
基板からの高さが封止樹脂の中央より高い位置からリー
ドを封止樹脂外に突出させ、かつはんだ付部を封止樹脂
側に折り曲げたものである。According to another aspect of the semiconductor device of the present invention, the lead is projected outside the sealing resin from a position where the height from the mounting substrate is higher than the center of the sealing resin, and the soldered portion is on the sealing resin side. It is a bent one.
【0012】請求項3の発明に係る半導体装置は、実装
基板からの高さが封止樹脂の中央より低い位置からリー
ドを封止樹脂外に突出させ、突出した外部リードを実装
基板から離れる方向に折り曲げてから実装基板側に折り
曲げ、かつはんだ付部を封止樹脂側に折り曲げたもので
ある。According to another aspect of the semiconductor device of the present invention, the lead is projected outside the sealing resin from a position where the height from the mounting substrate is lower than the center of the sealing resin, and the protruding external lead is separated from the mounting substrate. After being bent to the mounting board side, the soldered portion is bent to the sealing resin side.
【0013】[0013]
【作用】請求項1の発明においては、リードを封止樹脂
の高い位置から突出させることにより、外部リードの高
さ寸法を大きくして、はんだ接合部に生じる熱応力を低
減する。According to the first aspect of the invention, the height of the external lead is increased by projecting the lead from the higher position of the sealing resin, and the thermal stress generated in the solder joint is reduced.
【0014】請求項2の発明においては、リードを封止
樹脂の高い位置から突出させることにより、外部リード
の高さ寸法を大きくし、またはんだ付部を封止樹脂側に
折り曲げることにより、はんだ接合部間隔を小さくし、
これらによりはんだ接合部に生じる熱応力を低減する。According to the second aspect of the present invention, the height of the external lead is increased by projecting the lead from a higher position of the sealing resin, or the bent portion is bent toward the sealing resin, thereby soldering. Reduce the joint spacing,
These reduce the thermal stress generated in the solder joint.
【0015】請求項3の発明においては、リードを実装
基板から離れる方向に折り曲げてから実装基板側に折り
曲げることにより、外部リードの高さ寸法を大きくし、
はんだ付部を封止樹脂側に折り曲げることにより、はん
だ接合部間隔を小さくし、これらによりはんだ接合部に
生じる熱応力を低減する。According to the third aspect of the present invention, the leads are bent in a direction away from the mounting board and then to the mounting board side, thereby increasing the height of the external leads.
By bending the soldered portion toward the sealing resin side, the solder joint interval is reduced, thereby reducing the thermal stress generated in the solder joint.
【0016】[0016]
【実施例】以下、この発明の実施例を図について説明す
る。なお、各図中、図29と同一又は相当部分には同一
符号を付し、その説明を省略する。 実施例1.図1は請求項1及び請求項2の発明に係る実
施例1の半導体装置の断面図である。図において、半導
体装置3の電極には、金線4を介してリード11が電気的
に接続されている。リード11は、封止樹脂6内(内部リ
ード)でクランク状に折り曲げられており、これにより
実装基板8(図29)からの高さ方向の最も高い位置か
ら封止樹脂6外に突出している。また、リード11の封止
樹脂6外に突出した部分、即ち外部リードの先端部に
は、封止樹脂6側に向けて折り曲げられたはんだ付部11
aが設けられている。Embodiments of the present invention will be described below with reference to the drawings. In each figure, the same or corresponding parts as those in FIG. 29 are designated by the same reference numerals, and the description thereof will be omitted. Example 1. FIG. 1 is a sectional view of a semiconductor device of a first embodiment according to the inventions of claims 1 and 2. In the figure, a lead 11 is electrically connected to an electrode of the semiconductor device 3 via a gold wire 4. The lead 11 is bent in a crank shape inside the sealing resin 6 (internal lead), and thereby protrudes from the highest position in the height direction from the mounting substrate 8 (FIG. 29) to the outside of the sealing resin 6. .. In addition, a portion of the lead 11 protruding outside the sealing resin 6, that is, a tip portion of the external lead, has a soldering portion 11 bent toward the sealing resin 6 side.
a is provided.
【0017】図2は図1のリード11及び従来例のリード
5に生じる熱応力の違いを説明するための説明図であ
る。図において、従来例の外部リードの高さ寸法を
h1、実施例1の外部リードの高さ寸法をh2とすると、
突出位置の高さの違いによりh1<h2となっている。ま
た、h2は装置全体の高さ寸法H(図29)よりリード1
1の厚さの半分だけ小さくなっている。FIG. 2 is an explanatory view for explaining a difference in thermal stress generated between the lead 11 of FIG. 1 and the conventional lead 5. In the figure, assuming that the height of the external lead of the conventional example is h 1 and the height of the external lead of Example 1 is h 2 ,
H 1 <h 2 due to the difference in height of the protruding position. Also, h 2 is the lead 1 from the height H of the entire device (Fig. 29).
It is reduced by half the thickness of 1.
【0018】図2において、熱膨張係数の差によりリー
ド5のa点がL1×(α2−α1)×ΔTの分だけ矢印方
向に変位すると、リード5のb点はδ1だけ変位する。
このとき、荷重P=3EIδ1/h1 3がb点に負荷され
たときと等価の荷重がはんだ接合部cに生じる。In FIG. 2, when the point a of the lead 5 is displaced in the direction of the arrow by L 1 × (α 2 -α 1 ) × ΔT due to the difference in thermal expansion coefficient, the point b of the lead 5 is displaced by δ 1. To do.
At this time, a load equivalent to that when the load P = 3EIδ 1 / h 1 3 is loaded in the point b is generated in the solder joints c.
【0019】これに対して、実施例1のリード11では、
同じ荷重Pによりd点が矢印方向に変位したとすると、
このときのe点の変位量δ2は、δ2=Ph2 3/3EIで
表され、hの差の3乗に比例してδ1より大きくなる。
逆に、リード5のd点及びリード11のe点をδだけ撓ま
せるためには、荷重P=3EIδ/h3が必要となる。
従って、hが大きくなると、同じδだけ撓ませるために
必要な荷重Pがh3に反比例して小さくなり、荷重Pの
反作用であるはんだ接合部の荷重が小さくなる。On the other hand, in the lead 11 of the first embodiment,
If the point d is displaced by the same load P in the arrow direction,
The displacement amount δ 2 at the point e at this time is represented by δ 2 = Ph 2 3 / 3EI, and is larger than δ 1 in proportion to the cube of the difference of h.
On the contrary, in order to bend the point d of the lead 5 and the point e of the lead 11 by δ, the load P = 3EIδ / h 3 is required.
Therefore, when h increases, the load P required to bend the same δ decreases in inverse proportion to h 3 , and the load of the solder joint, which is a reaction of the load P, decreases.
【0020】また、図2において、c点で固定された一
端固定梁を第一次近似モデルとして考えると、外力Pに
よるe点の変位量δは、梁の寸法,形状Iと材質Eによ
り、δ=Ph3/3EIで与えられるが、この式はP=
(3EI/h3)δと変形できる。従って、3EI/h3
は、一端固定梁のばね定数を与える。このばね定数は、
h3に反比例して小さくなる。Further, in FIG. 2, when the one-end fixed beam fixed at the point c is considered as a first-order approximation model, the displacement amount δ at the point e due to the external force P depends on the dimension, shape I and material E of the beam. δ = Ph 3 / 3EI, this equation is
It can be transformed to (3EI / h 3 ) δ. Therefore, 3EI / h 3
Gives the spring constant of the fixed beam. This spring constant is
It decreases in inverse proportion to h 3 .
【0021】従来の半導体装置は、装置全体の高さ寸法
Hを小さくするためにhを小さくしていたので、上記の
ばね定数は大きくなるが、請求項1の発明では、図2の
ようにh1<h2としたので、ばね定数が小さくなる。こ
こで、h2≒2h1とすると、改良後のばね定数は、従来
の約1/8にまで小さくすることが可能である。ばね定
数kと変位量δと荷重Pとの関係はP=kδであるた
め、パッケージ本体と実装基板の熱膨張率の差によって
生じる変位量δが同様であるとすれば、ばね定数kが大
きくなるほど荷重Pが小さくなる。そして、はんだ接合
部に生じる荷重Pの反作用も小さくなる。In the conventional semiconductor device, the spring constant is increased because h is reduced in order to reduce the height dimension H of the entire device. However, according to the invention of claim 1, as shown in FIG. Since h 1 <h 2 , the spring constant becomes small. Here, if h 2 ≈2h 1 , the spring constant after improvement can be reduced to about 1/8 of the conventional value. Since the relation between the spring constant k, the displacement amount δ and the load P is P = kδ, if the displacement amount δ caused by the difference in the coefficient of thermal expansion between the package body and the mounting substrate is the same, the spring constant k is large. The load P becomes smaller as it becomes larger. Then, the reaction of the load P generated at the solder joint is also reduced.
【0022】上記のように、図1の半導体装置では外部
リードの高さ寸法hが従来例のものより大きくなってい
るので、リード11の封止樹脂6からの突出部が変位した
ときにはんだ接合部にかかる荷重が小さくなる。この結
果、はんだ接合部に生じる熱応力及び変位が低減し、は
んだ7(図29)のクラックが防止される。しかも、こ
のような効果を得るためにスタンドオフを高くすると装
置全体の高さ寸法Hが高くなってしまうが、実施例1の
ものでは高さ寸法Hが高くならない。As described above, in the semiconductor device of FIG. 1, the height h of the external lead is larger than that of the conventional example, so that when the protruding portion of the lead 11 from the sealing resin 6 is displaced, the solder The load on the joint is reduced. As a result, the thermal stress and displacement generated at the solder joint are reduced, and cracking of the solder 7 (FIG. 29) is prevented. Moreover, if the standoff is increased to obtain such an effect, the height dimension H of the entire apparatus increases, but the height dimension H does not increase in the first embodiment.
【0023】また、実装基板8に実装されたときのパッ
ケージ本体と実装基板8との線膨張係数の差による伸び
量の差は、図29のようにはんだ付部間隔をL2とする
と、L2×(α2−α1)×ΔTに比例する。これに対し
て、上記実施例1の半導体装置は、はんだ付部11aを封
止樹脂6側に折り曲げているので、図29のものよりL
2が小さくなっている。従って、はんだ接合部の熱応力
及び変位がさらに低減されている。Further, the difference in the amount of expansion due to the difference in the coefficient of linear expansion between the package body and the mounting substrate 8 when mounted on the mounting substrate 8 is L when the soldering portion interval is L 2 as shown in FIG. It is proportional to 2 × (α 2 −α 1 ) × ΔT. On the other hand, in the semiconductor device of Example 1 described above, the soldering portion 11a is bent toward the sealing resin 6 side, so
2 is smaller. Therefore, the thermal stress and displacement of the solder joint are further reduced.
【0024】実施例2.図3は請求項1及び請求項2の
発明に係る実施例2の半導体装置の断面図である。この
図のように、ダイパッド沈めを行ったリードフレームを
用いた場合も実施例1と同様の効果が得られる。Example 2. FIG. 3 is a sectional view of a semiconductor device according to a second embodiment of the invention of claims 1 and 2. As shown in this figure, the same effect as that of the first embodiment can be obtained when the lead frame with the die pad submerged is used.
【0025】実施例3.図4は請求項1の発明に係る実
施例3の半導体装置の断面図であり、リード11の先端部
は、必ずしも封止樹脂6側に折り曲げなくてもよい。図
4に示すように、実装基板8に直角に伸びるI形のはん
だ付部11bであっても、封止樹脂6の側面の高い位置か
らリード11を突出させることにより、はんだ接合部の熱
応力や変形は十分に低減できる。Example 3. FIG. 4 is a sectional view of a semiconductor device of a third embodiment according to the invention of claim 1, and the tip portion of the lead 11 does not necessarily have to be bent toward the sealing resin 6 side. As shown in FIG. 4, even in the I-shaped soldering portion 11b extending at a right angle to the mounting board 8, by projecting the lead 11 from a high position on the side surface of the sealing resin 6, the thermal stress of the solder joint portion is increased. And deformation can be sufficiently reduced.
【0026】実施例4.図5は請求項1及び請求項2の
発明に係る実施例4の半導体装置の断面図である。この
図のように、リード11の先端部に、J形を変形したはん
だ付部11cを設けてもよい。Example 4. FIG. 5 is a sectional view of a semiconductor device according to a fourth embodiment of the invention of claims 1 and 2. As shown in this figure, a J-shaped deformed soldering portion 11c may be provided at the tip of the lead 11.
【0027】実施例5.図6は請求項1及び請求項2の
発明に係る実施例5の半導体装置の断面図であり、リー
ド11の先端部に、封止樹脂6の下方にまで達するJ形の
はんだ付部11dを設けてもよい。これら実施例4及び実
施例5のように、リード11をJ形にすることにより、図
1のものより装置全体の高さ寸法はある程度大きくなる
が、はんだ接合部の熱応力は従来のJ形のものよりかな
り低減できる。Example 5. FIG. 6 is a cross-sectional view of a semiconductor device according to a fifth embodiment of the invention of claims 1 and 2, and a J-shaped soldering portion 11d reaching the lower part of the sealing resin 6 is provided at the tip of the lead 11. It may be provided. By making the leads 11 J-shaped as in these Embodiments 4 and 5, the height dimension of the entire device is increased to some extent as compared with that of FIG. 1, but the thermal stress of the solder joint is the same as that of the conventional J-shape. Can be significantly reduced than
【0028】実施例6.図7は請求項1及び請求項2の
発明に係る実施例6の半導体装置の断面図である。図の
ように、ダイパッド1及びリード11の一端部を封止樹脂
6の底面近傍に位置させるようにモールドしたものであ
ってもよく、装置全体の高さ寸法を低減できる。Example 6. FIG. 7 is a sectional view of a semiconductor device according to a sixth embodiment of the invention of claims 1 and 2. As shown in the drawing, the die pad 1 and the leads 11 may be molded so that one ends thereof are located near the bottom surface of the sealing resin 6, and the height dimension of the entire device can be reduced.
【0029】実施例7.図8は請求項1及び請求項2の
発明に係る実施例7の半導体装置の断面図である。この
図の装置は、リード11の内部リードを封止樹脂6の底面
近傍及び側面近傍に位置させるようにモールドしたもの
であり、装置全体の高さ寸法だけでなく、長さ寸法も低
減できる。Example 7. FIG. 8 is a sectional view of a semiconductor device according to a seventh embodiment of the present invention. In the device of this figure, the inner lead of the lead 11 is molded so as to be positioned near the bottom surface and the side surface of the sealing resin 6, and not only the height dimension of the entire device but also the length dimension can be reduced.
【0030】実施例8.図9は請求項1の発明に係る実
施例8の半導体装置の断面図である。図において、リー
ド12は、従来例とほぼ同様のガルウイング形のものであ
り、内部リードに折曲部を有していない。しかし、この
リード12は、ダイパッド1の沈み量H4を大きくするこ
とにより、封止樹脂6の側面の高い位置から封止樹脂6
外に突出している。リード12の一端部は封止樹脂6内で
金線4を介して半導体阻止3の電極に接続されており、
リード12の他端部にははんだ付部12aが設けられてい
る。Example 8. 9 is a sectional view of a semiconductor device according to an eighth embodiment of the present invention. In the figure, the lead 12 is of a gull-wing type similar to the conventional example, and the inner lead does not have a bent portion. However, by increasing the sinking amount H 4 of the die pad 1, the leads 12 can be moved from the high position on the side surface of the sealing resin 6 to the sealing resin 6
It sticks out. One end of the lead 12 is connected to the electrode of the semiconductor blocking 3 via the gold wire 4 in the sealing resin 6,
A soldering portion 12a is provided at the other end of the lead 12.
【0031】このような半導体装置においても、外部リ
ードの高さ寸法が図29のものに比べて大きくなってい
るので、はんだ接合部の熱応力及び変位が低減され、は
んだ7にクラックが生じるのが防止される。Also in such a semiconductor device, since the height of the external lead is larger than that in FIG. 29, the thermal stress and displacement of the solder joint are reduced, and the solder 7 is cracked. Is prevented.
【0032】実施例9.図10は請求項1及び請求項2
の発明に係る実施例9の半導体装置の断面図である。こ
の図のように、リード12の他端部を封止樹脂6側に折り
曲げてはんだ付部12bを形成してもよく、上述したよう
に、はんだ接合部の応力がさらに低減される。Example 9. FIG. 10 shows claims 1 and 2.
Is a cross-sectional view of a semiconductor device of Example 9 according to the invention of FIG. As shown in this figure, the other end of the lead 12 may be bent toward the sealing resin 6 side to form the soldered portion 12b, and as described above, the stress at the solder joint portion is further reduced.
【0033】実施例10.図11は請求項1の発明に係
る実施例10の半導体装置の断面図であり、図9と同様
に内部リードが直線状であるリード12に、図4と同様に
I形のはんだ付部12cを設けてもよい。Example 10. FIG. 11 is a sectional view of a semiconductor device according to a tenth embodiment of the invention of claim 1, in which a lead 12 having a linear inner lead as in FIG. 9 is attached to an I-shaped soldering portion 12c as in FIG. May be provided.
【0034】実施例11.図12は請求項1及び請求項
2の発明に係る実施例11の半導体装置の断面図であ
り、内部リードが直線状であるリード12に、図5と同様
のJ形を変形したはんだ付部12dを設けてもよい。Example 11. FIG. 12 is a cross-sectional view of a semiconductor device according to an eleventh embodiment of the invention of claims 1 and 2, wherein a lead 12 having a linear inner lead is formed on a soldered portion obtained by modifying the J-shape as in FIG. 12d may be provided.
【0035】実施例12.図13は請求項1及び請求項
2の発明に係る実施例12の半導体装置の断面図であ
り、内部リードが直線状であるリード12に、図6と同様
に、封止樹脂6の下方に回り込むJ形のはんだ付部12e
を設けてもよい。Example 12. 13 is a cross-sectional view of a semiconductor device according to a twelfth embodiment of the invention of claim 1 and claim 2, wherein the internal lead is a straight lead 12 and, like FIG. J-shaped soldering part 12e that wraps around
May be provided.
【0036】実施例13.図14は請求項1及び請求項
2の発明に係る実施例13の半導体装置の断面図であ
る。この実施例13では、リード12は図10のものと同
様に配置されているが、ダイパッド1及び半導体素子3
が上下逆に配置されている。このような半導体装置で
も、外部リードの高さ寸法が従来例より大きく、はんだ
付部12bが封止樹脂6側に曲げられているので、はんだ
接合部の熱応力が低減される。Example 13 FIG. 14 is a sectional view of a semiconductor device according to a thirteenth embodiment of the invention of claims 1 and 2. In the thirteenth embodiment, the leads 12 are arranged in the same manner as in FIG. 10, but the die pad 1 and the semiconductor element 3 are arranged.
Are arranged upside down. Also in such a semiconductor device, since the height of the external lead is larger than that of the conventional example and the soldering portion 12b is bent toward the sealing resin 6, the thermal stress of the solder joint portion is reduced.
【0037】実施例14.図15は請求項1及び請求項
2の発明に係る実施例14の半導体装置の断面図であ
る。この装置は、外部リードの高さ寸法をさらに大きく
するために、ダイパッド1及びリード12を封止樹脂6の
最上部に配置したものであり、図14のものよりも熱応
力を低減できる。Example 14 FIG. 15 is a sectional view of a semiconductor device according to a fourteenth embodiment of the invention of claims 1 and 2. In this device, the die pad 1 and the leads 12 are arranged on the uppermost part of the sealing resin 6 in order to further increase the height dimension of the external leads, and the thermal stress can be reduced as compared with that in FIG.
【0038】実施例15.図16は請求項1の発明に係
る実施例15の半導体装置の断面図である。図のよう
に、ダイパッド1,半導体素子3及びリード12の配置を
図14と同様にして、リード12に図11と同様のI形の
はんだ付部12cを設けてもよい。Example 15. 16 is a sectional view of a semiconductor device according to a fifteenth embodiment of the present invention. As shown in the figure, the die pad 1, the semiconductor element 3 and the lead 12 may be arranged in the same manner as in FIG. 14, and the lead 12 may be provided with an I-shaped soldering portion 12c similar to that in FIG.
【0039】実施例16.図17は請求項1の発明に係
る実施例16の半導体装置の断面図である。図のよう
に、ダイパッド1,半導体素子3及びリード12の配置を
図15と同様にして、リード12に図11と同様のI形の
はんだ付部12cを設けてもよい。Example 16. FIG. 17 is a sectional view of a semiconductor device according to a sixteenth embodiment of the present invention. As shown in the drawing, the die pad 1, the semiconductor element 3 and the leads 12 may be arranged in the same manner as in FIG. 15, and the leads 12 may be provided with the I-shaped soldering portions 12c similar to those in FIG.
【0040】実施例17.図18は請求項1及び請求項
2の発明に係る実施例17の半導体装置の断面図であ
り、図14の配置で図13と同様のJ形のはんだ付部12
eとしてもよい。Example 17 FIG. 18 is a cross-sectional view of a semiconductor device according to a seventeenth embodiment of the invention of claims 1 and 2, and in the arrangement of FIG. 14, a J-shaped soldering portion 12 similar to that of FIG.
It may be e.
【0041】実施例18.図19は請求項1及び請求項
2の発明に係る実施例18の半導体装置の断面図であ
り、図15の配置で図13と同様のJ形のはんだ付部12
eとしてもよい。Example 18. FIG. 19 is a sectional view of a semiconductor device according to an eighteenth embodiment of the invention of claims 1 and 2, and in the arrangement of FIG. 15, a J-shaped soldering portion 12 similar to that of FIG.
It may be e.
【0042】実施例19.図20は請求項1及び請求項
2の発明に係る実施例19の半導体装置の断面図であ
り、図14の配置で図12と同様のJ形を変形したはん
だ付部12dとしてもよい。Example 19 20 is a cross-sectional view of a semiconductor device according to a nineteenth embodiment of the invention of claims 1 and 2, and the same J-shaped deformed soldering portion 12d as that of FIG. 12 may be used in the arrangement of FIG.
【0043】実施例20.図21は請求項1及び請求項
2の発明に係る実施例20の半導体装置の断面図であ
り、図15の配置で図12と同様のJ形を変形したはん
だ付部12dとしてもよい。Example 20. 21 is a cross-sectional view of a semiconductor device according to a twentieth embodiment of the invention of claims 1 and 2, and the same soldering portion 12d as the one shown in FIG.
【0044】実施例21.図22は請求項1及び請求項
2の発明に係る実施例21の半導体装置の断面図であ
る。上記各実施例では半導体素子3とリード11,12とを
金線4を用いて熱圧着や超音波熱圧着で電気的に接続す
るものを示したが、図22に示すように、TABリード
13を用いたTAB方式により接続してもよい。Example 21. 22 is a cross-sectional view of a semiconductor device of Example 21 according to the first and second aspects of the invention. In each of the above embodiments, the semiconductor element 3 and the leads 11 and 12 are electrically connected by thermocompression bonding or ultrasonic thermocompression bonding using the gold wire 4, but as shown in FIG.
You may connect by the TAB method using 13.
【0045】実施例22.図23は請求項1の発明に係
る実施例22の半導体装置の断面図である。TAB方式
を用いた場合、この図に示すように、内部リードを折り
曲げて封止樹脂6の高い位置から封止樹脂6外に突出し
たリード14を用いてもよい。Example 22. 23 is a sectional view of a semiconductor device according to a twenty-second embodiment of the present invention. When the TAB method is used, as shown in this figure, the internal lead may be bent to use the lead 14 protruding from the high position of the sealing resin 6 to the outside of the sealing resin 6.
【0046】なお、図22では封止樹脂6側に折り曲げ
られたはんだ付部12aを、図23ではガルウイング形の
はんだ付部14aをそれぞれ示したが、TAB方式の場合
もはんだ付部の形状は限定されず、I形やJ形などにし
てもよい。22 shows the soldering portion 12a bent to the sealing resin 6 side, and FIG. 23 shows the gull wing type soldering portion 14a, the shape of the soldering portion is also in the TAB method. The shape is not limited and may be I-shape or J-shape.
【0047】実施例23.図24は請求項1及び請求項
2の発明に係る実施例23の半導体装置の断面図であ
る。この図のように、リード12の内部リードの端部を、
ボールボンド接合15により半導体素子3の電極(接続パ
ッド部)に接続するものでもよく、リード12が封止樹脂
6から突出する位置を高くできれば同様の効果が得られ
る。Example 23. 24 is a sectional view of a semiconductor device according to a twenty-third embodiment of the present invention. As shown in this figure,
It may be connected to the electrode (connection pad portion) of the semiconductor element 3 by the ball bond joint 15, and the same effect can be obtained if the position where the lead 12 projects from the sealing resin 6 can be increased.
【0048】実施例24.図25は請求項1及び請求項
2の発明に係る実施例24の半導体装置の断面図であ
り、半導体素子3及びリード12の位置を図24よりも高
くして、外部リードの高さ寸法をさらに大きくしてもよ
い。Example 24. 25 is a cross-sectional view of a semiconductor device according to a twenty-fourth embodiment of the invention of claim 1 and claim 2, wherein the positions of the semiconductor element 3 and the lead 12 are higher than those in FIG. It may be larger.
【0049】なお、図24及び図25に示したような装
置の場合も、はんだ付部形状は特に限定されない。Even in the case of the device shown in FIGS. 24 and 25, the shape of the soldering portion is not particularly limited.
【0050】実施例25.図26は請求項3の発明に係
る実施例25の半導体装置の断面図である。図におい
て、リード21は、従来例と同様に封止樹脂6の低い位置
から封止樹脂6外に突出しているが、外部リードが実装
基板8(図29)から離れる方向に折り曲げられてから
実装基板8側に折り曲げられており、かつはんだ付部21
aが封止樹脂6側に折り曲げられている。Example 25. FIG. 26 is a sectional view of a semiconductor device according to a 25th embodiment of the present invention. In the figure, the leads 21 project from the lower position of the sealing resin 6 to the outside of the sealing resin 6 as in the conventional example, but are mounted after the external leads are bent in a direction away from the mounting substrate 8 (FIG. 29). It is bent to the board 8 side and has a soldering part 21.
a is bent toward the sealing resin 6 side.
【0051】このような半導体装置は、外装モールドす
る工程までは従来と同様の方法で製造するが、リード21
の外部リードの長さを長くとっておき、図のような形状
に折り曲げる。これにより、外部リードの高さ寸法を概
ね(h3+h4)に構成したのと同様の効果が得られる。
加えて、はんだ付部21aを封止樹脂6側に折り曲げるこ
とにより、はんだ接合部間隔が小さくなっている。これ
らにより、はんだ接合部の熱応力及び変位が低減され、
はんだ7(図29)にクラックが生じるのが防止され
る。Such a semiconductor device is manufactured by the same method as the conventional method until the step of exterior molding.
Keep the length of the external lead of the item as long as possible and fold it into the shape shown in the figure. As a result, the same effect can be obtained as when the height of the external leads is set to approximately (h 3 + h 4 ).
In addition, by bending the soldered portion 21a toward the sealing resin 6 side, the solder joint interval is reduced. These reduce the thermal stress and displacement of the solder joint,
This prevents the solder 7 (FIG. 29) from cracking.
【0052】図27は図26のリード21の作用を説明す
るためのモデル化した説明図である。リード21は、図の
ようなコ形ラーメンに近似することができ、変位δはほ
ぼ(Ph3 2/EI)×(2h3/3+2a)となる。ば
ね定数は、ほぼEI/{h3 2(2h3/3+2a)}と
なり、図1のものより小さくすることができる。FIG. 27 is a modeled explanatory view for explaining the action of the lead 21 of FIG. Lead 21 can be approximated to the co shaped noodles as shown, the displacement δ is substantially (Ph 3 2 / EI) × (2h 3/3 + 2a). The spring constant can be smaller than approximately EI / {h 3 2 (2h 3/3 + 2a)} next, in FIG.
【0053】実施例26.図28は請求項3の発明に係
る実施例26の半導体装置の断面図である。この図のよ
うに、図26と同様形状のリード21を用いて、ダイパッ
ド1及びリード21を封止樹脂6内の最下部に配置しても
よい。Example 26. 28 is a sectional view of a semiconductor device according to a 26th embodiment of the present invention. As shown in this figure, the die pad 1 and the lead 21 may be arranged at the lowermost portion in the sealing resin 6 by using the lead 21 having the same shape as in FIG.
【0054】なお、ダイパッド沈め量H4を大きくする
場合は、例えば米国特許5021865号の明細書に示
されているようなペアノ曲線ダイパッドとペアノ曲線リ
ードとを有するリードフレームを用いることにより実現
可能である。ペアノ曲線については、例えば『フラクタ
ル』(1987年朝倉書店発行)第8頁,『解析概論
(改訂第三版)』(1969年岩波書店発行)付録II及
び『岩波数学辞典第三版』(1985年岩波書店発行)
第241頁等にも説明が記載されている。The increase of the die pad sinking amount H 4 can be realized by using a lead frame having a Peano curve die pad and a Peano curve lead as shown in the specification of US Pat. No. 5021865. is there. Regarding the Peano curve, for example, “Fractal” (published by Asakura Shoten in 1987), page 8, “Introduction to Analysis (Revised 3rd Edition)” (published by Iwanami Shoten in 1969) Appendix II and “Iwanami Mathematics Dictionary 3rd Edition” (1985) (Iwanami Shoten)
The explanation is also described on page 241 and the like.
【0055】[0055]
【発明の効果】以上説明したように、請求項1の発明の
半導体装置は、実装基板からの高さが封止樹脂の中央よ
り高い位置からリードを封止樹脂外に突出させたので、
装置全体の高さ寸法を大きくすることなく、外部リード
の高さ寸法を大きくすることができ、これによりはんだ
接合部に生じる熱応力及び変位を低減することができ、
はんだにクラックが発生するのを防止することができ、
この結果信頼性を向上させることができるという効果を
奏する。As described above, in the semiconductor device according to the first aspect of the invention, the lead is projected outside the sealing resin from a position where the height from the mounting substrate is higher than the center of the sealing resin.
The height of the external lead can be increased without increasing the height of the entire device, which can reduce the thermal stress and displacement generated in the solder joint.
It is possible to prevent cracks in the solder,
As a result, there is an effect that the reliability can be improved.
【0056】また、請求項2の発明の半導体装置は、実
装基板からの高さが封止樹脂の中央より高い位置からリ
ードを封止樹脂外に突出させ、かつはんだ付部を封止樹
脂側に折り曲げたので、はんだ接合部に生じる熱応力及
び変位を請求項1の発明よりもさらに低減することがで
き、信頼性をより高くすることができるという効果を奏
する。Further, in the semiconductor device of the invention of claim 2, the lead is projected to the outside of the sealing resin from a position where the height from the mounting substrate is higher than the center of the sealing resin, and the soldered portion is on the sealing resin side. Since it is bent in the above manner, the thermal stress and displacement generated in the solder joint can be further reduced as compared with the invention of claim 1, and the reliability can be further enhanced.
【0057】さらに、請求項3の発明の半導体装置は、
実装基板からの高さが封止樹脂の中央より低い位置から
リードを封止樹脂外に突出させ、突出した外部リードを
実装基板から離れる方向に折り曲げてから実装基板側に
折り曲げ、かつはんだ付部を封止樹脂側に折り曲げたの
で、はんだ接合部に生じる熱応力及び変位を請求項2の
発明よりもさらに低減することができ、信頼性をより一
層高くすることができるという効果を奏する。Further, the semiconductor device of the invention of claim 3 is
The lead is projected outside the sealing resin from a position where the height from the mounting board is lower than the center of the sealing resin, the protruding external lead is bent in the direction away from the mounting board, and then bent to the mounting board side, and the soldered part Is bent toward the sealing resin side, the thermal stress and the displacement generated in the solder joint can be further reduced as compared with the invention of claim 2, and the reliability can be further enhanced.
【図面の簡単な説明】[Brief description of drawings]
【図1】請求項1及び請求項2の発明に係る実施例1の
半導体装置の断面図である。FIG. 1 is a cross-sectional view of a semiconductor device of a first embodiment according to the first and second aspects of the invention.
【図2】図1及び従来例のリードに生じる熱応力の違い
を説明するための説明図である。FIG. 2 is an explanatory diagram for explaining a difference in thermal stress generated in a lead of FIG. 1 and a conventional example.
【図3】請求項1及び請求項2の発明に係る実施例2の
半導体装置の断面図である。FIG. 3 is a cross-sectional view of a semiconductor device of a second embodiment according to the invention of claims 1 and 2.
【図4】請求項1の発明に係る実施例3の半導体装置の
断面図である。FIG. 4 is a sectional view of a semiconductor device of a third embodiment according to the invention of claim 1.
【図5】請求項1及び請求項2の発明に係る実施例4の
半導体装置の断面図である。FIG. 5 is a sectional view of a semiconductor device according to a fourth embodiment of the invention of claims 1 and 2;
【図6】請求項1及び請求項2の発明に係る実施例5の
半導体装置の断面図である。FIG. 6 is a sectional view of a semiconductor device according to a fifth embodiment of the invention of claims 1 and 2.
【図7】請求項1及び請求項2の発明に係る実施例6の
半導体装置の断面図である。FIG. 7 is a sectional view of a semiconductor device according to a sixth embodiment of the invention of claims 1 and 2.
【図8】請求項1及び請求項2の発明に係る実施例7の
半導体装置の断面図である。FIG. 8 is a sectional view of a semiconductor device according to a seventh embodiment of the invention of claims 1 and 2.
【図9】請求項1の発明に係る実施例8の半導体装置の
断面図である。FIG. 9 is a sectional view of a semiconductor device of an eighth embodiment according to the invention of claim 1.
【図10】請求項1及び請求項2の発明に係る実施例9
の半導体装置の断面図である。FIG. 10 is a ninth embodiment according to the inventions of claims 1 and 2;
3 is a cross-sectional view of the semiconductor device of FIG.
【図11】請求項1の発明に係る実施例10の半導体装
置の断面図である。FIG. 11 is a sectional view of a semiconductor device according to a tenth embodiment of the invention of claim 1.
【図12】請求項1及び請求項2の発明に係る実施例1
1の半導体装置の断面図である。FIG. 12 is a first embodiment according to the invention of claims 1 and 2;
2 is a sectional view of the semiconductor device of FIG.
【図13】請求項1及び請求項2の発明に係る実施例1
2の半導体装置の断面図である。FIG. 13 is a first embodiment according to the inventions of claims 1 and 2;
It is sectional drawing of the semiconductor device of 2.
【図14】請求項1及び請求項2の発明に係る実施例1
3の半導体装置の断面図である。FIG. 14 is a first embodiment according to the inventions of claims 1 and 2;
It is sectional drawing of the semiconductor device of FIG.
【図15】請求項1及び請求項2の発明に係る実施例1
4の半導体装置の断面図である。FIG. 15 is a first embodiment according to the inventions of claims 1 and 2;
4 is a cross-sectional view of the semiconductor device of FIG.
【図16】請求項1の発明に係る実施例15の半導体装
置の断面図である。FIG. 16 is a sectional view of a semiconductor device of Example 15 according to the invention of claim 1.
【図17】請求項1の発明に係る実施例16の半導体装
置の断面図である。FIG. 17 is a sectional view of a semiconductor device of Example 16 according to the invention of claim 1.
【図18】請求項1及び請求項2の発明に係る実施例1
7の半導体装置の断面図である。FIG. 18 is a first embodiment according to the invention of claims 1 and 2;
It is sectional drawing of the semiconductor device of 7.
【図19】請求項1及び請求項2の発明に係る実施例1
8の半導体装置の断面図である。FIG. 19 is a first embodiment according to the invention of claims 1 and 2;
8 is a sectional view of the semiconductor device of FIG.
【図20】請求項1及び請求項2の発明に係る実施例1
9の半導体装置の断面図である。20 is a first embodiment according to the invention of claim 1 and claim 2;
It is sectional drawing of the semiconductor device of 9.
【図21】請求項1及び請求項2の発明に係る実施例2
0の半導体装置の断面図である。FIG. 21 is a second embodiment according to the invention of claims 1 and 2;
It is sectional drawing of the semiconductor device of No. 0.
【図22】請求項1及び請求項2の発明に係る実施例2
1の半導体装置の断面図である。FIG. 22 is a second embodiment according to the invention of claims 1 and 2;
2 is a sectional view of the semiconductor device of FIG.
【図23】請求項1の発明に係る実施例22の半導体装
置の断面図である。FIG. 23 is a cross-sectional view of a semiconductor device of Example 22 according to the invention of claim 1.
【図24】請求項1及び請求項2の発明に係る実施例2
3の半導体装置の断面図である。FIG. 24 is a second embodiment according to the invention of claims 1 and 2;
It is sectional drawing of the semiconductor device of FIG.
【図25】請求項1及び請求項2の発明に係る実施例2
4の半導体装置の断面図である。FIG. 25 is a second embodiment according to the invention of claims 1 and 2;
4 is a cross-sectional view of the semiconductor device of FIG.
【図26】請求項3の発明に係る実施例25の半導体装
置の断面図である。FIG. 26 is a sectional view of a semiconductor device according to a twenty-fifth embodiment of the present invention.
【図27】図26のリードの作用を説明するためのモデ
ル化した説明図である。FIG. 27 is a modeled explanatory diagram for explaining the action of the lead of FIG. 26.
【図28】請求項3の発明に係る実施例26の半導体装
置の断面図である。FIG. 28 is a sectional view of a semiconductor device of Example 26 according to the invention of claim 3;
【図29】従来の半導体装置の一例の実装状態を示す断
面図である。FIG. 29 is a cross-sectional view showing a mounted state of an example of a conventional semiconductor device.
【図30】図29の装置の側面図である。30 is a side view of the device of FIG. 29. FIG.
【図31】従来の半導体装置の他の例を示す側面図であ
る。FIG. 31 is a side view showing another example of the conventional semiconductor device.
【図32】従来の半導体装置のさらに他の例を示す側面
図である。FIG. 32 is a side view showing still another example of the conventional semiconductor device.
3 半導体素子 6 封止樹脂 8 実装基板 11 リード 11a はんだ付部 11c はんだ付部 11d はんだ付部 12 リード 12b はんだ付部 12d はんだ付部 12e はんだ付部 14 リード 21 リード 21a はんだ付部 3 Semiconductor element 6 Sealing resin 8 Mounting board 11 Lead 11a Soldering part 11c Soldering part 11d Soldering part 12 Lead 12b Soldering part 12d Soldering part 12e Soldering part 14 Lead 21 Lead 21a Soldering part
─────────────────────────────────────────────────────
─────────────────────────────────────────────────── ───
【手続補正書】[Procedure amendment]
【提出日】平成4年7月9日[Submission date] July 9, 1992
【手続補正1】[Procedure Amendment 1]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】0007[Correction target item name] 0007
【補正方法】変更[Correction method] Change
【補正内容】[Correction content]
【0007】また、熱応力σ及び変位は、外部リードの
高さ寸法h,断面二次モーメントI(mm4)及び弾性
係数Eに関係しており、熱応力σ及び変位を緩和するた
めには、h3/(E×I)を小さくする必要がある。Further, the thermal stress σ and the displacement are related to the height dimension h of the external lead, the second moment of area I (mm 4 ) and the elastic coefficient E, and in order to reduce the thermal stress σ and the displacement. , H 3 / (E × I) must be reduced.
【手続補正2】[Procedure Amendment 2]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】0020[Correction target item name] 0020
【補正方法】変更[Correction method] Change
【補正内容】[Correction content]
【0020】また、図2において、c点で固定された一
端固定梁を第一次近似モデルとして考えると、外力Pに
よるe点の変位量δは、梁の寸法,断面二次モーメント
Iと材質Eにより、δ=Ph3/3EIで与えられる
が、この式はP=(3EI/h3)δと変形できる。従
って、3EI/h3は、一端固定梁のばね定数を与え
る。このばね定数は、h3に反比例して小さくなる。Further, in FIG. 2, when the one-end fixed beam fixed at the point c is considered as a first-order approximation model, the displacement amount δ at the point e due to the external force P is determined by the dimension of the beam, the second moment of area I and the material. It is given by E as δ = Ph 3 / 3EI, but this equation can be transformed into P = (3EI / h 3 ) δ. Therefore, 3EI / h 3 gives the spring constant of the one-end fixed beam. This spring constant decreases in inverse proportion to h 3 .
【手続補正3】[Procedure 3]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】0021[Correction target item name] 0021
【補正方法】変更[Correction method] Change
【補正内容】[Correction content]
【0021】従来の半導体装置は、装置全体の高さ寸法
Hを小さくするためにhを小さくしていたので、上記の
ばね定数は大きくなるが、請求項1の発明では、図2の
ようにh1<h2としたので、ばね定数が小さくなる。こ
こで、h2≒2h1とすると、改良後のばね定数は、従来
の約1/8にまで小さくすることが可能である。ばね定
数kと変位量δと荷重Pとの関係はP=kδであるた
め、パッケージ本体と実装基板の熱膨張率の差によって
生じる変位量δが同様であるとすれば、ばね定数kが小
さくなるほど荷重Pが小さくなる。そして、はんだ接合
部に生じる荷重Pの反作用も小さくなる。In the conventional semiconductor device, h is made small in order to make the height H of the entire device small, so the above spring constant becomes large. However, in the invention of claim 1, as shown in FIG. Since h 1 <h 2 , the spring constant becomes small. Here, if h 2 ≈2h 1 , the spring constant after improvement can be reduced to about 1/8 of the conventional value. Since the relation between the spring constant k, the displacement amount δ and the load P is P = kδ, if the displacement amount δ caused by the difference in the coefficient of thermal expansion between the package body and the mounting substrate is the same, the spring constant k is small.
The load P decreases as the temperature decreases. Then, the reaction of the load P generated at the solder joint is also small.
Claims (3)
部が前記半導体素子に電気的に接続され、他端部が封止
樹脂の側部から突出して実装基板上にはんだ付けされる
リードとを備えている表面実装形の半導体装置におい
て、前記リードは、前記実装基板からの高さが前記封止
樹脂の中央より高い位置から前記封止樹脂外に突出して
いることを特徴とする半導体装置。1. A semiconductor element which is resin-sealed, and a lead whose one end is electrically connected to the semiconductor element and whose other end projects from a side of the sealing resin and is soldered onto a mounting substrate. In a surface-mounting type semiconductor device comprising: a semiconductor device, wherein the lead projects outside the sealing resin from a position where a height from the mounting substrate is higher than a center of the sealing resin. apparatus.
部が前記半導体素子に電気的に接続され、他端部が封止
樹脂の側部から突出して実装基板上にはんだ付けされる
リードとを備えている表面実装形の半導体装置におい
て、前記リードは、前記実装基板からの高さが前記封止
樹脂の中央より高い位置から前記封止樹脂外に突出して
おり、かつ前記他端部のはんだ付部が前記封止樹脂側に
折り曲げられていることを特徴とする半導体装置。2. A resin element-sealed semiconductor element, and a lead whose one end is electrically connected to the semiconductor element and whose other end projects from a side portion of the sealing resin and is soldered onto a mounting substrate. In the surface-mounting type semiconductor device including, the lead projects outside the sealing resin from a position where the height from the mounting substrate is higher than the center of the sealing resin, and the other end portion The semiconductor device according to claim 1, wherein the soldering portion of is bent to the sealing resin side.
部が前記半導体素子に電気的に接続され、他端部が封止
樹脂の側部から突出して実装基板上にはんだ付けされる
リードとを備えている表面実装形の半導体装置におい
て、前記リードは、前記実装基板からの高さが前記封止
樹脂の中央より低い位置から前記封止樹脂外に突出し、
前記実装基板から離れる方向に折り曲げられてから前記
実装基板側に折り曲げられており、かつ前記他端部のは
んだ付部が前記封止樹脂側に折り曲げられていることを
特徴とする半導体装置。3. A resin-sealed semiconductor element, and a lead whose one end is electrically connected to the semiconductor element and whose other end projects from a side of the sealing resin and is soldered onto a mounting substrate. In a surface-mounting type semiconductor device comprising and, the lead projects outside the sealing resin from a position where the height from the mounting substrate is lower than the center of the sealing resin,
A semiconductor device, which is bent in a direction away from the mounting board and then bent toward the mounting board, and a soldering portion at the other end is bent toward the sealing resin.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4008310A JPH05198722A (en) | 1992-01-21 | 1992-01-21 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4008310A JPH05198722A (en) | 1992-01-21 | 1992-01-21 | Semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05198722A true JPH05198722A (en) | 1993-08-06 |
Family
ID=11689584
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4008310A Pending JPH05198722A (en) | 1992-01-21 | 1992-01-21 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05198722A (en) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5924191A (en) * | 1996-04-13 | 1999-07-20 | Curamik Electronics Gmbh | Process for producing a ceramic-metal substrate |
| US6114759A (en) * | 1998-04-23 | 2000-09-05 | Nec Corporation | Semiconductor package |
| JP2004319530A (en) * | 2003-02-28 | 2004-11-11 | Sanyo Electric Co Ltd | Optical semiconductor device and method of manufacturing the same |
| WO2013044566A1 (en) * | 2011-09-29 | 2013-04-04 | 山东华芯半导体有限公司 | Chip encapsulation method and encapsulation structure thereof |
| JP2016149441A (en) * | 2015-02-12 | 2016-08-18 | 株式会社デンソー | Semiconductor device |
| CN110931438A (en) * | 2014-03-13 | 2020-03-27 | 瑞萨电子株式会社 | Electronic device |
-
1992
- 1992-01-21 JP JP4008310A patent/JPH05198722A/en active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5924191A (en) * | 1996-04-13 | 1999-07-20 | Curamik Electronics Gmbh | Process for producing a ceramic-metal substrate |
| US6114759A (en) * | 1998-04-23 | 2000-09-05 | Nec Corporation | Semiconductor package |
| JP2004319530A (en) * | 2003-02-28 | 2004-11-11 | Sanyo Electric Co Ltd | Optical semiconductor device and method of manufacturing the same |
| WO2013044566A1 (en) * | 2011-09-29 | 2013-04-04 | 山东华芯半导体有限公司 | Chip encapsulation method and encapsulation structure thereof |
| CN110931438A (en) * | 2014-03-13 | 2020-03-27 | 瑞萨电子株式会社 | Electronic device |
| JP2016149441A (en) * | 2015-02-12 | 2016-08-18 | 株式会社デンソー | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3334864B2 (en) | Electronic equipment | |
| US20020048852A1 (en) | Leadframes including offsets extending from a major plane thereof, packaged semiconductor devices including same, and methods of designing and fabricating such leadframes | |
| US6516994B2 (en) | Wire bonding apparatus for connecting semiconductor devices | |
| JPH06132453A (en) | Semiconductor device and manufacturing method thereof | |
| JPH1131776A (en) | Semiconductor chip package | |
| JPS634950B2 (en) | ||
| JPH11307708A (en) | Semiconductor device | |
| JPS63232359A (en) | Semiconductor integrated circuit package | |
| JP2677632B2 (en) | Ultra-thin surface mount resin-sealed semiconductor device | |
| JPH05198722A (en) | Semiconductor device | |
| CN1334603A (en) | Planar plastic packaged module of integrated circuit | |
| JPS6215844A (en) | Semiconductor lead frame | |
| KR100336147B1 (en) | Semiconductor device packaged in plastic package and manufacturing method thereof | |
| CN215451396U (en) | Pin and lead frame | |
| JP6705741B2 (en) | Semiconductor device | |
| JPH0719871B2 (en) | Semiconductor device | |
| JP2876846B2 (en) | Resin-sealed semiconductor device | |
| JP4235417B2 (en) | Surface mount type electronic component and manufacturing method thereof | |
| JPS6336699Y2 (en) | ||
| JPS6217382B2 (en) | ||
| JP3626831B2 (en) | Lead frame | |
| JPH04215465A (en) | Semiconductor device | |
| JPS63281451A (en) | Semiconductor device | |
| JP2000260908A (en) | Surface mounted semiconductor device and method of manufacturing the same | |
| JP2707153B2 (en) | Lead frame manufacturing method |