JPH05199042A - 高速低歪バッファ回路 - Google Patents
高速低歪バッファ回路Info
- Publication number
- JPH05199042A JPH05199042A JP848792A JP848792A JPH05199042A JP H05199042 A JPH05199042 A JP H05199042A JP 848792 A JP848792 A JP 848792A JP 848792 A JP848792 A JP 848792A JP H05199042 A JPH05199042 A JP H05199042A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- circuit
- emitter
- voltage
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】 トランジスタの電流増幅率のカットオフ角周
波数以上の角周波数範囲における歪を低減した高速低歪
バッファ回路を実現する。 【構成】 演算増幅器等の出力段に用いられるバッファ
回路において、入力段である第１のエッミタ・ホロワ回
路と、第１のエッミタ・ホロワ回路の出力に接続される
出力段である第２のエッミタ・ホロワ回路と、第２のエ
ッミタ・ホロワ回路の出力により第１のエッミタ・ホロ
ワ回路のバイアス電流を制御する帰還回路手段とを設け
る。
波数以上の角周波数範囲における歪を低減した高速低歪
バッファ回路を実現する。 【構成】 演算増幅器等の出力段に用いられるバッファ
回路において、入力段である第１のエッミタ・ホロワ回
路と、第１のエッミタ・ホロワ回路の出力に接続される
出力段である第２のエッミタ・ホロワ回路と、第２のエ
ッミタ・ホロワ回路の出力により第１のエッミタ・ホロ
ワ回路のバイアス電流を制御する帰還回路手段とを設け
る。
Description
【０００１】
【産業上の利用分野】本発明は、演算増幅器の出力回路
などに用いられる高速・低歪のバッファ回路に関し、特
に容量負荷駆動時の歪を改善したバッファ回路に関す
る。
などに用いられる高速・低歪のバッファ回路に関し、特
に容量負荷駆動時の歪を改善したバッファ回路に関す
る。
【０００２】
【従来の技術】図４は従来のバッファ回路の一例を示す
回路図である。図４において１及び２はトランジスタ、
３及び４は定電流源、５は容量負荷、１００は入力電
圧、１０１は出力電圧である。入力電圧１００はトラン
ジスタ２のベースに接続し、トランジスタ２のエミッタ
は定電流源４の一端及びトランジスタ１のベースに接続
する。トランジスタ１のエミッタは定電流源３及び容量
負荷５の一端に接続する。また、トランジスタ１及び２
のコレクタは正電圧源ＶCC、定電流源３及び４の他端は
負電圧源ＶEE、容量負荷５の他端はコモンにそれぞれ接
続する。
回路図である。図４において１及び２はトランジスタ、
３及び４は定電流源、５は容量負荷、１００は入力電
圧、１０１は出力電圧である。入力電圧１００はトラン
ジスタ２のベースに接続し、トランジスタ２のエミッタ
は定電流源４の一端及びトランジスタ１のベースに接続
する。トランジスタ１のエミッタは定電流源３及び容量
負荷５の一端に接続する。また、トランジスタ１及び２
のコレクタは正電圧源ＶCC、定電流源３及び４の他端は
負電圧源ＶEE、容量負荷５の他端はコモンにそれぞれ接
続する。
【０００３】図４における直流におけるトランジスタ１
の電流増幅率β及び、トランジスタ１のベース電流の交
流成分をｉB は一般に図５（Ａ）及び（Ｂ）に示すよう
な特性を有する。図５（Ａ）においてβO は直流におけ
るトランジスタ１の電流増幅率、ωB は電流増幅率のカ
ットオフ角周波数、ωT はトランジション角周波数であ
る。図５（Ａ）は１次モデル、即ち”β＝βO ／(１＋
ｊω／ωB )”で近似したものである。ここで、ωB ＝
ωT ／βO 、図５中“イ“の傾きは”−２０ｄＢ／ｄｅ
ｃ”である。図４において出力電圧１０１の交流成分を
ｖO 、出力電流の交流成分をｉO 、トランジスタ１のベ
ース電流の交流成分をｉB とすると以下の式が成り立
つ。 ｉO＝jω・ＣL・ｖO (1) ｉB＝ｉO／(1＋βO／(1＋jω／ωB)) (2)
の電流増幅率β及び、トランジスタ１のベース電流の交
流成分をｉB は一般に図５（Ａ）及び（Ｂ）に示すよう
な特性を有する。図５（Ａ）においてβO は直流におけ
るトランジスタ１の電流増幅率、ωB は電流増幅率のカ
ットオフ角周波数、ωT はトランジション角周波数であ
る。図５（Ａ）は１次モデル、即ち”β＝βO ／(１＋
ｊω／ωB )”で近似したものである。ここで、ωB ＝
ωT ／βO 、図５中“イ“の傾きは”−２０ｄＢ／ｄｅ
ｃ”である。図４において出力電圧１０１の交流成分を
ｖO 、出力電流の交流成分をｉO 、トランジスタ１のベ
ース電流の交流成分をｉB とすると以下の式が成り立
つ。 ｉO＝jω・ＣL・ｖO (1) ｉB＝ｉO／(1＋βO／(1＋jω／ωB)) (2)
【０００４】ここで、ω＞ωB の時、式（２）の分母
は”βO ／（ｊω／ωB ）”に近似できることから、式
（１）及び（２）を用いて以下の式が成り立つ。 ｉB＝ｉO／βO・(jω／ωB)＝−ω2・ＣL・ｖO／ωB・βO ＝−ω2・ＣL・ｖO／ωT (3) 一方、ω＜ωB の時、トランジスタ１の電流増幅率はほ
ぼβO であるのでトランジスタ１のベース電流ｉB は、 ｉB＝jω・ＣL・ｖO／βO (4) となり、式（３）及び（４）は図５（Ｂ）中“ハ”及び
“ロ“に示すような特性を表す。ここで、図５中“ロ
“及び“ハ”の傾きはそれぞれ”２０ｄＢ／ｄｅｃ”及
び”４０ｄＢ／ｄｅｃ”である。
は”βO ／（ｊω／ωB ）”に近似できることから、式
（１）及び（２）を用いて以下の式が成り立つ。 ｉB＝ｉO／βO・(jω／ωB)＝−ω2・ＣL・ｖO／ωB・βO ＝−ω2・ＣL・ｖO／ωT (3) 一方、ω＜ωB の時、トランジスタ１の電流増幅率はほ
ぼβO であるのでトランジスタ１のベース電流ｉB は、 ｉB＝jω・ＣL・ｖO／βO (4) となり、式（３）及び（４）は図５（Ｂ）中“ハ”及び
“ロ“に示すような特性を表す。ここで、図５中“ロ
“及び“ハ”の傾きはそれぞれ”２０ｄＢ／ｄｅｃ”及
び”４０ｄＢ／ｄｅｃ”である。
【０００５】
【発明が解決しようとする課題】しかし、式（３）の電
流は１段目のエミッタ・ホロワ回路であるトランジスタ
２によって供給されるので、角周波数ωが大きくなり式
（３）に従って電流が変化すると、トランジスタ２のエ
ミッタ電流の交流成分も増加する。トランジスタにおけ
るベース・エミッタ間電圧対エミッタ電流の特性は非線
形であり、エミッタ電流の交流成分の増加に伴いベース
・エミッタ間電圧の非線形成分が増加してしまい、この
ことが高周波での容量負荷駆動時の歪の要因となってい
る。従って本発明の目的は、トランジスタの電流増幅率
のカットオフ角周波数以上の角周波数範囲における歪を
低減した高速低歪バッファ回路を実現することにある。
流は１段目のエミッタ・ホロワ回路であるトランジスタ
２によって供給されるので、角周波数ωが大きくなり式
（３）に従って電流が変化すると、トランジスタ２のエ
ミッタ電流の交流成分も増加する。トランジスタにおけ
るベース・エミッタ間電圧対エミッタ電流の特性は非線
形であり、エミッタ電流の交流成分の増加に伴いベース
・エミッタ間電圧の非線形成分が増加してしまい、この
ことが高周波での容量負荷駆動時の歪の要因となってい
る。従って本発明の目的は、トランジスタの電流増幅率
のカットオフ角周波数以上の角周波数範囲における歪を
低減した高速低歪バッファ回路を実現することにある。
【０００６】
【課題を解決するための手段】このような目的を達成す
るために、本発明では、演算増幅器等の出力段に用いら
れるバッファ回路において、入力段である第１のエッミ
タ・ホロワ回路と、この第１のエッミタ・ホロワ回路の
出力に接続される出力段である第２のエッミタ・ホロワ
回路と、この第２のエッミタ・ホロワ回路の出力により
前記第１のエッミタ・ホロワ回路のバイアス電流を制御
する帰還回路手段とを備えたことを特徴とするものであ
る。
るために、本発明では、演算増幅器等の出力段に用いら
れるバッファ回路において、入力段である第１のエッミ
タ・ホロワ回路と、この第１のエッミタ・ホロワ回路の
出力に接続される出力段である第２のエッミタ・ホロワ
回路と、この第２のエッミタ・ホロワ回路の出力により
前記第１のエッミタ・ホロワ回路のバイアス電流を制御
する帰還回路手段とを備えたことを特徴とするものであ
る。
【０００７】
【作用】出力電圧をエミッタ・ホロワ回路で検出して、
この値によって差動増幅回路を制御することによって、
出力段のトランジスタのベース電流の交流分及び入力段
のトランジスタのベース・エミッタ間電圧の変動が低減
され、歪も低減される。
この値によって差動増幅回路を制御することによって、
出力段のトランジスタのベース電流の交流分及び入力段
のトランジスタのベース・エミッタ間電圧の変動が低減
され、歪も低減される。
【０００８】
【実施例】以下本発明を図面を用いて詳細に説明する。
図１は本発明に係る高速低歪バッファ回路の第１の実施
例を示す構成回路図である。図４と同じ部分は同一符号
を付してある。図１において、６、７及び８はトランジ
スタ、９、１０及び１１は定電流源、１２は抵抗、１０
２はバイアス電圧である。ここで、トランジスタ６、７
及び８、定電流源９、１０及び１１、抵抗１２は帰還回
路手段５０を構成している。
図１は本発明に係る高速低歪バッファ回路の第１の実施
例を示す構成回路図である。図４と同じ部分は同一符号
を付してある。図１において、６、７及び８はトランジ
スタ、９、１０及び１１は定電流源、１２は抵抗、１０
２はバイアス電圧である。ここで、トランジスタ６、７
及び８、定電流源９、１０及び１１、抵抗１２は帰還回
路手段５０を構成している。
【０００９】入力電圧１００はトランジスタ２のベース
に接続し、トランジスタ２のエミッタはトランジスタ８
のコレクタ及びトランジスタ１のベースに接続する。ト
ランジスタ１のエミッタは定電流源３の一端、容量負荷
５の一端及びトランジスタ６のベースに接続する。トラ
ンジスタ６のエミッタは定電流源１０の一端及びトラン
ジスタ８のベースに接続する。また、トランジスタ８の
エミッタは定電流源９及び抵抗１２の一端に、抵抗１２
の他端は定電流源１１の一端及びトランジスタ７のエミ
ッタにそれぞれ接続する。ここで、トランジスタ７のベ
ースにはバイアス電圧１０２が入力される。さらに、ト
ランジスタ１、２、６及び７のコレクタは正電圧源
ＶCC、定電流源３、９、１０及び１１の他端は負電圧源
ＶEE、容量負荷５の他端はコモンにそれぞれ接続する。
に接続し、トランジスタ２のエミッタはトランジスタ８
のコレクタ及びトランジスタ１のベースに接続する。ト
ランジスタ１のエミッタは定電流源３の一端、容量負荷
５の一端及びトランジスタ６のベースに接続する。トラ
ンジスタ６のエミッタは定電流源１０の一端及びトラン
ジスタ８のベースに接続する。また、トランジスタ８の
エミッタは定電流源９及び抵抗１２の一端に、抵抗１２
の他端は定電流源１１の一端及びトランジスタ７のエミ
ッタにそれぞれ接続する。ここで、トランジスタ７のベ
ースにはバイアス電圧１０２が入力される。さらに、ト
ランジスタ１、２、６及び７のコレクタは正電圧源
ＶCC、定電流源３、９、１０及び１１の他端は負電圧源
ＶEE、容量負荷５の他端はコモンにそれぞれ接続する。
【００１０】図１に示す実施例の動作を説明する。トラ
ンジスタ７及び８、定電流源９及び１１、抵抗１２は差
動増幅回路５１を、トランジスタ６及び定電流源１０は
出力電圧１０１を検出するエミッタ・ホロワ回路５２を
それぞれ構成している。バイアス電圧１０２はトランジ
スタ７及び８のコレクタ電流が同じになるように、入力
電圧１００に応じて定める。例えば、入力電圧１００が
±１Ｖの範囲であるとすれば、入力電圧１００が０Ｖ、
即ち中心値のときにトランジスタ７及び８のコレクタ電
流が同じになるようにする。この場合、バイアス電圧１
０２の値はトランジスタ１、２及び６のベース・エミッ
タ間電圧をＶBE1 、ＶBE2 及びＶ BE6 すれば”−（Ｖ
BE1 ＋ＶBE2 ＋ＶBE6 ）”となる。
ンジスタ７及び８、定電流源９及び１１、抵抗１２は差
動増幅回路５１を、トランジスタ６及び定電流源１０は
出力電圧１０１を検出するエミッタ・ホロワ回路５２を
それぞれ構成している。バイアス電圧１０２はトランジ
スタ７及び８のコレクタ電流が同じになるように、入力
電圧１００に応じて定める。例えば、入力電圧１００が
±１Ｖの範囲であるとすれば、入力電圧１００が０Ｖ、
即ち中心値のときにトランジスタ７及び８のコレクタ電
流が同じになるようにする。この場合、バイアス電圧１
０２の値はトランジスタ１、２及び６のベース・エミッ
タ間電圧をＶBE1 、ＶBE2 及びＶ BE6 すれば”−（Ｖ
BE1 ＋ＶBE2 ＋ＶBE6 ）”となる。
【００１１】差動増幅回路５１の電流利得Ｇm は抵抗１
２をＲ１とした場合、ほぼ１／Ｒ１であることからトラ
ンジスタ８のコレクタ電流の交流分ｉC は、 ｉC＝1／Ｒ1・ｖO'＝ｖO'／Ｒ1＝ｖO／Ｒ1 (5) となる。但し、ｖO'はトランジスタ８のベース電圧の交
流分であり、ｖO'＝ｖOとして計算している。ここで、
ｉC ＋ｉB ＝０、即ちトランジスタ２のエミッタ電流の
交流成分が”０”になるように式（３）及び（５）から
Ｒ１を求めると以下のようになる。 ｉC＋ｉB＝ｖO／Ｒ1＋(−ω2・ＣL・ｖO／ωT)＝０ Ｒ1＝ωT／(ω2・ＣL) (6) ω＝ωB としてＲ１を定めれば、ω＞ωB の時、ｉB が
トランジスタ８より供給されることなる。
２をＲ１とした場合、ほぼ１／Ｒ１であることからトラ
ンジスタ８のコレクタ電流の交流分ｉC は、 ｉC＝1／Ｒ1・ｖO'＝ｖO'／Ｒ1＝ｖO／Ｒ1 (5) となる。但し、ｖO'はトランジスタ８のベース電圧の交
流分であり、ｖO'＝ｖOとして計算している。ここで、
ｉC ＋ｉB ＝０、即ちトランジスタ２のエミッタ電流の
交流成分が”０”になるように式（３）及び（５）から
Ｒ１を求めると以下のようになる。 ｉC＋ｉB＝ｖO／Ｒ1＋(−ω2・ＣL・ｖO／ωT)＝０ Ｒ1＝ωT／(ω2・ＣL) (6) ω＝ωB としてＲ１を定めれば、ω＞ωB の時、ｉB が
トランジスタ８より供給されることなる。
【００１２】上記のようにＲ１を定めることにより、エ
ミッタ・ホロワ回路５２で検出した出力電圧１０１によ
ってトランジスタ１のベース電流の交流分の変動を低減
するように差動増幅回路５１が制御される。この結果、
前述の高周波での容量負荷駆動時の歪の要因であるトラ
ンジスタ２のベース・エミッタ間電圧の変動も低減され
ることになる。図２は第１の実施例の特性曲線図を示
す。図２において“イ“は本実施例に係る特性曲線図、
“ロ“は従来例の特性曲線図をそれぞれ示している。角
周波数がω＞ωB の領域において歪は従来例と比較して
減少している。
ミッタ・ホロワ回路５２で検出した出力電圧１０１によ
ってトランジスタ１のベース電流の交流分の変動を低減
するように差動増幅回路５１が制御される。この結果、
前述の高周波での容量負荷駆動時の歪の要因であるトラ
ンジスタ２のベース・エミッタ間電圧の変動も低減され
ることになる。図２は第１の実施例の特性曲線図を示
す。図２において“イ“は本実施例に係る特性曲線図、
“ロ“は従来例の特性曲線図をそれぞれ示している。角
周波数がω＞ωB の領域において歪は従来例と比較して
減少している。
【００１３】なお、図３は本発明に係る高速低歪バッフ
ァ回路の第２の実施例を示す構成回路図である。図１、
図４と同じ部分は同一符号を付してある。図３におい
て、１３はインピーダンス、１４は伝達関数回路であ
る。ここで、トランジスタ６、７及び８、定電流源９、
１０及び１１、インピーダンス１３、伝達関数回路１４
は帰還回路手段５０ａを構成している。
ァ回路の第２の実施例を示す構成回路図である。図１、
図４と同じ部分は同一符号を付してある。図３におい
て、１３はインピーダンス、１４は伝達関数回路であ
る。ここで、トランジスタ６、７及び８、定電流源９、
１０及び１１、インピーダンス１３、伝達関数回路１４
は帰還回路手段５０ａを構成している。
【００１４】入力電圧１００はトランジスタ２のベース
に接続し、トランジスタ２のエミッタはトランジスタ７
のコレクタ及びトランジスタ１のベースに接続する。ト
ランジスタ１のエミッタは定電流源３の一端、容量負荷
５の一端及びトランジスタ６のベースに接続する。トラ
ンジスタ６のエミッタは定電流源１０の一端及び伝達関
数回路１４の一端に、伝達関数回路１４の他端はトラン
ジスタ８のベースに接続する。また、トランジスタ８の
エミッタは定電流源９及びインピーダンス１３の一端
に、インピーダンス１３の他端は定電流源１１の一端及
びトランジスタ７のエミッタにそれぞれ接続する。ここ
で、トランジスタ７のベースにはバイアス電圧１０２が
入力される。さらに、トランジスタ１、２、６及び８の
コレクタは正電圧源ＶCC、定電流源３、９、１０及び１
１の他端は負電圧源ＶEE、容量負荷５の他端はコモンに
それぞれ接続する。
に接続し、トランジスタ２のエミッタはトランジスタ７
のコレクタ及びトランジスタ１のベースに接続する。ト
ランジスタ１のエミッタは定電流源３の一端、容量負荷
５の一端及びトランジスタ６のベースに接続する。トラ
ンジスタ６のエミッタは定電流源１０の一端及び伝達関
数回路１４の一端に、伝達関数回路１４の他端はトラン
ジスタ８のベースに接続する。また、トランジスタ８の
エミッタは定電流源９及びインピーダンス１３の一端
に、インピーダンス１３の他端は定電流源１１の一端及
びトランジスタ７のエミッタにそれぞれ接続する。ここ
で、トランジスタ７のベースにはバイアス電圧１０２が
入力される。さらに、トランジスタ１、２、６及び８の
コレクタは正電圧源ＶCC、定電流源３、９、１０及び１
１の他端は負電圧源ＶEE、容量負荷５の他端はコモンに
それぞれ接続する。
【００１５】図３に示す実施例の動作を説明する。伝達
関数回路１４におけるトランジスタ６のエミッタ電圧ｖ
O'からトランジスタ８のベース電圧への伝達関数をＨ
１、インピーダンス１３をＺ１とした場合、トランジス
タ７のコレクタ電流の交流分ｉC'は、 ｉC'＝−Ｈ1・ｖO'／Ｚ1＝−Ｈ1・ｖO／Ｚ1 (7) となる。但し、ｖO'＝ｖO として計算している。ここ
で、第１の実施例と同様にｉC ＋ｉB ＝０、即ちトラン
ジスタ２のエミッタ電流の交流成分が”０”になるよう
に式（３）及び（７）から求めると、 ｉC'＋ｉB＝−Ｈ1・ｖO／Ｚ1＋(−ω2・ＣL・ｖO／ωT)＝０ Ｈ1／Ｚ1＝−ω2・ＣL／ωT (8) となる。従って、 Ｈ1＝jω／ωT (9) Ｚ1＝1/jω・ＣL (10) とすることができる。
関数回路１４におけるトランジスタ６のエミッタ電圧ｖ
O'からトランジスタ８のベース電圧への伝達関数をＨ
１、インピーダンス１３をＺ１とした場合、トランジス
タ７のコレクタ電流の交流分ｉC'は、 ｉC'＝−Ｈ1・ｖO'／Ｚ1＝−Ｈ1・ｖO／Ｚ1 (7) となる。但し、ｖO'＝ｖO として計算している。ここ
で、第１の実施例と同様にｉC ＋ｉB ＝０、即ちトラン
ジスタ２のエミッタ電流の交流成分が”０”になるよう
に式（３）及び（７）から求めると、 ｉC'＋ｉB＝−Ｈ1・ｖO／Ｚ1＋(−ω2・ＣL・ｖO／ωT)＝０ Ｈ1／Ｚ1＝−ω2・ＣL／ωT (8) となる。従って、 Ｈ1＝jω／ωT (9) Ｚ1＝1/jω・ＣL (10) とすることができる。
【００１６】即ち、式（９）は伝達関数回路１４を微分
回路、式（１０）はインピーダンス１３をＣL なる容量
にすることを意味しており、式（９）及び（１０）のよ
うにすることによって、トランジスタ２のエミッタ電流
の交流成分が”０”になる。この結果、前述の高周波で
の容量負荷駆動時の歪の要因であるトランジスタ２のベ
ース・エミッタ間電圧を変動も”０”となり、ｉB が式
（３）で表される領域において歪低減ができる。
回路、式（１０）はインピーダンス１３をＣL なる容量
にすることを意味しており、式（９）及び（１０）のよ
うにすることによって、トランジスタ２のエミッタ電流
の交流成分が”０”になる。この結果、前述の高周波で
の容量負荷駆動時の歪の要因であるトランジスタ２のベ
ース・エミッタ間電圧を変動も”０”となり、ｉB が式
（３）で表される領域において歪低減ができる。
【発明の効果】以上説明したことら明らかなように、本
発明によれば次のような効果がある。バッファ回路にお
いて、出力電圧によって出力段のトランジスタのベース
電流の交流分の変動を低減するように帰還回路手段が制
御することによって、入力段のトランジスタのベース・
エミッタ間電圧の変動が低減され、歪も低減される。
発明によれば次のような効果がある。バッファ回路にお
いて、出力電圧によって出力段のトランジスタのベース
電流の交流分の変動を低減するように帰還回路手段が制
御することによって、入力段のトランジスタのベース・
エミッタ間電圧の変動が低減され、歪も低減される。
【図１】本発明に係る高速低歪バッファ回路の第１の実
施例を示す構成回路図である。
施例を示す構成回路図である。
【図２】第１の実施例の角周波数特性を示す特性曲線図
である。
である。
【図３】本発明に係る高速低歪バッファ回路の第２の実
施例を示す構成回路図である。
施例を示す構成回路図である。
【図４】従来のバッファ回路の一例を示す回路図であ
る。
る。
【図５】従来のバッファ回路の角周波数特性等を示す特
性曲線図である。
性曲線図である。
１，２，６，７，８ トランジスタ ３，４，９，１０，１１ 定電流源 ５ 容量負荷 １２ 抵抗 １３ インピーダンス １４ 伝達関数回路 ５０，５０ａ 帰還回路手段 ５１ 差動増幅回路 ５２ エミッタ・ホロワ回路 １００ 入力電圧 １０１ 出力電圧 １０２ バイアス電圧
Claims (1)
- 【請求項１】演算増幅器等の出力段に用いられるバッフ
ァ回路において、 入力段である第１のエッミタ・ホロワ回路と、 この第１のエッミタ・ホロワ回路の出力に接続される出
力段である第２のエッミタ・ホロワ回路と、 この第２のエッミタ・ホロワ回路の出力により前記第１
のエッミタ・ホロワ回路のバイアス電流を制御する帰還
回路手段とを備えたことを特徴とする高速低歪バッファ
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP848792A JPH05199042A (ja) | 1992-01-21 | 1992-01-21 | 高速低歪バッファ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP848792A JPH05199042A (ja) | 1992-01-21 | 1992-01-21 | 高速低歪バッファ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05199042A true JPH05199042A (ja) | 1993-08-06 |
Family
ID=11694476
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP848792A Pending JPH05199042A (ja) | 1992-01-21 | 1992-01-21 | 高速低歪バッファ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05199042A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008530884A (ja) * | 2005-02-09 | 2008-08-07 | エヌエックスピー ビー ヴィ | 増幅器を有する受信機 |
-
1992
- 1992-01-21 JP JP848792A patent/JPH05199042A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008530884A (ja) * | 2005-02-09 | 2008-08-07 | エヌエックスピー ビー ヴィ | 増幅器を有する受信機 |
| JP4756136B2 (ja) * | 2005-02-09 | 2011-08-24 | エスティー‐エリクソン、ソシエテ、アノニム | 増幅器を有する受信機 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0110007Y2 (ja) | ||
| JP3409053B2 (ja) | 複合差動増幅器 | |
| JPH0865134A (ja) | バッファ回路 | |
| US4074205A (en) | Input stage for fast-slewing amplifier | |
| JPH08237054A (ja) | 利得可変回路 | |
| US5406222A (en) | High gain transistor amplifier | |
| US6657496B2 (en) | Amplifier circuit with regenerative biasing | |
| US4075575A (en) | Input stage for fast-slewing amplifier | |
| JPH05199042A (ja) | 高速低歪バッファ回路 | |
| JPH0832367A (ja) | プッシュプル増幅器 | |
| JPH04369105A (ja) | 増幅器 | |
| JP2504075B2 (ja) | トランジスタ増幅器 | |
| JP2665840B2 (ja) | 電圧電流変換回路 | |
| JPH0145766B2 (ja) | ||
| JP2623954B2 (ja) | 利得可変増幅器 | |
| JPH06177718A (ja) | エミツタ結合論理回路 | |
| JP2588164B2 (ja) | 反転増幅器 | |
| JPH0233387Y2 (ja) | ||
| JP3318624B2 (ja) | 制御回路 | |
| JP2665833B2 (ja) | リミッタ回路 | |
| JP2653495B2 (ja) | 帰還制御増幅回路 | |
| EP1503497B1 (en) | Apparatus and method for converting a fully-differential class-AB input signal to a rail-to-rail single ended output signal | |
| JP2520219Y2 (ja) | 電力増幅器 | |
| JP2661303B2 (ja) | 変調回路 | |
| JP2969665B2 (ja) | バイアス電圧設定回路 |