JPH0865134A - バッファ回路 - Google Patents

Abstract

(57)【要約】 【目的】出力信号のダイナミックレンジを最小値から最
大値まで可変とする。 【構成】トランジスタＱ１１，Ｑ１２は、差動アンプを
構成し、トランジスタＱ１３，Ｑ１４は、別の差動アン
プを構成する。トランジスタＱ１１，Ｑ１３のベ−ス
は、入力端子１１に接続される。トランジスタＱ１２の
ベ−スは、電圧源１５に接続され、トランジスタＱ１４
のベ−スは、電圧源１６に接続される。トランジスタＱ
１３がオフの場合、電流源Ｉ２の電流は、トランジスタ
Ｑ１４を介してトランジスタＱ１６のエミッタに供給さ
れ、トランジスタＱ１１がオフの場合、電流源Ｉ１の電
流は、トランジスタＱ１５，Ｑ１２を介して流れる。従
って、電圧源１５，１６の電圧値を変化させることによ
り、出力信号ＶｏｕｔのダイナミックレンジをＶＥＥ
（最小値）からＶＣＣ（最大値）まで可変できる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、特に１ビット・デジタ
ルアナログコンバ−タ（ＤＡＣ）の出力信号が入力され
るバッファ回路に関する。

【０００２】

【従来の技術】図１０は、従来のバッファ回路を示すも
のである。ｎｐｎ型バイポ−ラトランジスタＱ１及びｐ
ｎｐ型バイポ−ラトランジスタＱ２のベ−スは、それぞ
れ入力端子１１に接続されている。トランジスタＱ１の
コレクタは、電源端子１２に接続され、エミッタは、定
電流源Ｉ１を介して接地端子１３に接続されている。ト
ランジスタＱ２のエミッタは、定電流源Ｉ２を介して電
源端子１２に接続され、コレクタは、接地端子１３に接
続されている。

【０００３】また、ｎｐｎ型バイポ−ラトランジスタＱ
３のベ−スは、トランジスタＱ２のエミッタに接続さ
れ、コレクタは、電源端子１２に接続され、エミッタ
は、出力端子１４に接続されている。ｐｎｐ型バイポ−
ラトランジスタＱ４のベ−スは、トランジスタＱ１のエ
ミッタに接続され、コレクタは、接地端子１３に接続さ
れ、エミッタは、出力端子１４に接続されている。

【０００４】図１１は、図１０のバッファ回路の入力信
号Ｖｉｎと出力信号Ｖｏｕｔの関係を示すものである。
まず、入力信号Ｖｉｎの電位が、接地電位（０Ｖ）を基
準にしてＶＢＥと（ＶＣＣ−ＶＢＥ）の間に存在する場
合、全てのトランジスタＱ１〜Ｑ４はオン状態である。
従って、出力信号Ｖｏｕｔは、入力信号Ｖｉｎの変化に
対してリニアに変化する。なお、ＶＣＣは、電源電位で
あり、ＶＢＥは、バイポ−ラトランジスタのオン電圧で
ある。

【０００５】次に、入力信号Ｖｉｎの電位が、接地電位
（０Ｖ）を基準にして（ＶＣＣ−ＶＢＥ）を越えた場
合、トランジスタＱ２のベ−ス・エミッタ間の電圧は、
オン電圧ＶＢＥよりも低くなるため、トランジスタＱ２
は、オフ状態となる。従って、定電流源Ｉ２の電流は、
トランジスタＱ３のベ−スに流れ込むため、トランジス
タＱ３は、オン状態を維持する。

【０００６】一方、トランジスタＱ４のベ−ス・エミッ
タ間の電圧は、オン電圧ＶＢＥよりも低くなるため、ト
ランジスタＱ４は、オフ状態となる。従って、出力信号
Ｖｏｕｔは、（ＶＣＣ−ＶＢＥ）の電位でクリップされ
る。

【０００７】次に、入力信号Ｖｉｎの電位が、接地電位
（０Ｖ）を基準にしてＶＢＥよりも低くなった場合、ト
ランジスタＱ１のベ−ス・エミッタ間の電圧は、オン電
圧ＶＢＥよりも低くなるため、トランジスタＱ１は、オ
フ状態となる。従って、定電流源Ｉ１の電流は、全てト
ランジスタＱ４のベ−スに流れ込むため、トランジスタ
Ｑ４は、オン状態を維持する。

【０００８】一方、トランジスタＱ３のベ−ス・エミッ
タ間の電圧は、オン電圧ＶＢＥよりも低くなるため、ト
ランジスタＱ３は、オフ状態となる。従って、出力信号
Ｖｏｕｔは、ＶＢＥの電位でクリップされる。

【０００９】

【発明が解決しようとする課題】このように、従来のバ
ッファ回路では、入力信号の電位Ｖｉｎがトランジスタ
のオン電圧ＶＢＥよりも低くなると、出力信号の電位Ｖ
ｏｕｔがＶＢＥでクリップしてしまい、かつ、入力信号
の電位Ｖｉｎが（ＶＣＣ−ＶＢＥ）を越えると、出力信
号の電位Ｖｏｕｔが（ＶＣＣ−ＶＢＥ）でクリップして
しまうという欠点がある。

【００１０】また、この欠点は、近年の低電源電圧にお
ける回路動作に支障をきたしている。即ち、出力信号の
電源利用効率が悪いことによる出力歪みを防止するため
には、入力信号を減衰させる必要がある。一方、入力信
号を減衰させると、ＳＮ比が悪化する欠点がある。

【００１１】本発明は、上記欠点を解決すべくなされた
もので、その目的は、第一に、低い電源電圧でも動作が
可能であり、入力信号及び出力信号のダイナミックレン
ジが電源電圧と等しくできるバッファ回路を提供するこ
と、第二に、外部コントロ−ル信号により出力信号の振
幅を可変し得るリミッタ作用を付加し、任意の振幅の出
力信号を出力し得るバッファ回路を提供することであ
る。

【００１２】

【課題を解決するための手段】上記目的を達成するた
め、本発明のバッファ回路は、入力端子に接続される入
力段及び出力端子に接続される出力段と、第１電源端子
と前記出力端子の間に直列に接続される第１電流源及び
第１スイッチ回路と、第２電源端子と前記出力端子の間
に直列に接続される第２電流源及び第２スイッチ回路
と、第１基準電圧源及び第１スイッチ制御部から構成さ
れ、前記入力端子の電圧が前記第１基準電圧源の電圧よ
りも小さい場合には、前記第１スイッチ回路を閉じて前
記第１電流源を前記出力端子に接続する第１電圧検出手
段と、第２基準電圧源及び第２スイッチ制御部から構成
され、前記入力端子の電圧が前記第２基準電圧源の電圧
よりも大きい場合には、前記第２スイッチ回路を閉じて
前記第２電流源を前記出力端子に接続する第２電圧検出
手段とを備えている。

【００１３】本発明のバッファ回路は、ベ−スが入力端
子に接続され、コレクタが第１電源端子に接続される第
１トランジスタと、前記第１トランジスタと共に差動ア
ンプを構成し、ベ−スが第１電圧源に接続され、コレク
タが出力端子に接続され、エミッタが前記第１トランジ
スタのエミッタに接続される第２トランジスタと、ベ−
スが前記入力端子に接続され、コレクタが第２電源端子
に接続される第３トランジスタと、前記第３トランジス
タと共に差動アンプを構成し、ベ−スが第２電圧源に接
続され、コレクタが前記出力端子に接続され、エミッタ
が前記第３トランジスタのエミッタに接続される第４ト
ランジスタと、前記第１及び第２トランジスタのエミッ
タと前記第２電源端子との間に接続される第１定電流源
と、前記第１電源端子と前記第３及び第４トランジスタ
のエミッタとの間に接続される第２定電流源と、ベ−ス
が前記第３及び第４トランジスタのエミッタに接続さ
れ、コレクタが前記第１電源端子に接続され、エミッタ
が前記出力端子に接続される第５トランジスタと、ベ−
スが前記第１及び第２トランジスタのエミッタに接続さ
れ、コレクタが前記第２電源端子に接続され、エミッタ
が前記出力端子に接続される第６トランジスタとを備え
ている。

【００１４】前記第１電圧源は、前記第２トランジスタ
のベ−スと前記第２電源端子との間に直列接続される第
１抵抗及び第７トランジスタから構成され、前記第２電
圧源は、前記第１電源端子と前記第４トランジスタのベ
−スとの間に直列接続される第２抵抗及び第８トランジ
スタから構成され、前記第１定電流源は、前記第７トラ
ンジスタとカレントミラ−回路を構成する第９トランジ
スタから構成され、前記第２定電流源は、前記第８トラ
ンジスタとカレントミラ−回路を構成する第１０トラン
ジスタから構成され、前記第１及び第２抵抗の間に第３
定電流源をさらに備えている。

【００１５】前記第１電圧源は、ベ−ス及びコレクタが
前記第２トランジスタのベ−スに接続され、エミッタが
前記第２電源端子に接続される第７トランジスタから構
成され、前記第２電圧源は、エミッタが前記第１電源端
子に接続され、ベ−ス及びコレクタが前記第４トランジ
スタのベ−スに接続される第８トランジスタから構成さ
れ、前記第１定電流源は、前記第７トランジスタとカレ
ントミラ−回路を構成する第９トランジスタから構成さ
れ、前記第２定電流源は、前記第８トランジスタとカレ
ントミラ−回路を構成する第１０トランジスタから構成
され、前記第２トランジスタのエミッタ面積は、前記第
９トランジスタのエミッタ面積のＮ（Ｎは１以上の数）
倍であり、前記第４トランジスタのエミッタ面積は、前
記第１０トランジスタのエミッタ面積のＮ倍であり、前
記第７及び第８トランジスタの間に第３定電流源をさら
に備えている。

【００１６】前記第１電圧源は、前記第２トランジスタ
のベ−スと前記第２電源端子との間に直列接続される第
１抵抗及び第７トランジスタから構成され、前記第２電
圧源は、前記第１電源端子と前記第４トランジスタのベ
−スとの間に直列接続される第２抵抗及び第８トランジ
スタから構成され、前記第１定電流源は、前記第７トラ
ンジスタとカレントミラ−回路を構成する第９トランジ
スタから構成され、前記第２定電流源は、前記第８トラ
ンジスタとカレントミラ−回路を構成する第１０トラン
ジスタから構成され、前記第１トランジスタのコレクタ
は、前記第２電圧源を介して前記第１電源端子に接続さ
れる。また、前記第１電源端子と前記第１電圧源の間に
接続される第４定電流源と、ベ−スが前記第１電圧源に
接続され、コレクタが前記第８及び第１０トランジスタ
のベ−スに接続され、エミッタが前記第９トランジスタ
のコレクタに接続される第１１トランジスタとをさらに
備えている。

【００１７】前記第１電圧源は、ベ−ス及びコレクタが
前記第２トランジスタのベ−スに接続され、エミッタが
前記第２電源端子に接続される第７トランジスタから構
成され、前記第２電圧源は、エミッタが前記第１電源端
子に接続され、ベ−ス及びコレクタが前記第４トランジ
スタのベ−スに接続される第８トランジスタから構成さ
れ、前記第１定電流源は、前記第７トランジスタとカレ
ントミラ−回路を構成する第９トランジスタから構成さ
れ、前記第２定電流源は、前記第８トランジスタとカレ
ントミラ−回路を構成する第１０トランジスタから構成
され、前記第１トランジスタのコレクタは、前記第２電
圧源を介して前記第１電源端子に接続される。また、前
記第１電源端子と前記第１電圧源の間に接続される第４
定電流源と、ベ−スが前記第１電圧源に接続され、コレ
クタが前記第８及び第１０トランジスタのベ−スに接続
され、エミッタが前記第９トランジスタのコレクタに接
続される第１１トランジスタとをさらに備え、前記第２
及び第１１トランジスタのエミッタ面積は、前記第９ト
ランジスタのエミッタ面積のＮ（Ｎは１以上の数）倍で
あり、前記第４トランジスタのエミッタ面積は、前記第
１０トランジスタのエミッタ面積のＮ倍である。

【００１８】前記第１電圧源は、前記第２トランジスタ
のベ−スと前記第２電源端子との間に直列接続される第
１抵抗及び第７トランジスタから構成され、前記第２電
圧源は、前記第１電源端子と前記第４トランジスタのベ
−スとの間に直列接続される第２抵抗及び第８トランジ
スタから構成される。また、外部コントロ−ル信号によ
り電流の量を可変でき、前記電流を前記第２電圧源に供
給する可変電流源と、前記第８トランジスタと共にカレ
ントミラ−回路を構成し、前記電流を前記第１電圧源に
供給する第１３トランジスタとをさらに備えている。

【００１９】

【作用】上記構成によれば、第１及び第２トランジスタ
で構成される差動アンプと第３及び第４トランジスタで
構成される差動アンプを有している。このため、出力信
号のダイナミックレンジを第１電源端子の電位から第２
電源端子の電位までとすることができる。

【００２０】従って、入力信号を減衰させる必要がな
く、出力信号に出力歪みが生じることもない。また、入
出力信号のダイナミックレンジをほぼ第１電源端子の電
位から第２電源端子の電位までとすることができ、従来
より取り扱える信号の振幅を大きくできるため、ＳＮ比
が良好になり、低い電源電圧でも動作が可能となる。

【００２１】また、外部コントロ−ル信号により可変電
流源の電流値を可変させ、第１及び第２電圧源が発生す
る電圧を変化させることにより、出力信号のダイナミッ
クレンジを可変できるため、デジタル信号などを取り扱
う際に、デジタル信号の振幅の制御が容易になり、か
つ、ミュ−ト操作も可能になる。

【００２２】また、第１及び第２電圧源を抵抗とトラン
ジスタにより構成し、又は、第２及び第４トランジスタ
のエミッタ面積をＮ倍とすることで、第１及び第２定電
流源が飽和するのを防止している。

【００２３】

【実施例】以下、図面を参照しながら、本発明のバッフ
ァ回路を詳細に説明する。図１は、本発明のバッファ回
路の概念図を示すものである。入力信号は、入力段１１
に入力され、出力信号は、出力段（例えばＳＥＰＰ）１
２から出力される。

【００２４】第１電圧検出手段は、スイッチ制御部１３
ａと基準電圧源１４ａから構成されている。スイッチ制
御部１３ａは、スイッチ回路１５ａを制御する。このス
イッチ回路１５ａは、電流源１６ａを出力端子１７に接
続し又は切り離す。

【００２５】第２電圧検出手段は、スイッチ制御部１３
ｂと基準電圧源１４ｂから構成されている。スイッチ制
御部１３ｂは、スイッチ回路１５ｂを制御する。このス
イッチ回路１５ｂは、電流源１６ｂを出力端子１７に接
続し又は切り離す。

【００２６】入力信号の電圧（接地電位を基準とする）
が基準電圧源１４ａの基準電圧（接地電位を基準とす
る）Ｖ１よりも小さくなると、スイッチ制御部１３ａ
は、スイッチ回路１５ａを閉じるように制御し、電流源
１６ａを出力端子１７に接続する。また、入力信号の電
圧が基準電圧源１４ｂの基準電圧（接地電位を基準とす
る）Ｖ２よりも大きくなると、スイッチ制御部１３ｂ
は、スイッチ回路１５ｂを閉じるように制御し、電流源
１６ｂを出力端子１７に接続する。

【００２７】これにより、低い電源電圧でも動作が可能
であり、入力信号及び出力信号のダイナミックレンジを
電源電圧に等しくできる。また、基準電圧源１４ａ，１
４ｂが発生する基準電圧を可変にすることにより、出力
信号のダイナミックレンジを可変とすることができる。

【００２８】図２は、図１のバッファ回路の第１及び第
２電圧検出手段の一例を示したものである。即ち、スイ
ッチ制御部１３ａ，１３ｂは、差動アンプから構成さ
れ、基準電圧源１４ａ，１４ｂは、定電源から構成され
ている。 ［Ａ］ 図３は、本発明の第１実施例に係わるバッファ
回路を示している。

【００２９】ｎｐｎ型バイポ−ラトランジスタＱ１１，
Ｑ１２は、差動アンプを構成している。トランジスタＱ
１１のベ−スは、入力端子１１に接続され、コレクタ
は、例えば正電位を供給する電源端子１２に接続され、
エミッタは、定電流源Ｉ１を介して例えば接地電位を供
給する電源端子１３に接続されている。

【００３０】トランジスタＱ１２のベ−スは、電圧源１
５に接続され、コレクタは、出力端子１４に接続され、
エミッタは、定電流源Ｉ１を介して電源端子１３に接続
されている。

【００３１】ｐｎｐ型バイポ−ラトランジスタＱ１３，
Ｑ１４は、差動アンプを構成している。トランジスタＱ
１３のベ−スは、入力端子１１に接続され、コレクタ
は、電源端子１３に接続され、エミッタは、定電流源Ｉ
２を介して電源端子１２に接続されている。

【００３２】トランジスタＱ１４のベ−スは、電圧源１
６に接続され、コレクタは、出力端子１４に接続され、
エミッタは、定電流源Ｉ２を介して電源端子１２に接続
されている。

【００３３】電圧源１５は、トランジスタＱ１２のベ−
スと電源端子１３間に電圧Ｖ１を印加し、電圧源１６
は、トランジスタＱ１４のベ−スと電源端子１２間に電
圧Ｖ２を印加する。即ち、トランジスタＱ１２のベ−ス
電位は、Ｖ１となり、トランジスタＱ１４のベ−ス電位
は、（ＶＣＣ−Ｖ２）となる。

【００３４】なお、電圧源１５，１６の電圧Ｖ１，Ｖ２
は、出力信号Ｖｏｕｔの振幅の最大値を決めるものであ
る。ｎｐｎ型バイポ−ラトランジスタＱ１５のベ−ス
は、トランジスタＱ１３，Ｑ１４のエミッタに接続さ
れ、コレクタは、電源端子１２に接続され、エミッタ
は、出力端子１４に接続されている。ｐｎｐ型バイポ−
ラトランジスタＱ１６のベ−スは、トランジスタＱ１
１，Ｑ１２のエミッタに接続され、コレクタは、電源端
子１３に接続され、エミッタは、出力端子１４に接続さ
れている。

【００３５】図４は、図１のバッファ回路の入力信号Ｖ
ｉｎと出力信号Ｖｏｕｔの関係を示すものである。な
お、電源端子１２の電位ＶＣＣは、正電位とし、電源端
子１３の電位は、接地電位とする。また、電圧源１５の
電圧Ｖ１は、（１）式の条件を満たし、電圧源１６の電
圧Ｖ２は、（２）式の条件を満たしているものとする。

【００３６】 （ＶＣＣ／２）＞Ｖ１≧ＶＢＥ …（１） （ＶＣＣ／２）＞Ｖ２≧ＶＢＥ …（２） (a) まず、入力信号Ｖｉｎの電位が接地電位（０Ｖ）
とトランジスタＱ１２のベ−ス電位（Ｖ１）との間にあ
る場合（Ｖ１＞Ｖｉｎ＞０）を考える。

【００３７】この場合、差動アンプを構成するトランジ
スタＱ１１，Ｑ１２のうち、トランジスタＱ１１は、オ
フ状態、トランジスタＱ１２は、オン状態となる。ま
た、差動アンプを構成するトランジスタＱ１３，Ｑ１４
のうち、トランジスタＱ１３は、オン状態、トランジス
タＱ１４は、オフ状態となる。

【００３８】従って、定電流源Ｉ１による電流は、電源
端子１２からトランジスタＱ１５，Ｑ１２を介して電源
端子１３に流れる。つまり、トランジスタＱ１５は、エ
ミッタフォロアとなるため、入力信号Ｖｉｎの瞬時値
は、トランジスタＱ１３，Ｑ１５を介して、出力信号Ｖ
ｏｕｔとして出力される。

【００３９】この時、出力端子１４から出力される出力
信号Ｖｏｕｔの最低電圧は、トランジスタＱ１５によっ
てトランジスタＱ１２が飽和状態になるまでである。従
って、出力信号Ｖｏｕｔの最低電圧Ｖｏｕｔ（ｍｉｎ）
は、（３）式のようになる。

【００４０】 Ｖｏｕｔ（ｍｉｎ）＝（Ｖ１−ＶＢＥ） …（３） （但し、トランジスタＱ１２の飽和電圧は０とする。） なお、上記（３）式によれば、Ｖ１＝ＶＢＥのときにＶ
ｏｕｔ（ｍｉｎ）＝０Ｖとなり、出力信号Ｖｏｕｔの振
幅は、接地電位（０Ｖ）まで確保することができる。但
し、Ｖ１＜ＶＢＥのときは、トランジスタＱ１２がオン
することはないので、出力信号Ｖｏｕｔは従来と同じ波
形になり、Ｖ１≧（ＶＣＣ／２）のときは、トランジス
タＱ１１はオンすることはないので、トランジスタＱ１
１，Ｑ１６を介する出力信号分はなく、そのとき（ＶＣ
Ｃ／２）＞Ｖ２ならば、トランジスタＱ１３，Ｑ１５を
介し、信号は出力される。

【００４１】(b) 次に、入力信号Ｖｉｎの電位がトラ
ンジスタＱ１２のベ−ス電位（Ｖ１）とトランジスタＱ
１４のベ−ス電位（ＶＣＣ−Ｖ２）との間にある場合
（ＶＣＣ−Ｖ２＞Ｖｉｎ＞Ｖ１）を考える。

【００４２】この場合、差動アンプを構成するトランジ
スタＱ１１，Ｑ１２のうち、トランジスタＱ１１は、オ
ン状態、トランジスタＱ１２は、オフ状態となる。ま
た、差動アンプを構成するトランジスタＱ１３，Ｑ１４
のうち、トランジスタＱ１３は、オン状態、トランジス
タＱ１４は、オフ状態となる。

【００４３】即ち、トランジスタＱ１５，Ｑ１６は、オ
ン状態となり、このバッファ回路は、シングルエンデド
プッシュプル（ＳＥＰＰ）回路となる。従って、入力信
号Ｖｉｎの瞬時値は、トランジスタＱ１１，Ｑ１６，Ｑ
１３，Ｑ１５を介して、出力信号Ｖｏｕｔとして出力さ
れる。

【００４４】(c) 次に、入力信号Ｖｉｎの電位がトラ
ンジスタＱ１４のベ−ス電位（ＶＣＣ−Ｖ２）と電源電
位（ＶＣＣ）との間にある場合（ＶＣＣ＞Ｖｉｎ＞ＶＣ
Ｃ−Ｖ２）を考える。

【００４５】この場合、差動アンプを構成するトランジ
スタＱ１１，Ｑ１２のうち、トランジスタＱ１１は、オ
ン状態、トランジスタＱ１２は、オフ状態となる。ま
た、差動アンプを構成するトランジスタＱ１３，Ｑ１４
のうち、トランジスタＱ１３は、オフ状態、トランジス
タＱ１４は、オン状態となる。

【００４６】従って、定電流源Ｉ２による電流は、電源
端子１２からトランジスタＱ１４，Ｑ１６を介して電源
端子１３に流れる。つまり、トランジスタＱ１６は、エ
ミッタフォロアとなるため、入力信号Ｖｉｎの瞬時値
は、トランジスタＱ１１，Ｑ１６を介して、出力信号Ｖ
ｏｕｔとして出力される。

【００４７】この時、出力端子１４から出力される出力
信号Ｖｏｕｔの最高電圧は、トランジスタＱ１６によっ
てトランジスタＱ１４が飽和状態になるまでである。従
って、出力信号Ｖｏｕｔの最高電圧Ｖｏｕｔ（ｍａｘ）
は、（４）式のようになる。

【００４８】 Ｖｏｕｔ（ｍａｘ）＝（ＶＣＣ−Ｖ２＋ＶＢＥ） …（４） （但し、トランジスタＱ１４の飽和電圧は０とする。） なお、上記（４）式によれば、Ｖ２＝ＶＢＥのときにＶ
ｏｕｔ（ｍａｘ）＝ＶＣＣとなり、出力信号Ｖｏｕｔの
振幅は、電源電位（ＶＣＣ）まで確保することができ
る。但し、Ｖ２＜ＶＢＥのときは、トランジスタＱ１４
はオンすることはないので、出力信号Ｖｏｕｔは従来と
同じ波形になり、Ｖ２≧（ＶＣＣ／２）のときは、トラ
ンジスタＱ１３はオンすることはないので、トランジス
タＱ１３，Ｑ１５を介する出力信号分はなく、そのとき
（ＶＣＣ／２）＞Ｖ１ならば、トランジスタＱ１１，Ｑ
１６を介し、信号は出力される。

【００４９】特に、Ｖ１≧（ＶＣＣ／２）＋ＶＢＥ，Ｖ
２≧（ＶＣＣ／２）＋ＶＢＥのときは、常にトランジス
タＱ１２又はトランジスタＱ１４の少なくとも１つが飽
和してしまうので、入力信号に対する出力信号Ｖｏｕｔ
は出力されない。

【００５０】上記構成のバッファ回路によれば、低い電
源電圧でも動作が可能であり、入力信号及び出力信号の
ダイナミックレンジを電源電圧と等しくすることができ
る。また、電圧源の電圧値を所定の値に設定することに
より、任意の振幅の出力信号を出力し得るバッファ回路
を提供することができる。

【００５１】即ち、電源端子１２の電位がＶＣＣ（正電
位）、電源端子１３の電位が０Ｖである場合には、Ｖ
１，Ｖ２＝ＶＢＥのときに出力信号Ｖｏｕｔのダイナミ
ックレンジが最大、即ち電源電圧と等しくなり、Ｖ１，
Ｖ２＝（ＶＣＣ／２）＋ＶＢＥのときに最小、即ち零と
なる。 ［Ｂ］ 図５は、本発明の第２実施例に係わるバッファ
回路を示している。

【００５２】このバッファ回路の特徴は、電圧源１５を
ｎｐｎ型バイポ−ラトランジスタＱ１７及び抵抗Ｒ１に
より構成し、電圧源１６をｐｎｐ型バイポ−ラトランジ
スタＱ１８及び抵抗Ｒ２により構成し、定電流源Ｉ１を
ｎｐｎ型バイポ−ラトランジスタＱ１９により構成し、
定電流源Ｉ２をｐｎｐ型バイポ−ラトランジスタＱ２０
により構成した点にある。

【００５３】以下、本実施例のバッファ回路の構成につ
いて説明する。ｎｐｎ型バイポ−ラトランジスタＱ１
１，Ｑ１２は、差動アンプを構成している。トランジス
タＱ１１のベ−スは、入力端子１１に接続され、コレク
タは、例えば正電位を供給する電源端子１２に接続さ
れ、エミッタは、定電流源Ｉ１であるｎｐｎ型バイポ−
ラトランジスタＱ１９のコレクタに接続されている。ト
ランジスタＱ１９のエミッタは、例えば接地電位を供給
する電源端子１３に接続されている。

【００５４】トランジスタＱ１２のベ−スは、電圧源１
５を構成する抵抗Ｒ１の一端に接続され、コレクタは、
出力端子１４に接続され、エミッタは、定電流源Ｉ１で
あるトランジスタＱ１９のコレクタに接続されている。
抵抗Ｒ１の他端は、ｎｐｎ型バイポ−ラトランジスタＱ
１７のベ−ス及びコレクタに接続されている。トランジ
スタＱ１７のエミッタは、電源端子１３に接続され、ベ
−スは、トランジスタＱ１９のベ−スに接続されてい
る。

【００５５】ｐｎｐ型バイポ−ラトランジスタＱ１３，
Ｑ１４は、差動アンプを構成している。トランジスタＱ
１３のベ−スは、入力端子１１に接続され、コレクタ
は、電源端子１３に接続され、エミッタは、定電流源Ｉ
２であるｐｎｐ型バイポ−ラトランジスタＱ２０のコレ
クタに接続されている。トランジスタＱ２０のエミッタ
は、電源端子１２に接続されている。

【００５６】トランジスタＱ１４のベ−スは、電圧源１
６を構成する抵抗Ｒ２の一端に接続され、コレクタは、
出力端子１４に接続され、エミッタは、定電流源Ｉ２で
あるトランジスタＱ２０のコレクタに接続されている。
抵抗Ｒ２の他端は、ｐｎｐ型バイポ−ラトランジスタＱ
１８のベ−ス及びコレクタに接続されている。トランジ
スタＱ１８のエミッタは、電源端子１２に接続され、ベ
−スは、トランジスタＱ２０のベ−スに接続されてい
る。

【００５７】定電流源Ｉ３は、抵抗Ｒ１の一端と抵抗Ｒ
２の一端の間に接続されている。ｎｐｎ型バイポ−ラト
ランジスタＱ１５のベ−スは、トランジスタＱ１３，Ｑ
１４のエミッタに接続され、コレクタは、電源端子１２
に接続され、エミッタは、出力端子１４に接続されてい
る。ｐｎｐ型バイポ−ラトランジスタＱ１６のベ−ス
は、トランジスタＱ１１，Ｑ１２のエミッタに接続さ
れ、コレクタは、電源端子１３に接続され、エミッタ
は、出力端子１４に接続されている。

【００５８】上記構成のバッファ回路において、定電流
源Ｉ３による定電流をＩ、抵抗Ｒ１の抵抗値をＲ１、抵
抗Ｒ２の抵抗値をＲ２、トランジスタＱ１７，Ｑ１８の
ベ−ス・エミッタ間電圧をＶＢＥとすると、トランジス
タＱ１２のベ−スに印加される電位は、ＶＢＥ＋（Ｒ１
×Ｉ）となり、トランジスタＱ１４のベ−スに印加され
る電位は、ＶＣＣ−｛ＶＢＥ＋（Ｒ２×Ｉ）｝となる。

【００５９】即ち、図１の電圧源１５の電圧Ｖ１がＶＢ
Ｅ＋（Ｒ１×Ｉ）、Ｖ２がＶＢＥ＋（Ｒ２×Ｉ）に対応
していることになる。なお、抵抗Ｒ１は、定電流源Ｉ
１、即ちトランジスタＱ１９が飽和状態になるのを防止
するためのものであり、抵抗Ｒ２は、定電流源Ｉ２、即
ちトランジスタＱ２０が飽和状態になるのを防止するた
めのものである。

【００６０】上記構成のバッファ回路によれば、低い電
源電圧でも動作が可能であり、入力信号及び出力信号の
ダイナミックレンジを電源電圧と等しくすることができ
る。また、電圧源の電圧値を所定の値に設定することに
より、任意の振幅の出力信号を出力し得るバッファ回路
を提供することができる。 ［Ｃ］ 図６は、本発明の第３実施例に係わるバッファ
回路を示している。

【００６１】このバッファ回路の特徴は、電圧源１５を
ｎｐｎ型バイポ−ラトランジスタＱ１７により構成し、
電圧源１６をｐｎｐ型バイポ−ラトランジスタＱ１８に
より構成し、定電流源Ｉ１をｎｐｎ型バイポ−ラトラン
ジスタＱ１９により構成し、定電流源Ｉ２をｐｎｐ型バ
イポ−ラトランジスタＱ２０により構成し、トランジス
タＱ１２，Ｑ１４のエミッタ面積をＮ倍にした点にあ
る。

【００６２】以下、本実施例のバッファ回路の構成につ
いて説明する。ｎｐｎ型バイポ−ラトランジスタＱ１
１，Ｑ１２は、差動アンプを構成している。トランジス
タＱ１１のベ−スは、入力端子１１に接続され、コレク
タは、例えば正電位を供給する電源端子１２に接続さ
れ、エミッタは、定電流源Ｉ１であるｎｐｎ型バイポ−
ラトランジスタＱ１９のコレクタに接続されている。ト
ランジスタＱ１９のエミッタは、例えば接地電位を供給
する電源端子１３に接続されている。

【００６３】トランジスタＱ１２のベ−スは、電圧源１
５を構成するｎｐｎ型バイポ−ラトランジスタＱ１７の
ベ−ス及びコレクタに接続され、コレクタは、出力端子
１４に接続され、エミッタは、定電流源Ｉ１であるトラ
ンジスタＱ１９のコレクタに接続されている。トランジ
スタＱ１７のエミッタは、電源端子１３に接続され、ベ
−スは、トランジスタＱ１９のベ−スに接続されてい
る。

【００６４】ｐｎｐ型バイポ−ラトランジスタＱ１３，
Ｑ１４は、差動アンプを構成している。トランジスタＱ
１３のベ−スは、入力端子１１に接続され、コレクタ
は、電源端子１３に接続され、エミッタは、定電流源Ｉ
２であるｐｎｐ型バイポ−ラトランジスタＱ２０のコレ
クタに接続されている。トランジスタＱ２０のエミッタ
は、電源端子１２に接続されている。

【００６５】トランジスタＱ１４のベ−スは、電圧源１
６を構成するｐｎｐ型バイポ−ラトランジスタＱ１８の
ベ−ス及びコレクタに接続され、コレクタは、出力端子
１４に接続され、エミッタは、定電流源Ｉ２であるトラ
ンジスタＱ２０のコレクタに接続されている。トランジ
スタＱ１８のエミッタは、電源端子１２に接続され、ベ
−スは、トランジスタＱ２０のベ−スに接続されてい
る。

【００６６】定電流源Ｉ３は、トランジスタＱ１７のコ
レクタとトランジスタＱ１８のコレクタの間に接続され
ている。ｎｐｎ型バイポ−ラトランジスタＱ１５のベ−
スは、トランジスタＱ１３，Ｑ１４のエミッタに接続さ
れ、コレクタは、電源端子１２に接続され、エミッタ
は、出力端子１４に接続されている。ｐｎｐ型バイポ−
ラトランジスタＱ１６のベ−スは、トランジスタＱ１
１，Ｑ１２のエミッタに接続され、コレクタは、電源端
子１３に接続され、エミッタは、出力端子１４に接続さ
れている。

【００６７】上記構成のバッファ回路において、定電流
源Ｉ３による定電流をＩ、トランジスタＱ１７，Ｑ１８
のベ−ス・エミッタ間電圧をＶＢＥとすると、トランジ
スタＱ１２のベ−スに印加される電位は、ＶＢＥとな
り、トランジスタＱ１４のベ−スに印加される電位は、
ＶＣＣ−ＶＢＥとなる。

【００６８】即ち、図１の電圧源１５の電圧Ｖ１，Ｖ２
が、共にＶＢＥに対応していることになる。つまり、出
力信号Ｖｏｕｔのダイナミックレンジを電源電圧と等し
くすることができる。

【００６９】なお、トランジスタＱ１２のエミッタ面積
をＮ倍にしてあるのは、定電流源Ｉ１、即ちトランジス
タＱ１９が飽和状態になるのを防止するためのものであ
り、トランジスタＱ１４のエミッタ面積をＮ倍にしてあ
るのは、定電流源Ｉ２、即ちトランジスタＱ２０が飽和
状態になるのを防止するためのものである。

【００７０】上記構成のバッファ回路によれば、低い電
源電圧でも動作が可能であり、入力信号及び出力信号の
ダイナミックレンジを電源電圧と等しくすることができ
る。また、電圧源の電圧値を所定の値に設定することに
より、任意の振幅の出力信号を出力し得るバッファ回路
を提供することができる。 ［Ｄ］ 図７は、本発明の第４実施例に係わるバッファ
回路を示している。

【００７１】このバッファ回路の特徴は、第２実施例の
バッファ回路と比較すると、定電流源Ｉ３を電源端子１
２側に設けて定電流源Ｉ４とした点にある。以下、本実
施例のバッファ回路の構成について説明する。

【００７２】ｎｐｎ型バイポ−ラトランジスタＱ１１，
Ｑ１２は、差動アンプを構成している。トランジスタＱ
１１のベ−スは、入力端子１１に接続され、コレクタ
は、電圧源１６を構成する抵抗Ｒ２の一端に接続され、
エミッタは、定電流源Ｉ１であるｎｐｎ型バイポ−ラト
ランジスタＱ１９のコレクタに接続されている。トラン
ジスタＱ１９のエミッタは、例えば接地電位を供給する
電源端子１３に接続されている。

【００７３】トランジスタＱ１２のベ−スは、電圧源１
５を構成する抵抗Ｒ１の一端に接続され、コレクタは、
出力端子１４に接続され、エミッタは、定電流源Ｉ１で
あるトランジスタＱ１９のコレクタに接続されている。
抵抗Ｒ１の他端は、ｎｐｎ型バイポ−ラトランジスタＱ
１７のベ−ス及びコレクタに接続されている。トランジ
スタＱ１７のエミッタは、電源端子１３に接続され、ベ
−スは、トランジスタＱ１９のベ−スに接続されてい
る。

【００７４】ｐｎｐ型バイポ−ラトランジスタＱ１３，
Ｑ１４は、差動アンプを構成している。トランジスタＱ
１３のベ−スは、入力端子１１に接続され、コレクタ
は、電源端子１３に接続され、エミッタは、定電流源Ｉ
２であるｐｎｐ型バイポ−ラトランジスタＱ２０のコレ
クタに接続されている。トランジスタＱ２０のエミッタ
は、例えば正電位を供給する電源端子１２に接続されて
いる。

【００７５】トランジスタＱ１４のベ−スは、電圧源１
６を構成する抵抗Ｒ２の一端に接続され、コレクタは、
出力端子１４に接続され、エミッタは、定電流源Ｉ２で
あるトランジスタＱ２０のコレクタに接続されている。
抵抗Ｒ２の他端は、ｐｎｐ型バイポ−ラトランジスタＱ
１８のベ−ス及びコレクタに接続されている。トランジ
スタＱ１８のエミッタは、電源端子１２に接続され、ベ
−スは、トランジスタＱ２０のベ−スに接続されてい
る。

【００７６】定電流源Ｉ４は、電源端子１２と抵抗Ｒ１
の一端の間に接続されている。ｎｐｎ型バイポ−ラトラ
ンジスタＱ１５のベ−スは、トランジスタＱ１３，Ｑ１
４のエミッタに接続され、コレクタは、電源端子１２に
接続され、エミッタは、出力端子１４に接続されてい
る。ｐｎｐ型バイポ−ラトランジスタＱ１６のベ−ス
は、トランジスタＱ１１，Ｑ１２のエミッタに接続さ
れ、コレクタは、電源端子１３に接続され、エミッタ
は、出力端子１４に接続されている。

【００７７】また、ｎｐｎ型バイポ−ラトランジスタＱ
２１のベ−スは、電圧源１５を構成する抵抗Ｒ１の一端
に接続され、コレクタは、トランジスタＱ１８，Ｑ２０
のベ−スに接続され、エミッタは、定電流源Ｉ１を構成
するトランジスタＱ１９のコレクタに接続されている。

【００７８】トランジスタＱ２１は、トランジスタＱ１
１がオフ状態のときにおいても、トランジスタＱ１３の
エミッタに電流を供給するために設けられたものであ
る。即ち、トランジスタＱ１１がオフ状態でも、トラン
ジスタＱ２１がオン状態であるため、トランジスタＱ１
３，Ｑ２０はオン状態になる。

【００７９】上記構成のバッファ回路において、定電流
源Ｉ４による定電流をＩ、抵抗Ｒ１の抵抗値をＲ１、抵
抗Ｒ２の抵抗値をＲ２、トランジスタＱ１７，Ｑ１８の
ベ−ス・エミッタ間電圧をＶＢＥとすると、トランジス
タＱ１２のベ−スに印加される電位は、ＶＢＥ＋（Ｒ１
×Ｉ）となり、トランジスタＱ１４のベ−スに印加され
る電位は、ＶＣＣ−｛ＶＢＥ＋（Ｒ２×Ｉ）｝となる。

【００８０】即ち、図１の電圧源１５の電圧Ｖ１がＶＢ
Ｅ＋（Ｒ１×Ｉ）、Ｖ２がＶＢＥ＋（Ｒ２×Ｉ）に対応
していることになる。なお、抵抗Ｒ１は、定電流源Ｉ
１、即ちトランジスタＱ１９が飽和状態になるのを防止
するためのものであり、抵抗Ｒ２は、定電流源Ｉ２、即
ちトランジスタＱ２０が飽和状態になるのを防止するた
めのものである。

【００８１】上記構成のバッファ回路によれば、低い電
源電圧でも動作が可能であり、入力信号及び出力信号の
ダイナミックレンジを電源電圧と等しくすることができ
る。また、電圧源の電圧値を所定の値に設定することに
より、任意の振幅の出力信号を出力し得るバッファ回路
を提供することができる。 ［Ｅ］ 図８は、本発明の第５実施例に係わるバッファ
回路を示している。

【００８２】このバッファ回路の特徴は、第３実施例の
バッファ回路と比較すると、定電流源Ｉ３を電源端子１
２側に設けて定電流源Ｉ４とした点にある。以下、本実
施例のバッファ回路の構成について説明する。

【００８３】ｎｐｎ型バイポ−ラトランジスタＱ１１，
Ｑ１２は、差動アンプを構成している。トランジスタＱ
１１のベ−スは、入力端子１１に接続され、コレクタ
は、電圧源１６を構成するｐｎｐ型バイポ−ラトランジ
スタＱ１８のベ−ス及びコレクタに接続され、エミッタ
は、定電流源Ｉ１であるｎｐｎ型バイポ−ラトランジス
タＱ１９のコレクタに接続されている。トランジスタＱ
１９のエミッタは、例えば接地電位を供給する電源端子
１３に接続されている。

【００８４】トランジスタＱ１２のベ−スは、電圧源１
５を構成するｎｐｎ型バイポ−ラトランジスタＱ１７の
ベ−ス及びコレクタに接続され、コレクタは、出力端子
１４に接続され、エミッタは、定電流源Ｉ１であるトラ
ンジスタＱ１９のコレクタに接続されている。トランジ
スタＱ１７のエミッタは、電源端子１３に接続され、ベ
−スは、トランジスタＱ１９のベ−スに接続されてい
る。

【００８５】ｐｎｐ型バイポ−ラトランジスタＱ１３，
Ｑ１４は、差動アンプを構成している。トランジスタＱ
１３のベ−スは、入力端子１１に接続され、コレクタ
は、電源端子１３に接続され、エミッタは、定電流源Ｉ
２であるｐｎｐ型バイポ−ラトランジスタＱ２０のコレ
クタに接続されている。トランジスタＱ２０のエミッタ
は、電源端子１２に接続されている。

【００８６】トランジスタＱ１４のベ−スは、電圧源１
６を構成するｐｎｐ型バイポ−ラトランジスタＱ１８の
ベ−ス及びコレクタに接続され、コレクタは、出力端子
１４に接続され、エミッタは、定電流源Ｉ２であるトラ
ンジスタＱ２０のコレクタに接続されている。トランジ
スタＱ１８のエミッタは、電源端子１２に接続され、ベ
−スは、トランジスタＱ２０のベ−スに接続されてい
る。

【００８７】定電流源Ｉ４は、電源端子１２とトランジ
スタＱ１７のコレクタの間に接続されている。ｎｐｎ型
バイポ−ラトランジスタＱ１５のベ−スは、トランジス
タＱ１３，Ｑ１４のエミッタに接続され、コレクタは、
電源端子１２に接続され、エミッタは、出力端子１４に
接続されている。ｐｎｐ型バイポ−ラトランジスタＱ１
６のベ−スは、トランジスタＱ１１，Ｑ１２のエミッタ
に接続され、コレクタは、電源端子１３に接続され、エ
ミッタは、出力端子１４に接続されている。

【００８８】また、ｎｐｎ型バイポ−ラトランジスタＱ
２１のベ−スは、電圧源１５を構成するトランジスタＱ
１７のベ−スに接続され、コレクタは、トランジスタＱ
１８，Ｑ２０のベ−スに接続され、エミッタは、定電流
源Ｉ１を構成するトランジスタＱ１９のコレクタに接続
されている。

【００８９】トランジスタＱ２１は、トランジスタＱ１
１がオフ状態のときにおいても、トランジスタＱ１３の
エミッタに電流を供給するために設けられたものであ
る。即ち、トランジスタＱ１１がオフ状態でも、トラン
ジスタＱ２１がオン状態であるため、トランジスタＱ１
３，Ｑ２０はオン状態になる。

【００９０】上記構成のバッファ回路において、定電流
源Ｉ４による定電流をＩ、トランジスタＱ１７，Ｑ１８
のベ−ス・エミッタ間電圧をＶＢＥとすると、トランジ
スタＱ１２のベ−スに印加される電位は、ＶＢＥとな
り、トランジスタＱ１４のベ−スに印加される電位は、
ＶＣＣ−ＶＢＥとなる。

【００９１】即ち、図１の電圧源１５の電圧Ｖ１，Ｖ２
が、共にＶＢＥに対応していることになる。つまり、出
力信号Ｖｏｕｔのダイナミックレンジを電源電圧と等し
くすることができる。

【００９２】なお、トランジスタＱ１２のエミッタ面積
をＮ倍にしてあるのは、定電流源Ｉ１、即ちトランジス
タＱ１９が飽和状態になるのを防止するためのものであ
り、トランジスタＱ１４のエミッタ面積をＮ倍にしてあ
るのは、定電流源Ｉ２、即ちトランジスタＱ２０が飽和
状態になるのを防止するためのものである。

【００９３】上記構成のバッファ回路によれば、低い電
源電圧でも動作が可能であり、入力信号及び出力信号の
ダイナミックレンジを電源電圧と等しくすることができ
る。また、電圧源の電圧値を所定の値に設定することに
より、任意の振幅の出力信号を出力し得るバッファ回路
を提供することができる。 ［Ｆ］ 図９は、本発明の第６実施例に係わるバッファ
回路を示している。

【００９４】この実施例の特徴は、外部コントロ−ル信
号を入力する端子を設け、当該外部コントロ−ル信号に
より任意の振幅の出力信号を出力し得る点にある。この
バッファ回路の構成について説明する。

【００９５】ｎｐｎ型バイポ−ラトランジスタＱ１１，
Ｑ１２は、差動アンプを構成している。トランジスタＱ
１１のベ−スは、入力端子１１に接続され、コレクタ
は、例えば正電位を供給する電源端子１２に接続され、
エミッタは、定電流源Ｉ１を介して例えば接地電位を供
給する電源端子１３に接続されている。

【００９６】トランジスタＱ１２のベ−スは、電圧源１
５を構成する抵抗Ｒ１の一端に接続され、コレクタは、
出力端子１４に接続され、エミッタは、定電流源Ｉ１を
介して電源端子１３に接続されている。

【００９７】ｐｎｐ型バイポ−ラトランジスタＱ１３，
Ｑ１４は、差動アンプを構成している。トランジスタＱ
１３のベ−スは、入力端子１１に接続され、コレクタ
は、電源端子１３に接続され、エミッタは、定電流源Ｉ
２を介して電源端子１２に接続されている。

【００９８】トランジスタＱ１４のベ−スは、電圧源１
６を構成する抵抗Ｒ２の一端に接続され、コレクタは、
出力端子１４に接続され、エミッタは、定電流源Ｉ２を
介して電源端子１２に接続されている。

【００９９】抵抗Ｒ１の他端は、ｎｐｎ型バイポ−ラト
ランジスタＱ１７のベ−ス及びコレクタに接続されてい
る。トランジスタＱ１７のエミッタは、電源端子１３に
接続されている。また、抵抗Ｒ２の他端は、ｐｎｐ型バ
イポ−ラトランジスタＱ１８のベ−ス及びコレクタに接
続されている。トランジスタＱ１８のエミッタは、電源
端子１２に接続されている。

【０１００】電圧源１５は、トランジスタＱ１２のベ−
スと電源端子１３間に電圧Ｖ１を印加し、電圧源１６
は、トランジスタＱ１４のベ−スと電源端子１２間に電
圧Ｖ２を印加する。なお、電圧源１５，１６の電圧Ｖ
１，Ｖ２は、出力信号Ｖｏｕｔの振幅の最大値を決める
ものである。

【０１０１】ｎｐｎ型バイポ−ラトランジスタＱ１５の
ベ−スは、トランジスタＱ１３，Ｑ１４のエミッタに接
続され、コレクタは、電源端子１２に接続され、エミッ
タは、出力端子１４に接続されている。ｐｎｐ型バイポ
−ラトランジスタＱ１６のベ−スは、トランジスタＱ１
１，Ｑ１２のエミッタに接続され、コレクタは、電源端
子１３に接続され、エミッタは、出力端子１４に接続さ
れている。

【０１０２】また、ｎｐｎ型バイポ−ラトランジスタＱ
２２のベ−スは、制御端子１７に接続され、エミッタ
は、抵抗Ｒ３を介して電源端子１３に接続され、コレク
タは、電圧源１６の抵抗Ｒ２の一端に接続されている。
なお、外部コントロ−ル信号は、制御端子１７に入力さ
れる。

【０１０３】ｐｎｐ型バイポ−ラトランジスタＱ２３の
ベ−スは、トランジスタＱ１８のベ−スに接続され、エ
ミッタは、電源端子１２に接続され、コレクタは、電圧
源１５の抵抗Ｒ１の一端に接続されている。なお、トラ
ンジスタＱ１８，Ｑ２３は、カレントミラ−回路を構成
している。

【０１０４】上記構成のバッファ回路によれば、外部コ
ントロ−ル信号の電位を変化させることにより、電流源
（トランジスタＱ２２）に流れる電流の値を変化させる
ことができる。

【０１０５】つまり、トランジスタＱ２２に流れる電流
をＩ、トランジスタＱ１７，Ｑ１８のベ−ス・エミッタ
間電圧をＶＢＥとすると、トランジスタＱ１２のベ−ス
に印加される電位は、ＶＢＥ＋（Ｒ１×Ｉ）となり、ト
ランジスタＱ１４のベ−スに印加される電位は、ＶＣＣ
−｛ＶＢＥ＋（Ｒ２×Ｉ）｝となる。

【０１０６】即ち、電圧源１５の電圧Ｖ１は、ＶＢＥ＋
（Ｒ１×Ｉ）となり、電圧源１６の電圧Ｖ２は、ＶＢＥ
＋（Ｒ２×Ｉ）となる。つまり、外部コントロ−ル信号
により電流値Ｉを変化させることにより、出力信号Ｖｏ
ｕｔのダイナミックレンジを任意の値に設定することが
できる。従って、デジタル信号などを取り扱う際に、デ
ジタル信号の振幅の制御が容易になり、かつ、ミュ−ト
操作も可能になる。

【０１０７】

【発明の効果】以上、説明したように、本発明のバッフ
ァ回路によれば、次のような効果を奏する。出力信号Ｖ
ｏｕｔのダイナミックレンジを電源電圧に等しくするこ
とができる。従って、入力信号Ｖｉｎを減衰させる必要
がなく、出力信号に出力歪みが生じることもない。ま
た、入出力信号のダイナミックレンジを電源電圧に等し
くできるため、従来よりも取り扱う信号の振幅を大きく
とることができるので、ＳＮ比が良好になり、低い電源
電圧でも動作が可能となる。

【０１０８】また、電圧源の電圧Ｖ１，Ｖ２を変化させ
ることにより、出力信号Ｖｏｕｔのダイナミックレンジ
を可変できるため、デジタル信号などを取り扱う際に、
デジタル信号の振幅の制御が容易になり、かつ、ミュ−
ト操作も可能になる。さらに、外部コントロ−ル信号に
より出力信号のダイナミックレンジを可変することもで
きる。

【図面の簡単な説明】

【図１】本発明のバッファ回路の概念を示すブロック
図。

【図２】図１の第１及び第２電圧検出手段の具体例を示
す図。

【図３】本発明の第１実施例に係わるバッファ回路を示
す回路図。

【図４】図１のバッファ回路の入出力信号の波形を示す
波形図。

【図５】本発明の第２実施例に係わるバッファ回路を示
す回路図。

【図６】本発明の第３実施例に係わるバッファ回路を示
す回路図。

【図７】本発明の第４実施例に係わるバッファ回路を示
す回路図。

【図８】本発明の第５実施例に係わるバッファ回路を示
す回路図。

【図９】本発明の第６実施例に係わるバッファ回路を示
す回路図。

【図１０】従来のバッファ回路を示す回路図。

【図１１】図１０のバッファ回路の入出力信号の波形を
示す波形図。

【符号の説明】

１１ …入力端子、 １２，１３ …電源端子、 １４ …出力端子、 １５，１６ …電圧源、 １７ …制御端子、 Ｑ１〜Ｑ４，Ｑ１１〜Ｑ２２ …バイポ−ラトランジス
タ、 Ｉ１〜Ｉ４ …定電流源、 Ｒ１，Ｒ２ …抵抗。

Claims (7)

【特許請求の範囲】
1. 【請求項１】 入力端子に接続される入力段及び出力端
   子に接続される出力段と、 第１電源端子と前記出力端子の間に直列に接続される第
   １電流源及び第１スイッチ回路と、 第２電源端子と前記出力端子の間に直列に接続される第
   ２電流源及び第２スイッチ回路と、 第１基準電圧源及び第１スイッチ制御部から構成され、
   前記入力端子の電圧が前記第１基準電圧源の電圧よりも
   小さい場合には、前記第１スイッチ回路を閉じて前記第
   １電流源を前記出力端子に接続する第１電圧検出手段
   と、 第２基準電圧源及び第２スイッチ制御部から構成され、
   前記入力端子の電圧が前記第２基準電圧源の電圧よりも
   大きい場合には、前記第２スイッチ回路を閉じて前記第
   ２電流源を前記出力端子に接続する第２電圧検出手段と
   を具備することを特徴とするバッファ回路。
2. 【請求項２】 ベ−スが入力端子に接続され、コレクタ
   が第１電源端子に接続される第１トランジスタと、 前記第１トランジスタと共に差動アンプを構成し、ベ−
   スが第１電圧源に接続され、コレクタが出力端子に接続
   され、エミッタが前記第１トランジスタのエミッタに接
   続される第２トランジスタと、 ベ−スが前記入力端子に接続され、コレクタが第２電源
   端子に接続される第３トランジスタと、 前記第３トランジスタと共に差動アンプを構成し、ベ−
   スが第２電圧源に接続され、コレクタが前記出力端子に
   接続され、エミッタが前記第３トランジスタのエミッタ
   に接続される第４トランジスタと、 前記第１及び第２トランジスタのエミッタと前記第２電
   源端子との間に接続される第１定電流源と、 前記第１電源端子と前記第３及び第４トランジスタのエ
   ミッタとの間に接続される第２定電流源と、 ベ−スが前記第３及び第４トランジスタのエミッタに接
   続され、コレクタが前記第１電源端子に接続され、エミ
   ッタが前記出力端子に接続される第５トランジスタと、 ベ−スが前記第１及び第２トランジスタのエミッタに接
   続され、コレクタが前記第２電源端子に接続され、エミ
   ッタが前記出力端子に接続される第６トランジスタとを
   具備することを特徴とするバッファ回路。
3. 【請求項３】 請求項１に記載のバッファ回路におい
   て、 前記第１電圧源は、前記第２トランジスタのベ−スと前
   記第２電源端子との間に直列接続される第１抵抗及び第
   ７トランジスタから構成され、前記第２電圧源は、前記
   第１電源端子と前記第４トランジスタのベ−スとの間に
   直列接続される第２抵抗及び第８トランジスタから構成
   され、 前記第１定電流源は、前記第７トランジスタとカレント
   ミラ−回路を構成する第９トランジスタから構成され、
   前記第２定電流源は、前記第８トランジスタとカレント
   ミラ−回路を構成する第１０トランジスタから構成さ
   れ、 前記第１及び第２抵抗の間に第３定電流源をさらに具備
   することを特徴とするバッファ回路。
4. 【請求項４】 請求項１に記載のバッファ回路におい
   て、 前記第１電圧源は、ベ−ス及びコレクタが前記第２トラ
   ンジスタのベ−スに接続され、エミッタが前記第２電源
   端子に接続される第７トランジスタから構成され、前記
   第２電圧源は、エミッタが前記第１電源端子に接続さ
   れ、ベ−ス及びコレクタが前記第４トランジスタのベ−
   スに接続される第８トランジスタから構成され、 前記第１定電流源は、前記第７トランジスタとカレント
   ミラ−回路を構成する第９トランジスタから構成され、
   前記第２定電流源は、前記第８トランジスタとカレント
   ミラ−回路を構成する第１０トランジスタから構成さ
   れ、 前記第２トランジスタのエミッタ面積は、前記第９トラ
   ンジスタのエミッタ面積のＮ（Ｎは１以上の数）倍であ
   り、前記第４トランジスタのエミッタ面積は、前記第１
   ０トランジスタのエミッタ面積のＮ倍であり、 前記第１及び第２抵抗の間に第３定電流源をさらに具備
   することを特徴とするバッファ回路。
5. 【請求項５】 請求項１に記載のバッファ回路におい
   て、 前記第１電圧源は、前記第２トランジスタのベ−スと前
   記第２電源端子との間に直列接続される第１抵抗及び第
   ７トランジスタから構成され、前記第２電圧源は、前記
   第１電源端子と前記第４トランジスタのベ−スとの間に
   直列接続される第２抵抗及び第８トランジスタから構成
   され、 前記第１定電流源は、前記第７トランジスタとカレント
   ミラ−回路を構成する第９トランジスタから構成され、
   前記第２定電流源は、前記第８トランジスタとカレント
   ミラ−回路を構成する第１０トランジスタから構成さ
   れ、 前記第１トランジスタのコレクタは、前記第２電圧源を
   介して前記第１電源端子に接続され、 前記第１電源端子と前記第１電圧源の間に接続される第
   ４定電流源と、ベ−スが前記第１電圧源に接続され、コ
   レクタが前記第８及び第１０トランジスタのベ−スに接
   続され、エミッタが前記第９トランジスタのコレクタに
   接続される第１１トランジスタとをさらに具備すること
   を特徴とするバッファ回路。
6. 【請求項６】 請求項１に記載のバッファ回路におい
   て、 前記第１電圧源は、ベ−ス及びコレクタが前記第２トラ
   ンジスタのベ−スに接続され、エミッタが前記第２電源
   端子に接続される第７トランジスタから構成され、前記
   第２電圧源は、エミッタが前記第１電源端子に接続さ
   れ、ベ−ス及びコレクタが前記第４トランジスタのベ−
   スに接続される第８トランジスタから構成され、 前記第１定電流源は、前記第７トランジスタとカレント
   ミラ−回路を構成する第９トランジスタから構成され、
   前記第２定電流源は、前記第８トランジスタとカレント
   ミラ−回路を構成する第１０トランジスタから構成さ
   れ、 前記第１トランジスタのコレクタは、前記第２電圧源を
   介して前記第１電源端子に接続され、 前記第１電源端子と前記第１電圧源の間に接続される第
   ４定電流源と、ベ−スが前記第１電圧源に接続され、コ
   レクタが前記第８及び第１０トランジスタのベ−スに接
   続され、エミッタが前記第９トランジスタのコレクタに
   接続される第１１トランジスタとをさらに具備し、 前記第２及び第１１トランジスタのエミッタ面積は、前
   記第９トランジスタのエミッタ面積のＮ（Ｎは１以上の
   数）倍であり、前記第４トランジスタのエミッタ面積
   は、前記第１０トランジスタのエミッタ面積のＮ倍であ
   ることを特徴とするバッファ回路。
7. 【請求項７】 請求項１に記載のバッファ回路におい
   て、 前記第１電圧源は、前記第２トランジスタのベ−スと前
   記第２電源端子との間に直列接続される第１抵抗及び第
   ７トランジスタから構成され、前記第２電圧源は、前記
   第１電源端子と前記第４トランジスタのベ−スとの間に
   直列接続される第２抵抗及び第８トランジスタから構成
   され、 外部コントロ−ル信号により電流の量を可変でき、前記
   電流を前記第２電圧源に供給する可変電流源と、前記第
   ８トランジスタと共にカレントミラ−回路を構成し、前
   記電流を前記第１電圧源に供給する第１３トランジスタ
   とをさらに具備することを特徴とするバッファ回路。