JPH05199197A - マルチフレーム信号通信方式 - Google Patents
マルチフレーム信号通信方式Info
- Publication number
- JPH05199197A JPH05199197A JP4009567A JP956792A JPH05199197A JP H05199197 A JPH05199197 A JP H05199197A JP 4009567 A JP4009567 A JP 4009567A JP 956792 A JP956792 A JP 956792A JP H05199197 A JPH05199197 A JP H05199197A
- Authority
- JP
- Japan
- Prior art keywords
- frame
- signal
- communication system
- signal communication
- mfp
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】
【目的】 本発明はマルチフレーム信号通信方式に関
し、簡単な構成で確実にマルチフレーム同期がとれるマ
ルチフレーム信号通信方式の提供を目的とする。 【構成】 装置間でマルチフレーム構成のデータ信号を
通信するマルチフレーム信号通信方式において、送信部
１は、例えばフレームａ−１〜ａ−３の各シリアルデー
タより成るマルチフレーム構成のデータ信号ＭＦＤと共
に該マルチフレームの境界を表すマルチフレームパルス
信号ＭＦＰ−１，ＭＦＰ−２等を送信する。そして、受
信部２は、受信したデータ信号ａ−１〜ａ−３を例えば
シリアルーパラレル変換部によりパラレルデータに変換
し、これを受信したマルチフレームパルス信号ＭＦＰ−
２によりラッチ回路に切り出す。
し、簡単な構成で確実にマルチフレーム同期がとれるマ
ルチフレーム信号通信方式の提供を目的とする。 【構成】 装置間でマルチフレーム構成のデータ信号を
通信するマルチフレーム信号通信方式において、送信部
１は、例えばフレームａ−１〜ａ−３の各シリアルデー
タより成るマルチフレーム構成のデータ信号ＭＦＤと共
に該マルチフレームの境界を表すマルチフレームパルス
信号ＭＦＰ−１，ＭＦＰ−２等を送信する。そして、受
信部２は、受信したデータ信号ａ−１〜ａ−３を例えば
シリアルーパラレル変換部によりパラレルデータに変換
し、これを受信したマルチフレームパルス信号ＭＦＰ−
２によりラッチ回路に切り出す。
Description
【０００１】
【産業上の利用分野】本発明はマルチフレーム信号通信
方式に関し、更に詳しくは装置間でマルチフレーム構成
のデータ信号を通信するマルチフレーム信号通信方式に
関する。マルチフレーム信号通信方式は、装置間で多数
ビットから成る情報単位の通信を行うような場合に適し
ており、簡単な構成で確実にマルチフレーム同期がとれ
るマルチフレーム信号通信方式の提供が望まれる。
方式に関し、更に詳しくは装置間でマルチフレーム構成
のデータ信号を通信するマルチフレーム信号通信方式に
関する。マルチフレーム信号通信方式は、装置間で多数
ビットから成る情報単位の通信を行うような場合に適し
ており、簡単な構成で確実にマルチフレーム同期がとれ
るマルチフレーム信号通信方式の提供が望まれる。
【０００２】
【従来の技術】図４は一例のディジタル通信システムの
構成を示す図で、図において５０ａ〜５０ｄは端末装置
（ＴＥ）、５１ａ，５１ｂは網終端装置（ＮＴ）、６０
はディジタル伝送網、６１ａ，６１ｂは加入者線終端装
置（ＳＬＴ）、６２はディジタル交換装置（ＳＬＭ）、
７０は中央の監視制御部、８０ａ〜８０ｆはディジタル
伝送網６０の監視・制御用信号の送受信部（Ｔ／Ｒ）で
ある。
構成を示す図で、図において５０ａ〜５０ｄは端末装置
（ＴＥ）、５１ａ，５１ｂは網終端装置（ＮＴ）、６０
はディジタル伝送網、６１ａ，６１ｂは加入者線終端装
置（ＳＬＴ）、６２はディジタル交換装置（ＳＬＭ）、
７０は中央の監視制御部、８０ａ〜８０ｆはディジタル
伝送網６０の監視・制御用信号の送受信部（Ｔ／Ｒ）で
ある。
【０００３】監視制御部７０は、ディジタル伝送網６０
内の各装置及び遠隔の網終端装置５１ａ，５１ｂに対し
て制御用データやパラメータ等の送信及び監視データの
収集を行うことにより、ディジタル通信システムにおけ
るルーチング機能の検査やディジタル伝送路の折り返
し試験等を行っている。かかる場合の制御用データ、
パラメータ及び監視データ等は一般に多数ビットから成
る情報であることが多く、このために、情報の単位をマ
ルチフレーム構成のシリアル信号に分解して送信し、受
信側ではマルチフレーム同期をとってこれらを組み立て
ることが行われる。
内の各装置及び遠隔の網終端装置５１ａ，５１ｂに対し
て制御用データやパラメータ等の送信及び監視データの
収集を行うことにより、ディジタル通信システムにおけ
るルーチング機能の検査やディジタル伝送路の折り返
し試験等を行っている。かかる場合の制御用データ、
パラメータ及び監視データ等は一般に多数ビットから成
る情報であることが多く、このために、情報の単位をマ
ルチフレーム構成のシリアル信号に分解して送信し、受
信側ではマルチフレーム同期をとってこれらを組み立て
ることが行われる。
【０００４】図５は従来のマルチフレーム信号通信方式
の構成を示す図で、図において３０は送信部、３１は発
振器（ＯＳＣ）、３２はカウンタ（ＣＴＲ）、３３はデ
コーダ（ＤＥＣ）、４０は受信部、４１はフレームビッ
ト検出部、４２はカウンタ（ＣＴＲ）、４３はマルチフ
レーム化部、４４はデコーダ（ＤＥＣ）、４５はラッチ
パルス形成部、４６はＡＮＤゲート回路（Ａ）、４７は
シリアル−パラレル変換部（ＳＰ）、４８はラッチ回路
である。
の構成を示す図で、図において３０は送信部、３１は発
振器（ＯＳＣ）、３２はカウンタ（ＣＴＲ）、３３はデ
コーダ（ＤＥＣ）、４０は受信部、４１はフレームビッ
ト検出部、４２はカウンタ（ＣＴＲ）、４３はマルチフ
レーム化部、４４はデコーダ（ＤＥＣ）、４５はラッチ
パルス形成部、４６はＡＮＤゲート回路（Ａ）、４７は
シリアル−パラレル変換部（ＳＰ）、４８はラッチ回路
である。
【０００５】図６は従来のマルチフレーム信号通信方式
の動作タイミングチャートであり、以下、図５，図６を
参照して動作を説明する。送信部３０は、サンプリング
クロック信号ＳＣＬＫと、マルチフレーム構成の制御用
データ信号ＭＦＤ´と、各フレームの先頭で発生するよ
うなフレームパルス信号ＦＰとを送信している。制御用
データ信号ＭＦＤ´の１フレームは８ビットから成って
おり、その内の先頭ビットはフレームビットとして使用
されている。この例では、１マルチフレームは４フレー
ムから構成されており、最初の１フレームのフレームビ
ットを「０」、残りの３フレームのフレームビットを夫
々「１」とすることでマルチフレームの先頭を識別させ
ている。
の動作タイミングチャートであり、以下、図５，図６を
参照して動作を説明する。送信部３０は、サンプリング
クロック信号ＳＣＬＫと、マルチフレーム構成の制御用
データ信号ＭＦＤ´と、各フレームの先頭で発生するよ
うなフレームパルス信号ＦＰとを送信している。制御用
データ信号ＭＦＤ´の１フレームは８ビットから成って
おり、その内の先頭ビットはフレームビットとして使用
されている。この例では、１マルチフレームは４フレー
ムから構成されており、最初の１フレームのフレームビ
ットを「０」、残りの３フレームのフレームビットを夫
々「１」とすることでマルチフレームの先頭を識別させ
ている。
【０００６】即ち、フレームビット検出部４１のカウン
タ４２はフレームパルス信号ＦＰが「１」の時にカウン
トが付勢され、その時に、もし制御用データ信号ＭＦＤ
´のフレームビットが「０」の場合はクロック信号ＳＣ
ＬＫの立ち下がりでカウント値「０」をロード（リセッ
ト）される。また制御用データ信号ＭＦＤ´のフレーム
ビットが「１」の場合はクロック信号ＳＣＬＫの立ち下
がりで＋１される。マルチフレーム化部４３のデコーダ
４４はカウンタ４２のカウント出力をデコードしてお
り、図示の如く各フレームビットのパターンが「０１１
１」と続くと、カウンタ４２のカウント値が「３」にな
り、この時点でマルチフレームタイミング信号ＭＦＴを
「１」にする。ラッチパルス形成部４５のＡＮＤゲート
回路４６はマルチフレームタイミング信号ＭＦＴ、フレ
ームパルス信号ＦＰ及びサンプリングクロック信号ＳＣ
ＬＫの論理積をとっており、これにより図示のタイミン
グにラッチパルス信号ＬＰを出力する。
タ４２はフレームパルス信号ＦＰが「１」の時にカウン
トが付勢され、その時に、もし制御用データ信号ＭＦＤ
´のフレームビットが「０」の場合はクロック信号ＳＣ
ＬＫの立ち下がりでカウント値「０」をロード（リセッ
ト）される。また制御用データ信号ＭＦＤ´のフレーム
ビットが「１」の場合はクロック信号ＳＣＬＫの立ち下
がりで＋１される。マルチフレーム化部４３のデコーダ
４４はカウンタ４２のカウント出力をデコードしてお
り、図示の如く各フレームビットのパターンが「０１１
１」と続くと、カウンタ４２のカウント値が「３」にな
り、この時点でマルチフレームタイミング信号ＭＦＴを
「１」にする。ラッチパルス形成部４５のＡＮＤゲート
回路４６はマルチフレームタイミング信号ＭＦＴ、フレ
ームパルス信号ＦＰ及びサンプリングクロック信号ＳＣ
ＬＫの論理積をとっており、これにより図示のタイミン
グにラッチパルス信号ＬＰを出力する。
【０００７】一方、シリアル−パラレル変換部４７には
入力の制御用データ信号ＭＦＤ´よりも１ビット分遅れ
た位相で該制御用データ信号ＭＦＤ´がシフトインされ
ており、ラッチパルス信号ＬＰが発生すると、シリアル
−パラレル変換部４７の４フレーム（３２ビット）分の
制御用データ信号ＳＰ00〜ＳＰ31が切り出され、ラッチ
回路４８にラッチされる。続く制御用データ信号ＭＦＤ
´についても同様である。
入力の制御用データ信号ＭＦＤ´よりも１ビット分遅れ
た位相で該制御用データ信号ＭＦＤ´がシフトインされ
ており、ラッチパルス信号ＬＰが発生すると、シリアル
−パラレル変換部４７の４フレーム（３２ビット）分の
制御用データ信号ＳＰ00〜ＳＰ31が切り出され、ラッチ
回路４８にラッチされる。続く制御用データ信号ＭＦＤ
´についても同様である。
【０００８】このように、従来は、まずフレームビット
検出部４１でマルチフレームビットを検出し、マルチフ
レーム化部４３で必要なフレーム数をマルチ化し、さら
にラッチパルス形成部４５でマルチフレーム毎のラッチ
パルスを形成するというような複雑な制御を行ってい
た。
検出部４１でマルチフレームビットを検出し、マルチフ
レーム化部４３で必要なフレーム数をマルチ化し、さら
にラッチパルス形成部４５でマルチフレーム毎のラッチ
パルスを形成するというような複雑な制御を行ってい
た。
【０００９】
【発明が解決しようとする課題】上記のように従来のマ
ルチフレーム信号通信方式では、受信部においてマルチ
フレーム構成の信号を組み立てるために複雑なタイミン
グ処理が必要であり、このためにハードウエア構成が大
きくなっていた。本発明の目的は、簡単な構成で確実に
マルチフレーム同期がとれるマルチフレーム信号通信方
式を提供することにある。
ルチフレーム信号通信方式では、受信部においてマルチ
フレーム構成の信号を組み立てるために複雑なタイミン
グ処理が必要であり、このためにハードウエア構成が大
きくなっていた。本発明の目的は、簡単な構成で確実に
マルチフレーム同期がとれるマルチフレーム信号通信方
式を提供することにある。
【００１０】
【課題を解決するための手段】上記の課題は図１の構成
により解決される。即ち、本発明のマルチフレーム信号
通信方式は、装置間でマルチフレーム構成のデータ信号
を通信するマルチフレーム信号通信方式において、マル
チフレーム構成のデータ信号ＭＦＤと共に該マルチフレ
ームの境界を表すマルチフレームパルス信号ＭＦＰを送
信する送信部１と、受信したマルチフレーム構成のデー
タ信号ＭＦＤを受信したマルチフレームパルス信号ＭＦ
Ｐにより切り出す受信部２とを備えるものである。
により解決される。即ち、本発明のマルチフレーム信号
通信方式は、装置間でマルチフレーム構成のデータ信号
を通信するマルチフレーム信号通信方式において、マル
チフレーム構成のデータ信号ＭＦＤと共に該マルチフレ
ームの境界を表すマルチフレームパルス信号ＭＦＰを送
信する送信部１と、受信したマルチフレーム構成のデー
タ信号ＭＦＤを受信したマルチフレームパルス信号ＭＦ
Ｐにより切り出す受信部２とを備えるものである。
【００１１】
【作用】本発明のマルチフレーム信号通信方式において
は、送信部１は、例えばフレームａ−１〜ａ−３の各シ
リアルデータより成るマルチフレーム構成のデータ信号
ＭＦＤと共に該マルチフレームの境界を表すマルチフレ
ームパルス信号ＭＦＰ−１，ＭＦＰ−２等を送信する。
そして、受信部２は、受信したデータ信号ａ−１〜ａ−
３を例えばシリアルーパラレル変換部によりパラレルデ
ータに変換し、これを受信したマルチフレームパルス信
号ＭＦＰ−２によりラッチ回路に切り出す。従って、簡
単な構成で確実にマルチフレーム同期がとれる。
は、送信部１は、例えばフレームａ−１〜ａ−３の各シ
リアルデータより成るマルチフレーム構成のデータ信号
ＭＦＤと共に該マルチフレームの境界を表すマルチフレ
ームパルス信号ＭＦＰ−１，ＭＦＰ−２等を送信する。
そして、受信部２は、受信したデータ信号ａ−１〜ａ−
３を例えばシリアルーパラレル変換部によりパラレルデ
ータに変換し、これを受信したマルチフレームパルス信
号ＭＦＰ−２によりラッチ回路に切り出す。従って、簡
単な構成で確実にマルチフレーム同期がとれる。
【００１２】
【実施例】以下、添付図面に従って本発明による実施例
を詳細に説明する。なお、全図を通して同一符号は同一
又は相当部分を示すものとする。図２は実施例のマルチ
フレーム信号通信方式の構成を示す図で、図において１
は送信部、１１は４．０９６ＭＨZ のマスタークロック
信号ＭＣＬＫを発生する発振器（ＯＳＣ）、１２はマス
タークロック信号ＭＣＬＫを分周する６ビットのリップ
ルキャリー・バイナリカウンタ（ＣＴＲ）、３３はカウ
ンタ１２の各出力に基づいて６４ＫＨZ （１５．６μＳ
周期）のマルチフレームパルス信号ＭＦＰを発生するデ
コーダ（ＤＥＣ）、２は受信部、２１はラッチパルス形
成部、２２はＡＮＤゲート回路（Ａ）、２３はシリアル
−パラレル変換部（ＳＰ）、２４はラッチ回路である。
を詳細に説明する。なお、全図を通して同一符号は同一
又は相当部分を示すものとする。図２は実施例のマルチ
フレーム信号通信方式の構成を示す図で、図において１
は送信部、１１は４．０９６ＭＨZ のマスタークロック
信号ＭＣＬＫを発生する発振器（ＯＳＣ）、１２はマス
タークロック信号ＭＣＬＫを分周する６ビットのリップ
ルキャリー・バイナリカウンタ（ＣＴＲ）、３３はカウ
ンタ１２の各出力に基づいて６４ＫＨZ （１５．６μＳ
周期）のマルチフレームパルス信号ＭＦＰを発生するデ
コーダ（ＤＥＣ）、２は受信部、２１はラッチパルス形
成部、２２はＡＮＤゲート回路（Ａ）、２３はシリアル
−パラレル変換部（ＳＰ）、２４はラッチ回路である。
【００１３】図３は実施例のマルチフレーム信号通信方
式の動作タイミングチャートであり、以下、図２，図３
を参照して動作を説明する。送信部１は、マスタークロ
ック信号ＭＣＬＫを２分周した２．０４８ＭＨZ のサン
プリングクロック信号ＳＣＬＫと、これに同期したマル
チフレーム構成の制御用データ信号ＭＦＤと、該制御用
データ信号ＭＦＤの先頭ビットに同期したマルチフレー
ムパルス信号ＭＦＰとを送信する。制御用データ信号Ｍ
ＦＤの１フレームはＣ0 〜Ｃ7 の８ビットから成ってお
り、本実施例では従来のようなフレームビットが必要な
いので、全８ビットを制御用データ信号ＭＦＤとして使
用できる。またこの例では、１マルチフレームは４フレ
ームから構成されている。
式の動作タイミングチャートであり、以下、図２，図３
を参照して動作を説明する。送信部１は、マスタークロ
ック信号ＭＣＬＫを２分周した２．０４８ＭＨZ のサン
プリングクロック信号ＳＣＬＫと、これに同期したマル
チフレーム構成の制御用データ信号ＭＦＤと、該制御用
データ信号ＭＦＤの先頭ビットに同期したマルチフレー
ムパルス信号ＭＦＰとを送信する。制御用データ信号Ｍ
ＦＤの１フレームはＣ0 〜Ｃ7 の８ビットから成ってお
り、本実施例では従来のようなフレームビットが必要な
いので、全８ビットを制御用データ信号ＭＦＤとして使
用できる。またこの例では、１マルチフレームは４フレ
ームから構成されている。
【００１４】ラッチパルス形成部２１のＡＮＤゲート回
路２２はマルチフレームパルス信号ＭＦＰ及びサンプリ
ングクロック信号ＳＣＬＫの論理積をとっており、これ
により図示のタイミングにラッチパルス信号ＬＰを出力
する。一方、シリアル−パラレル変換部２３には入力の
制御用データ信号ＭＦＤよりも１ビット分遅れた位相で
該制御用データ信号ＭＦＤがシフトインされており、ラ
ッチパルス信号ＬＰが発生すると、それまでにシリアル
−パラレル変換部２３に入力した４フレーム（３２ビッ
ト）分の制御用データ信号ＳＰ00〜ＳＰ31が切り出さ
れ、ラッチ回路２４にラッチされる。続く制御用データ
信号ＭＦＤについても同様である。
路２２はマルチフレームパルス信号ＭＦＰ及びサンプリ
ングクロック信号ＳＣＬＫの論理積をとっており、これ
により図示のタイミングにラッチパルス信号ＬＰを出力
する。一方、シリアル−パラレル変換部２３には入力の
制御用データ信号ＭＦＤよりも１ビット分遅れた位相で
該制御用データ信号ＭＦＤがシフトインされており、ラ
ッチパルス信号ＬＰが発生すると、それまでにシリアル
−パラレル変換部２３に入力した４フレーム（３２ビッ
ト）分の制御用データ信号ＳＰ00〜ＳＰ31が切り出さ
れ、ラッチ回路２４にラッチされる。続く制御用データ
信号ＭＦＤについても同様である。
【００１５】なお、上記実施例ではディジタル通信シス
テムへの適用例を示したがこれに限らない。本発明によ
るマルチフレーム信号通信方式は他のいかなる装置間の
通信にも適用できる。また、上記実施例では送信部１よ
り受信部２にサンプリングクロック信号ＳＣＬＫを送信
する場合を示したがこれに限らない。例えば送信部１及
び受信部２は他の網同期のとれたクロック信号を利用す
るようにしても良い。
テムへの適用例を示したがこれに限らない。本発明によ
るマルチフレーム信号通信方式は他のいかなる装置間の
通信にも適用できる。また、上記実施例では送信部１よ
り受信部２にサンプリングクロック信号ＳＣＬＫを送信
する場合を示したがこれに限らない。例えば送信部１及
び受信部２は他の網同期のとれたクロック信号を利用す
るようにしても良い。
【００１６】
【発明の効果】以上述べた如く本発明によれば、送信部
１はマルチフレーム構成のデータ信号ＭＦＤと共に該マ
ルチフレームの境界を表すマルチフレームパルス信号Ｍ
ＦＰを送信し、受信部２は受信したマルチフレーム構成
のデータ信号ＭＦＤを受信したマルチフレームパルス信
号ＭＦＰにより切り出すので、従来のように受信部にお
いてマルチフレーム構成の信号を組み立てるための複雑
なタイミング処理を行う必要がなく、簡単な構成で確実
にマルチフレーム同期がとれる。
１はマルチフレーム構成のデータ信号ＭＦＤと共に該マ
ルチフレームの境界を表すマルチフレームパルス信号Ｍ
ＦＰを送信し、受信部２は受信したマルチフレーム構成
のデータ信号ＭＦＤを受信したマルチフレームパルス信
号ＭＦＰにより切り出すので、従来のように受信部にお
いてマルチフレーム構成の信号を組み立てるための複雑
なタイミング処理を行う必要がなく、簡単な構成で確実
にマルチフレーム同期がとれる。
【００１７】従って、本発明を通信システムにおけるよ
うな多装置間の通信・制御に適用すれば、全体のハード
ウエアを大幅に削減できる。
うな多装置間の通信・制御に適用すれば、全体のハード
ウエアを大幅に削減できる。
【図１】図１は本発明の原理的構成図である。
【図２】図２は実施例のマルチフレーム信号通信方式の
構成を示す図である。
構成を示す図である。
【図３】図３は実施例のマルチフレーム信号通信方式の
動作タイミングチャートである。
動作タイミングチャートである。
【図４】図４は一例のディジタル通信システムの構成を
示す図である。
示す図である。
【図５】図５は従来のマルチフレーム信号通信方式の構
成を示す図である。
成を示す図である。
【図６】図６は従来のマルチフレーム信号通信方式の動
作タイミングチャートである。
作タイミングチャートである。
１ 送信部 ２ 受信部
Claims (1)
- 【請求項１】 装置間でマルチフレーム構成のデータ信
号を通信するマルチフレーム信号通信方式において、 マルチフレーム構成のデータ信号（ＭＦＤ）と共に該マ
ルチフレームの境界を表すマルチフレームパルス信号
（ＭＦＰ）を送信する送信部（１）と、 受信したマルチフレーム構成のデータ信号（ＭＦＤ）を
受信したマルチフレームパルス信号（ＭＦＰ）により切
り出す受信部（２）とを備えることを特徴とするマルチ
フレーム信号通信方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4009567A JPH05199197A (ja) | 1992-01-23 | 1992-01-23 | マルチフレーム信号通信方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4009567A JPH05199197A (ja) | 1992-01-23 | 1992-01-23 | マルチフレーム信号通信方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05199197A true JPH05199197A (ja) | 1993-08-06 |
Family
ID=11723876
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4009567A Pending JPH05199197A (ja) | 1992-01-23 | 1992-01-23 | マルチフレーム信号通信方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05199197A (ja) |
-
1992
- 1992-01-23 JP JP4009567A patent/JPH05199197A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5062124A (en) | Network synchronization system | |
| JPH055711Y2 (ja) | ||
| JPH05199197A (ja) | マルチフレーム信号通信方式 | |
| US5825834A (en) | Fast response system implementing a sampling clock for extracting stable clock information from a serial data stream with defined jitter characeristics and method therefor | |
| US5781587A (en) | Clock extraction circuit | |
| JP2001127744A (ja) | 調歩同期式データ通信装置、及び調歩同期式データ通信方法 | |
| JPH08256164A (ja) | 通信システム | |
| US4502138A (en) | Synchronization system for key telephone system | |
| JPS6333814B2 (ja) | ||
| JP2973725B2 (ja) | サブフレーム同期信号検出回路 | |
| JP2693831B2 (ja) | 補助信号伝送方式 | |
| JPH08256138A (ja) | クロック抽出回路 | |
| JP2698287B2 (ja) | 調歩同期方式通信のための受信回路 | |
| JPH10308082A (ja) | データセパレータ | |
| JPH02166939A (ja) | データサンプリングクロック生成装置 | |
| JPH01157142A (ja) | Ｃｍｉ符号伝送装置におけるタイミング抽出装置 | |
| JPH01309447A (ja) | 単線同期式通信方式 | |
| JPH11127145A (ja) | フレーム同期システムおよびフレーム同期方法 | |
| JPH0738554A (ja) | バースト信号位相制御回路 | |
| JPH0637743A (ja) | 直列データ受信装置 | |
| KR20010047787A (ko) | 피시엠 전송장비의 가입자신호 처리장치 | |
| JPS63232641A (ja) | ボコ−ダ方式による音声信号のデイジタル伝送方法 | |
| JPS6119248A (ja) | 光伝送装置 | |
| JPH0815275B2 (ja) | 複数装置間相互のデータ伝送システムおよびデータ伝送方法 | |
| JPS63110833A (ja) | 単一無線電話装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20001128 |