JPH05199217A - ディジタル伝送用フレーム同期回路 - Google Patents
ディジタル伝送用フレーム同期回路Info
- Publication number
- JPH05199217A JPH05199217A JP4027213A JP2721392A JPH05199217A JP H05199217 A JPH05199217 A JP H05199217A JP 4027213 A JP4027213 A JP 4027213A JP 2721392 A JP2721392 A JP 2721392A JP H05199217 A JPH05199217 A JP H05199217A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- pattern detection
- frame synchronization
- detection signal
- synchronization signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】
【目的】 ハンティング動作の時間を大幅に短縮すると
ともに、データ通信における高信頼性を確保する。 【構成】 符号列からフレーム同期信号と同一のパター
ンを検出して得るパターン検出信号Ｓｈを書込むととも
に、読出したパターン検出信号により内部同期信号発生
部３から当該パターン検出信号に一致する内部同期信号
Ｓｉを出力させるＦＩＦＯメモリ６ａを用いた記憶部６
と、不一致パルスＰｋをＬ（例えば、Ｌ＝Ｎ−１）個出
力した後の１フレーム期間に相当する第一期間Ｔｆにお
けるパターン検出信号Ｓｈ（対比信号Ｓｈｍ）を記憶部
６に書込み、かつ続く１フレーム期間に相当する第二期
間Ｔｓの開始と同時に、記憶部６に記憶した対比信号Ｓ
ｈｍを最初から読出す制御部７を備える。
ともに、データ通信における高信頼性を確保する。 【構成】 符号列からフレーム同期信号と同一のパター
ンを検出して得るパターン検出信号Ｓｈを書込むととも
に、読出したパターン検出信号により内部同期信号発生
部３から当該パターン検出信号に一致する内部同期信号
Ｓｉを出力させるＦＩＦＯメモリ６ａを用いた記憶部６
と、不一致パルスＰｋをＬ（例えば、Ｌ＝Ｎ−１）個出
力した後の１フレーム期間に相当する第一期間Ｔｆにお
けるパターン検出信号Ｓｈ（対比信号Ｓｈｍ）を記憶部
６に書込み、かつ続く１フレーム期間に相当する第二期
間Ｔｓの開始と同時に、記憶部６に記憶した対比信号Ｓ
ｈｍを最初から読出す制御部７を備える。
Description
【０００１】
【産業上の利用分野】本発明は伝送路から受信した符号
列よりフレーム同期信号を検出してフレーム同期をとる
ディジタル伝送用フレーム同期回路に関する。
列よりフレーム同期信号を検出してフレーム同期をとる
ディジタル伝送用フレーム同期回路に関する。
【０００２】
【従来の技術】一般に、ディジタル伝送における受信装
置には、伝送路誤りによる同期外れを抑制するととも
に、同期外れを発生した場合には、速やかにそれを検出
して正規のフレーム同期状態に復帰させるフレーム同期
回路を内蔵する。
置には、伝送路誤りによる同期外れを抑制するととも
に、同期外れを発生した場合には、速やかにそれを検出
して正規のフレーム同期状態に復帰させるフレーム同期
回路を内蔵する。
【０００３】図５は従来のフレーム同期回路を示す。な
お、図６は図５中における各部の信号のタイミングチャ
ートを示す。
お、図６は図５中における各部の信号のタイミングチャ
ートを示す。
【０００４】図５に示すフレーム同期回路５０は、フレ
ーム同期信号と同一のパターンを検出してパターン検出
信号Ｓｂを出力するパターン検出部５１、内部同期信号
Ｓｃを出力する内部同期信号発生部５２、内部同期信号
Ｓｃの位置にパターン検出信号Ｓｂの位置が一致したと
きに一致パルスＰｇを出力し、かつ不一致の時に不一致
パルスＰｆを出力する同期信号検出部５３、連続した不
一致パルスＰｆを所定数計数した後に同期外れ信号Ｓｄ
を出力し、かつ連続した一致パルスＰｇを所定数計数し
た後に同期外れ信号Ｓｄの出力を停止する同期保護回路
５４、一致パルスＰｇ、不一致パルスＰｆ及び同期外れ
信号Ｓｄの状態に応じて内部同期信号発生部５２を制御
するＮＡＮＤ回路５５とＲＳフリップフロップ５６から
なる。
ーム同期信号と同一のパターンを検出してパターン検出
信号Ｓｂを出力するパターン検出部５１、内部同期信号
Ｓｃを出力する内部同期信号発生部５２、内部同期信号
Ｓｃの位置にパターン検出信号Ｓｂの位置が一致したと
きに一致パルスＰｇを出力し、かつ不一致の時に不一致
パルスＰｆを出力する同期信号検出部５３、連続した不
一致パルスＰｆを所定数計数した後に同期外れ信号Ｓｄ
を出力し、かつ連続した一致パルスＰｇを所定数計数し
た後に同期外れ信号Ｓｄの出力を停止する同期保護回路
５４、一致パルスＰｇ、不一致パルスＰｆ及び同期外れ
信号Ｓｄの状態に応じて内部同期信号発生部５２を制御
するＮＡＮＤ回路５５とＲＳフリップフロップ５６から
なる。
【０００５】よって、フレーム同期回路５０は次のよう
に動作する。まず、パターン検出部５１の入力側には図
６（Ａ）に示す符号列（受信データ）Ｄが入力する。な
お、符号列Ｄはデータ部Ｄａとフレーム同期パターン部
（フレーム同期信号）Ｄｂからなる単位フレームの連続
する時系列信号である。パターン検出部５１は符号列Ｄ
からフレーム同期信号と同一のパターンビット「１１０
０」を検出し、図６（Ｂ）に示すパターン検出信号Ｓｂ
を同期信号検出部５３の入力側に付与する。また、内部
同期信号発生部５２は図６（Ｃ）に示す内部同期信号Ｓ
ｃを同期信号検出部５３に付与する。同期信号検出部５
３は内部同期信号Ｓｃの位置に対してパターン検出信号
Ｓｂの位置が一致するか否かを検出し、一致した場合に
は図６（Ｇ）に示す一致パルスＰｇを出力するととも
に、不一致の場合には図６（Ｆ）に示す不一致パルスＰ
ｆを出力する。
に動作する。まず、パターン検出部５１の入力側には図
６（Ａ）に示す符号列（受信データ）Ｄが入力する。な
お、符号列Ｄはデータ部Ｄａとフレーム同期パターン部
（フレーム同期信号）Ｄｂからなる単位フレームの連続
する時系列信号である。パターン検出部５１は符号列Ｄ
からフレーム同期信号と同一のパターンビット「１１０
０」を検出し、図６（Ｂ）に示すパターン検出信号Ｓｂ
を同期信号検出部５３の入力側に付与する。また、内部
同期信号発生部５２は図６（Ｃ）に示す内部同期信号Ｓ
ｃを同期信号検出部５３に付与する。同期信号検出部５
３は内部同期信号Ｓｃの位置に対してパターン検出信号
Ｓｂの位置が一致するか否かを検出し、一致した場合に
は図６（Ｇ）に示す一致パルスＰｇを出力するととも
に、不一致の場合には図６（Ｆ）に示す不一致パルスＰ
ｆを出力する。
【０００６】一方、同期保護回路５４は前方保護動作と
後方保護動作を行う。前方保護動作は同期外れが発生
し、ある程度継続した際にハンティング動作を実行させ
るためのもので、具体的には連続した不一致パルスＰｆ
を計数し、例えば、６個の不一致パルスＰｆを計数した
なら同期外れ信号Ｓｄを出力する。図６の場合、不一致
パルスＰｆｓからハンティング動作に入り、同期外れ信
号Ｓｄが出力する。また、後方保護動作はハンティング
動作の終了後、同期復帰が確実に行われたことを確認す
るもので、具体的には連続した一致パルスＰｇを計数
し、例えば、２個の一致パルスＰｇを計数したなら同期
外れ信号Ｓｄの出力を停止する。
後方保護動作を行う。前方保護動作は同期外れが発生
し、ある程度継続した際にハンティング動作を実行させ
るためのもので、具体的には連続した不一致パルスＰｆ
を計数し、例えば、６個の不一致パルスＰｆを計数した
なら同期外れ信号Ｓｄを出力する。図６の場合、不一致
パルスＰｆｓからハンティング動作に入り、同期外れ信
号Ｓｄが出力する。また、後方保護動作はハンティング
動作の終了後、同期復帰が確実に行われたことを確認す
るもので、具体的には連続した一致パルスＰｇを計数
し、例えば、２個の一致パルスＰｇを計数したなら同期
外れ信号Ｓｄの出力を停止する。
【０００７】他方、ハンティング動作は次のように行わ
れる。まず、内部同期信号発生部５２はカウンタを内蔵
し、図６（Ｅ）に示すように、内部同期信号Ｓｃの出力
と同時にカウンタがリセットされるとともに、次のパタ
ーン検出信号Ｓｂの出力と同時にセットされる。そし
て、カウンタは単位フレーム期間Ｔｏだけカウントした
後、次の内部同期信号Ｓｃを出力する。また、この出力
と同時にリセットされる。以上のハンティング動作を繰
り返し実行すれば、内部同期信号Ｓｃの位置に一致する
パターン検出信号Ｓｂ、即ち、真のパターン同期信号を
検出することができ、同期信号検出部５３からは一致パ
ルスＰｇが出力する。よって、フレーム同期状態に復帰
させることができ、この時点でハンティング動作は終了
する。そして、前記後方保護動作に基づく処理が行われ
る。
れる。まず、内部同期信号発生部５２はカウンタを内蔵
し、図６（Ｅ）に示すように、内部同期信号Ｓｃの出力
と同時にカウンタがリセットされるとともに、次のパタ
ーン検出信号Ｓｂの出力と同時にセットされる。そし
て、カウンタは単位フレーム期間Ｔｏだけカウントした
後、次の内部同期信号Ｓｃを出力する。また、この出力
と同時にリセットされる。以上のハンティング動作を繰
り返し実行すれば、内部同期信号Ｓｃの位置に一致する
パターン検出信号Ｓｂ、即ち、真のパターン同期信号を
検出することができ、同期信号検出部５３からは一致パ
ルスＰｇが出力する。よって、フレーム同期状態に復帰
させることができ、この時点でハンティング動作は終了
する。そして、前記後方保護動作に基づく処理が行われ
る。
【０００８】
【発明が解決しようとする課題】しかし、上述した従来
のフレーム同期回路５０は、単位フレームから検出する
パターン検出信号に対して真のフレーム同期信号か否か
をシリアルに判別するため、特に、単位フレーム内にパ
ターン検出信号が多い場合には、ハンティング動作に要
するフレーム数は百数十フレーム以上にも達し、同期復
帰にかなりの時間が必要となり、データの誤通信を発生
するなど、信頼性を大きく損なう問題点があった。
のフレーム同期回路５０は、単位フレームから検出する
パターン検出信号に対して真のフレーム同期信号か否か
をシリアルに判別するため、特に、単位フレーム内にパ
ターン検出信号が多い場合には、ハンティング動作に要
するフレーム数は百数十フレーム以上にも達し、同期復
帰にかなりの時間が必要となり、データの誤通信を発生
するなど、信頼性を大きく損なう問題点があった。
【０００９】本発明はこのような従来の技術に存在する
課題を解決したものであり、特に、ハンティング動作の
時間を大幅に短縮できるとともに、データ通信における
高信頼性を確保できるディジタル伝送用フレーム同期回
路の提供を目的とする。
課題を解決したものであり、特に、ハンティング動作の
時間を大幅に短縮できるとともに、データ通信における
高信頼性を確保できるディジタル伝送用フレーム同期回
路の提供を目的とする。
【００１０】
【課題を解決するための手段】本発明は図１に示すよう
に、伝送路から受信した符号列よりフレーム同期信号を
検出してフレーム同期をとるディジタル伝送用フレーム
同期回路１を構成するに際して、符号列からフレーム同
期信号と同一のパターンを検出してパターン検出信号Ｓ
ｈを出力するパターン検出部２と、内部同期信号Ｓｉを
出力する内部同期信号発生部３と、内部同期信号Ｓｉの
位置に対してパターン検出信号Ｓｈの位置が一致したと
きに一致パルスＰｊを出力し、かつ不一致のときに不一
致パルスＰｋを出力する同期信号検出部４と、連続した
不一致パルスＰｋをＮ個計数したときに同期外れ信号Ｓ
ｍを出力し、かつ連続した一致パルスＰｊをＭ個計数し
たときに同期外れ信号Ｓｍの出力を停止する同期保護回
路５と、パターン検出信号Ｓｈを書込むとともに、読出
したパターン検出信号により内部同期信号発生部３から
当該パターン検出信号に一致する内部同期信号Ｓｉを出
力させるＦＩＦＯメモリ６ａを用いた記憶部６と、不一
致パルスＰｋをＬ（例えば、Ｌ＝Ｎ−１）個出力した後
の１フレーム期間に相当する第一期間Ｔｆにおけるパタ
ーン検出信号Ｓｈ（対比信号Ｓｈｍ）を記憶部６に書込
み、かつ続く１フレーム期間に相当する第二期間Ｔｓの
開始と同時に、記憶部６に記憶した対比信号Ｓｈｍを最
初から読出す制御部７を備えることを特徴とする。この
場合、対比信号Ｓｈｍにおけるパターン検出信号Ｓｈの
位置は相対アドレスＡ１、Ａ２、Ａ３、Ａ４、Ａ５…に
変換して記憶部６に記憶する。また、記憶部６は読出時
にＦＩＦＯメモリ６ａが空（アドレス値０）になったこ
とを検出するメモリ空検出部６ｃを備える。
に、伝送路から受信した符号列よりフレーム同期信号を
検出してフレーム同期をとるディジタル伝送用フレーム
同期回路１を構成するに際して、符号列からフレーム同
期信号と同一のパターンを検出してパターン検出信号Ｓ
ｈを出力するパターン検出部２と、内部同期信号Ｓｉを
出力する内部同期信号発生部３と、内部同期信号Ｓｉの
位置に対してパターン検出信号Ｓｈの位置が一致したと
きに一致パルスＰｊを出力し、かつ不一致のときに不一
致パルスＰｋを出力する同期信号検出部４と、連続した
不一致パルスＰｋをＮ個計数したときに同期外れ信号Ｓ
ｍを出力し、かつ連続した一致パルスＰｊをＭ個計数し
たときに同期外れ信号Ｓｍの出力を停止する同期保護回
路５と、パターン検出信号Ｓｈを書込むとともに、読出
したパターン検出信号により内部同期信号発生部３から
当該パターン検出信号に一致する内部同期信号Ｓｉを出
力させるＦＩＦＯメモリ６ａを用いた記憶部６と、不一
致パルスＰｋをＬ（例えば、Ｌ＝Ｎ−１）個出力した後
の１フレーム期間に相当する第一期間Ｔｆにおけるパタ
ーン検出信号Ｓｈ（対比信号Ｓｈｍ）を記憶部６に書込
み、かつ続く１フレーム期間に相当する第二期間Ｔｓの
開始と同時に、記憶部６に記憶した対比信号Ｓｈｍを最
初から読出す制御部７を備えることを特徴とする。この
場合、対比信号Ｓｈｍにおけるパターン検出信号Ｓｈの
位置は相対アドレスＡ１、Ａ２、Ａ３、Ａ４、Ａ５…に
変換して記憶部６に記憶する。また、記憶部６は読出時
にＦＩＦＯメモリ６ａが空（アドレス値０）になったこ
とを検出するメモリ空検出部６ｃを備える。
【００１１】
【作用】本発明に係るフレーム同期回路１によれば、パ
ターン検出部２の入力側には伝送路から符号列（受信デ
ータ）Ｄが入力する。パターン検出部２は符号列Ｄから
フレーム同期信号と同一のパターンを検出し、これより
得るパターン検出信号Ｓｈを同期信号検出部４の入力側
及び制御部７に付与する。
ターン検出部２の入力側には伝送路から符号列（受信デ
ータ）Ｄが入力する。パターン検出部２は符号列Ｄから
フレーム同期信号と同一のパターンを検出し、これより
得るパターン検出信号Ｓｈを同期信号検出部４の入力側
及び制御部７に付与する。
【００１２】また、内部同期信号発生部３は内部同期信
号Ｓｉを出力し、同期信号検出部４の入力側に付与す
る。同期信号検出部４は内部同期信号Ｓｉの位置に対し
てパターン検出信号Ｓｈの位置が一致するか否かを検出
し、一致した場合には一致パルスＰｊを出力するととも
に、不一致の場合には不一致パルスＰｋを出力する。
号Ｓｉを出力し、同期信号検出部４の入力側に付与す
る。同期信号検出部４は内部同期信号Ｓｉの位置に対し
てパターン検出信号Ｓｈの位置が一致するか否かを検出
し、一致した場合には一致パルスＰｊを出力するととも
に、不一致の場合には不一致パルスＰｋを出力する。
【００１３】一方、同期保護回路５は前方保護動作と後
方保護動作を行う。前方保護動作は同期外れが発生し、
ある程度継続した際にハンティング動作を実行させるた
めのもので、連続した不一致パルスＰｋを計数し、Ｎ個
の不一致パルスＰｋを計数したなら同期外れ信号Ｓｍを
出力する。また、後方保護動作はハンティング動作の終
了後、同期復帰が確実に行われたことを確認するもの
で、連続した一致パルスＰｊを計数し、Ｍ個の一致パル
スＰｊを計数したなら同期外れ信号Ｓｍの出力を停止す
る。
方保護動作を行う。前方保護動作は同期外れが発生し、
ある程度継続した際にハンティング動作を実行させるた
めのもので、連続した不一致パルスＰｋを計数し、Ｎ個
の不一致パルスＰｋを計数したなら同期外れ信号Ｓｍを
出力する。また、後方保護動作はハンティング動作の終
了後、同期復帰が確実に行われたことを確認するもの
で、連続した一致パルスＰｊを計数し、Ｍ個の一致パル
スＰｊを計数したなら同期外れ信号Ｓｍの出力を停止す
る。
【００１４】他方、ハンティング動作は次のように行
う。まず、不一致パルスＰｋをＬ個出力した後の１フレ
ーム期間に相当する第一期間Ｔｆにおけるパターン検出
信号Ｓｈ（対比信号Ｓｈｍ）を記憶部６に記憶する。こ
の際、パターン検出信号Ｓｈの位置は相対アドレスＡ
１、Ａ２、Ａ３…に変換し、記憶部６に記憶する。そし
て、続く１フレーム期間に相当する第二期間Ｔｓの開始
と同時に、記憶部６に記憶した対比信号Ｓｈｍを最初か
ら読出す。記憶部６から読出された対比信号Ｓｈｍは内
部同期信号発生部３に入力し、内部同期信号発生部３は
対比信号Ｓｈｍに一致する内部同期信号Ｓｉを同期信号
検出部３に付与する。よって、内部同期信号発生部３に
対しては、第二期間Ｔｓの開始と同時にパターン検出部
２から付与されるパターン検出信号Ｓｈの位置と内部同
期信号発生部３から付与される対比信号Ｓｈｍの位置を
順次対比し、パターン検出信号Ｓｈの位置と対比信号Ｓ
ｈｍの位置が一致すれば、そのときのパターン検出信号
Ｓｈは真のパターン同期信号として検出される。即ち、
同期信号検出部３から一致パルスＰｊが出力し、フレー
ム同期状態に復帰させることができる。この時点でハン
ティング動作は終了し、前記後方保護動作に基づく処理
が行われる。なお、真のパターン同期信号が検出されな
い場合には同様の処理が繰り返される。
う。まず、不一致パルスＰｋをＬ個出力した後の１フレ
ーム期間に相当する第一期間Ｔｆにおけるパターン検出
信号Ｓｈ（対比信号Ｓｈｍ）を記憶部６に記憶する。こ
の際、パターン検出信号Ｓｈの位置は相対アドレスＡ
１、Ａ２、Ａ３…に変換し、記憶部６に記憶する。そし
て、続く１フレーム期間に相当する第二期間Ｔｓの開始
と同時に、記憶部６に記憶した対比信号Ｓｈｍを最初か
ら読出す。記憶部６から読出された対比信号Ｓｈｍは内
部同期信号発生部３に入力し、内部同期信号発生部３は
対比信号Ｓｈｍに一致する内部同期信号Ｓｉを同期信号
検出部３に付与する。よって、内部同期信号発生部３に
対しては、第二期間Ｔｓの開始と同時にパターン検出部
２から付与されるパターン検出信号Ｓｈの位置と内部同
期信号発生部３から付与される対比信号Ｓｈｍの位置を
順次対比し、パターン検出信号Ｓｈの位置と対比信号Ｓ
ｈｍの位置が一致すれば、そのときのパターン検出信号
Ｓｈは真のパターン同期信号として検出される。即ち、
同期信号検出部３から一致パルスＰｊが出力し、フレー
ム同期状態に復帰させることができる。この時点でハン
ティング動作は終了し、前記後方保護動作に基づく処理
が行われる。なお、真のパターン同期信号が検出されな
い場合には同様の処理が繰り返される。
【００１５】
【実施例】次に、本発明に係る好適な実施例を挙げ、図
面に基づき詳細に説明する。
面に基づき詳細に説明する。
【００１６】まず、本発明の一実施例に係るフレーム同
期回路の構成について、図２を参照して説明する。
期回路の構成について、図２を参照して説明する。
【００１７】２は入力側を伝送路に接続したパターン検
出部であり、パターン検出器２ａを備える。パターン検
出器２ａの出力側は同期信号検出部４の入力側に接続す
るとともに、シフトレジスタ２ｂを介して制御部７にお
けるメモリ制御部７ａに接続する。
出部であり、パターン検出器２ａを備える。パターン検
出器２ａの出力側は同期信号検出部４の入力側に接続す
るとともに、シフトレジスタ２ｂを介して制御部７にお
けるメモリ制御部７ａに接続する。
【００１８】３は内部同期信号発生部であり、アップダ
ウンカウンタを利用する。内部同期信号発生部３の出力
側は同期信号検出部４の入力側に接続するとともに、さ
らに、内部同期信号発生部３は制御部７におけるアップ
ダウンカウンタ制御部７ｂに接続する。
ウンカウンタを利用する。内部同期信号発生部３の出力
側は同期信号検出部４の入力側に接続するとともに、さ
らに、内部同期信号発生部３は制御部７におけるアップ
ダウンカウンタ制御部７ｂに接続する。
【００１９】また、同期信号検出部４における出力側は
同期保護回路５及びアップダウンカウンタ制御部７ｂに
接続する。なお、同期保護回路５の出力側はアップダウ
ンカウンタ制御部７ｂ及びメモリ制御部７ａに接続す
る。
同期保護回路５及びアップダウンカウンタ制御部７ｂに
接続する。なお、同期保護回路５の出力側はアップダウ
ンカウンタ制御部７ｂ及びメモリ制御部７ａに接続す
る。
【００２０】一方、６は記憶部であり、ＦＩＦＯメモリ
６ａと、ＦＩＦＯメモリ６ａに接続したアップカウンタ
６ｂと、ＦＩＦＯメモリ６ａが空（アドレス値０）にな
ったことを検出するメモリ空検出部６ｃを備える。ま
た、ＦＩＦＯメモリ６ａの出力側（出力ポート）は内部
同期信号発生部３の入力側（入力ポート）に接続すると
ともに、ＦＩＦＯメモリ６ａ及びアップカウンタ６ｂは
それぞれメモリ制御部７ａに接続する。また、ＦＩＦＯ
メモリ６ａの出力側はメモリ空検出部６ｃに接続すると
ともに、メモリ空検出部６ｃの出力側はメモリ制御部７
ａ及びカウンタ制御部７ｂに接続する。
６ａと、ＦＩＦＯメモリ６ａに接続したアップカウンタ
６ｂと、ＦＩＦＯメモリ６ａが空（アドレス値０）にな
ったことを検出するメモリ空検出部６ｃを備える。ま
た、ＦＩＦＯメモリ６ａの出力側（出力ポート）は内部
同期信号発生部３の入力側（入力ポート）に接続すると
ともに、ＦＩＦＯメモリ６ａ及びアップカウンタ６ｂは
それぞれメモリ制御部７ａに接続する。また、ＦＩＦＯ
メモリ６ａの出力側はメモリ空検出部６ｃに接続すると
ともに、メモリ空検出部６ｃの出力側はメモリ制御部７
ａ及びカウンタ制御部７ｂに接続する。
【００２１】次に、図２に示すフレーム同期回路１の動
作について、図３及び図４を参照して説明する。
作について、図３及び図４を参照して説明する。
【００２２】まず、パターン検出器２ａの入力側には伝
送路から図３（Ａ）に示す符号列（受信データ）Ｄが入
力する。なお、Ｄａはデータ部、Ｄｂはフレーム同期パ
ターン部（フレーム同期信号）である。パターン検出器
２ａは符号列Ｄからフレーム同期信号と同一のパターン
ビット（通常、「１１００」）を検出し、図３（Ｂ）に
示すパターン検出信号Ｓｈを同期信号検出部４の入力側
及びシフトレジスタ２ｂを介して制御部７におけるメモ
リ制御部７ａに付与する。
送路から図３（Ａ）に示す符号列（受信データ）Ｄが入
力する。なお、Ｄａはデータ部、Ｄｂはフレーム同期パ
ターン部（フレーム同期信号）である。パターン検出器
２ａは符号列Ｄからフレーム同期信号と同一のパターン
ビット（通常、「１１００」）を検出し、図３（Ｂ）に
示すパターン検出信号Ｓｈを同期信号検出部４の入力側
及びシフトレジスタ２ｂを介して制御部７におけるメモ
リ制御部７ａに付与する。
【００２３】また、内部同期信号発生部３は図３（Ｆ）
に示す内部同期信号Ｓｉを出力し、同期信号検出部４の
入力側に付与する。同期信号検出部４は内部同期信号Ｓ
ｉの位置に対してパターン検出信号Ｓｈの位置が一致す
るか否かを検出し、一致した場合には図３（Ｈ）に示す
一致パルスＰｊを出力するとともに、不一致の場合には
図３（Ｇ）に示す不一致パルスＰｋを出力する。
に示す内部同期信号Ｓｉを出力し、同期信号検出部４の
入力側に付与する。同期信号検出部４は内部同期信号Ｓ
ｉの位置に対してパターン検出信号Ｓｈの位置が一致す
るか否かを検出し、一致した場合には図３（Ｈ）に示す
一致パルスＰｊを出力するとともに、不一致の場合には
図３（Ｇ）に示す不一致パルスＰｋを出力する。
【００２４】次に、前方保護動作、ハンティング動作及
び後方保護動作について説明する。前方保護動作は同期
外れが発生し、ある程度継続した際にハンティング動作
を実行させるためのもので、連続した不一致パルスＰｋ
を計数し、Ｎ個（通常、６個）の不一致パルスＰｋを計
数したなら同期外れ信号Ｓｍを出力する（ステップ３
１、３２、３５、３６）。図３の場合、不一致パルスＰ
ｋｓからハンティング動作に入り、図３（Ｃ）に示す同
期外れ信号Ｓｍが出力する。また、後方保護動作はハン
ティング動作の終了後、同期復帰が確実に行われたこと
を確認するもので、連続した一致パルスＰｊを計数し、
Ｍ個（通常、２個）の一致パルスＰｊを計数したなら同
期外れ信号Ｓｍの出力を停止する（ステップ３９、４
０、４１、３１）。
び後方保護動作について説明する。前方保護動作は同期
外れが発生し、ある程度継続した際にハンティング動作
を実行させるためのもので、連続した不一致パルスＰｋ
を計数し、Ｎ個（通常、６個）の不一致パルスＰｋを計
数したなら同期外れ信号Ｓｍを出力する（ステップ３
１、３２、３５、３６）。図３の場合、不一致パルスＰ
ｋｓからハンティング動作に入り、図３（Ｃ）に示す同
期外れ信号Ｓｍが出力する。また、後方保護動作はハン
ティング動作の終了後、同期復帰が確実に行われたこと
を確認するもので、連続した一致パルスＰｊを計数し、
Ｍ個（通常、２個）の一致パルスＰｊを計数したなら同
期外れ信号Ｓｍの出力を停止する（ステップ３９、４
０、４１、３１）。
【００２５】他方、ハンティング動作は次のように行わ
れる。まず、不一致パルスＰｋをＬ（Ｌ＝Ｎ−１）個、
即ち、５個出力した後の１フレーム期間に相当する第一
期間Ｔｆにおけるパターン検出信号Ｓｈ（対比信号Ｓｈ
ｍ）をＦＩＦＯメモリ６ａに記憶する（ステップ３３、
３４）。対比信号Ｓｈｍは図３（Ｂ）に示す。この際、
パターン検出信号Ｓｈの位置は相対アドレスＡ１、Ａ
２、Ａ３…に変換して記憶する。即ち、記憶部６におけ
るアップカウンタ６ｂを起動するとともに、対比信号Ｓ
ｈｍにおけるパターン検出信号Ｓｈの検出毎にアップカ
ウンタ６ｂの初期値を１にセットし、これにより、相対
アドレスＡ１…を生成する。また、同時に検出したパタ
ーン検出信号ＳｈをＦＩＦＯメモリ６ａのライトイネー
ブル信号として使用し、生成した相対アドレスＡ１…を
ＦＩＦＯメモリ６ａに書込む（図３（Ｄ））。
れる。まず、不一致パルスＰｋをＬ（Ｌ＝Ｎ−１）個、
即ち、５個出力した後の１フレーム期間に相当する第一
期間Ｔｆにおけるパターン検出信号Ｓｈ（対比信号Ｓｈ
ｍ）をＦＩＦＯメモリ６ａに記憶する（ステップ３３、
３４）。対比信号Ｓｈｍは図３（Ｂ）に示す。この際、
パターン検出信号Ｓｈの位置は相対アドレスＡ１、Ａ
２、Ａ３…に変換して記憶する。即ち、記憶部６におけ
るアップカウンタ６ｂを起動するとともに、対比信号Ｓ
ｈｍにおけるパターン検出信号Ｓｈの検出毎にアップカ
ウンタ６ｂの初期値を１にセットし、これにより、相対
アドレスＡ１…を生成する。また、同時に検出したパタ
ーン検出信号ＳｈをＦＩＦＯメモリ６ａのライトイネー
ブル信号として使用し、生成した相対アドレスＡ１…を
ＦＩＦＯメモリ６ａに書込む（図３（Ｄ））。
【００２６】そして、続く１フレーム期間に相当する第
二期間Ｔｓの開始と同時に、図３（Ｅ）に示すＦＩＦＯ
メモリ６ａに記憶した対比信号Ｓｈｍを最初から読出す
（ステップ３７）。この場合、同期信号検出部４からの
出力である不一致パルスＰｋをリードイネーブル信号と
して使用し、ＦＩＦＯメモリ６ａから相対アドレスＡ１
…を読出し、内部同期信号作成部３におけるアップダウ
ンカウンタの初期値として設定するとともに、このとき
のダウンカウンタの計数値が１となった時点で内部同期
信号Ｓｉを生成する。よって、内部同期信号発生部３は
対比信号Ｓｈｍに一致する内部同期信号Ｓｉを同期信号
検出部４に付与する（図３（Ｆ）参照）。これにより、
内部同期信号発生部３に対しては、第二期間Ｔｓの開始
と同時にパターン検出部２から付与されるパターン検出
信号Ｓｈの位置と内部同期信号発生部３から付与される
対比信号Ｓｈｍの位置を順次対比し、パターン検出信号
Ｓｈの位置と対比信号Ｓｈｍの位置が一致すれば、その
ときのパターン検出信号Ｓｈは真のパターン同期信号と
して検出される（ステップ３８）。即ち、同期信号検出
部３から一致パルスＰｊが出力し、フレーム同期状態に
復帰させることができる。この時点でハンティング動作
は終了し、続いて前記後方保護動作に基づく処理が行わ
れる（ステップ３９、４０、４１）。なお、真のパター
ン同期信号が検出されない場合にはＦＩＦＯメモリ６ａ
のアドレス値０が出力されるため、メモリ空検出部６ｃ
によりこれを検出し、ＦＩＦＯメモリ６ａに再書込みを
行うことで、同様の処理を繰り返し行う（ステップ３
８、４２、４３）。
二期間Ｔｓの開始と同時に、図３（Ｅ）に示すＦＩＦＯ
メモリ６ａに記憶した対比信号Ｓｈｍを最初から読出す
（ステップ３７）。この場合、同期信号検出部４からの
出力である不一致パルスＰｋをリードイネーブル信号と
して使用し、ＦＩＦＯメモリ６ａから相対アドレスＡ１
…を読出し、内部同期信号作成部３におけるアップダウ
ンカウンタの初期値として設定するとともに、このとき
のダウンカウンタの計数値が１となった時点で内部同期
信号Ｓｉを生成する。よって、内部同期信号発生部３は
対比信号Ｓｈｍに一致する内部同期信号Ｓｉを同期信号
検出部４に付与する（図３（Ｆ）参照）。これにより、
内部同期信号発生部３に対しては、第二期間Ｔｓの開始
と同時にパターン検出部２から付与されるパターン検出
信号Ｓｈの位置と内部同期信号発生部３から付与される
対比信号Ｓｈｍの位置を順次対比し、パターン検出信号
Ｓｈの位置と対比信号Ｓｈｍの位置が一致すれば、その
ときのパターン検出信号Ｓｈは真のパターン同期信号と
して検出される（ステップ３８）。即ち、同期信号検出
部３から一致パルスＰｊが出力し、フレーム同期状態に
復帰させることができる。この時点でハンティング動作
は終了し、続いて前記後方保護動作に基づく処理が行わ
れる（ステップ３９、４０、４１）。なお、真のパター
ン同期信号が検出されない場合にはＦＩＦＯメモリ６ａ
のアドレス値０が出力されるため、メモリ空検出部６ｃ
によりこれを検出し、ＦＩＦＯメモリ６ａに再書込みを
行うことで、同様の処理を繰り返し行う（ステップ３
８、４２、４３）。
【００２７】以上、実施例について詳細に説明したが、
本発明はこのような実施例に限定されるものではなく、
細部の回路構成、数値等において、本発明の要旨を逸脱
しない範囲で任意に変更できる。
本発明はこのような実施例に限定されるものではなく、
細部の回路構成、数値等において、本発明の要旨を逸脱
しない範囲で任意に変更できる。
【００２８】
【発明の効果】このように、本発明に係るフレーム同期
回路は符号列から得たパターン検出信号を書込むととも
に、読出したパターン検出信号により内部同期信号発生
部から当該パターン検出信号に一致する内部同期信号を
出力させる記憶部と、不一致パルスをＬ個出力した後の
１フレーム期間に相当する第一期間におけるパターン検
出信号（対比信号）を記憶部に書込み、かつ続く１フレ
ーム期間に相当する第二期間の開始と同時に、記憶部に
記憶した対比信号を最初から読出す制御部を備えてなる
ため、特に、ハンティング動作の時間を大幅に短縮でき
るとともに、データ通信における高信頼性を確保できる
という顕著な効果を奏する。
回路は符号列から得たパターン検出信号を書込むととも
に、読出したパターン検出信号により内部同期信号発生
部から当該パターン検出信号に一致する内部同期信号を
出力させる記憶部と、不一致パルスをＬ個出力した後の
１フレーム期間に相当する第一期間におけるパターン検
出信号（対比信号）を記憶部に書込み、かつ続く１フレ
ーム期間に相当する第二期間の開始と同時に、記憶部に
記憶した対比信号を最初から読出す制御部を備えてなる
ため、特に、ハンティング動作の時間を大幅に短縮でき
るとともに、データ通信における高信頼性を確保できる
という顕著な効果を奏する。
【図１】本発明に係るフレーム同期回路のブロック回路
図、
図、
【図２】本発明に係るフレーム同期回路を具体化したブ
ロック回路図、
ロック回路図、
【図３】図２の各部における信号のタイムチャート、
【図４】前方保護動作、ハンティング動作及び後方保護
動作のアルゴリズムを示すフローチャート、
動作のアルゴリズムを示すフローチャート、
【図５】従来の技術に係るフレーム同期回路のブロック
回路図、
回路図、
【図６】図５の各部における信号のタイムチャート、
１ フレーム同期回路 ２ パターン検出部 ３ 内部同期信号発生部 ４ 同期信号検出部 ５ 同期保護回路 ６ 記憶部 ６ａ ＦＩＦＯメモリ ６ｃ メモリ空検出部 ７ 制御部 Ａ１… 相対アドレス Ｓｈ パターン検出信号 Ｓｉ 内部同期信号 Ｐｊ 一致パルス Ｐｋ 不一致パルス Ｓｍ 同期外れ信号 Ｓｈｍ 対比信号 Ｔｆ 第一期間 Ｔｓ 第二期間
Claims (5)
- 【請求項１】 伝送路から受信した符号列よりフレーム
同期信号を検出してフレーム同期をとるディジタル伝送
用フレーム同期回路において、符号列からフレーム同期
信号と同一のパターンを検出してパターン検出信号を出
力するパターン検出部と、内部同期信号を出力する内部
同期信号発生部と、内部同期信号の位置に対してパター
ン検出信号の位置が一致したときに一致パルスを出力
し、かつ不一致のときに不一致パルスを出力する同期信
号検出部と、連続した不一致パルスをＮ個計数したとき
に同期外れ信号を出力し、かつ連続した一致パルスをＭ
個計数したときに同期外れ信号の出力を停止する同期保
護回路と、パターン検出信号を書込むとともに、読出し
たパターン検出信号により内部同期信号発生部から当該
パターン検出信号に一致する内部同期信号を出力させる
記憶部と、不一致パルスをＬ個出力した後の１フレーム
期間に相当する第一期間におけるパターン検出信号（対
比信号）を記憶部に書込み、かつ続く１フレーム期間に
相当する第二期間の開始と同時に、記憶部に記憶した対
比信号を最初から読出す制御部を備えてなることを特徴
とするディジタル伝送用フレーム同期回路。 - 【請求項２】 Ｌ＝Ｎ−１に設定することを特徴とする
請求項１記載のディジタル伝送用フレーム同期回路。 - 【請求項３】 対比信号におけるパターン検出信号の位
置は相対アドレスに変換して記憶部に記憶することを特
徴とする請求項１記載のディジタル伝送用フレーム同期
回路。 - 【請求項４】 記憶部はＦＩＦＯメモリを用いることを
特徴とする請求項１記載のディジタル伝送用フレーム同
期回路。 - 【請求項５】 記憶部は読出時にＦＩＦＯメモリが空に
なったことを検出するメモリ空検出部を備えることを特
徴とする請求項１記載のディジタル伝送用フレーム同期
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4027213A JPH05199217A (ja) | 1992-01-17 | 1992-01-17 | ディジタル伝送用フレーム同期回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4027213A JPH05199217A (ja) | 1992-01-17 | 1992-01-17 | ディジタル伝送用フレーム同期回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05199217A true JPH05199217A (ja) | 1993-08-06 |
Family
ID=12214830
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4027213A Pending JPH05199217A (ja) | 1992-01-17 | 1992-01-17 | ディジタル伝送用フレーム同期回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05199217A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6840567B2 (en) | 2002-07-31 | 2005-01-11 | Mazda Motor Corporation | Sliding door structure for vehicle |
-
1992
- 1992-01-17 JP JP4027213A patent/JPH05199217A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6840567B2 (en) | 2002-07-31 | 2005-01-11 | Mazda Motor Corporation | Sliding door structure for vehicle |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5818886A (en) | Pulse synchronizing module | |
| JP2948837B2 (ja) | 通信リンク・インターフェースの初期化および同期方法および通信リンクの受信機 | |
| JPH05199217A (ja) | ディジタル伝送用フレーム同期回路 | |
| US6765932B1 (en) | Method and apparatus for synchronizing a data stream | |
| JPH10242950A (ja) | データ処理装置及び方法とこれを用いたデータ蓄積制御装置 | |
| JPH08249822A (ja) | シンク検出方法及びシンク検出回路 | |
| CA2052811C (en) | Framing bit sequence detection in digital data communication systems | |
| WO1996007254A1 (fr) | Recepteur | |
| JPS585543B2 (ja) | フレ−ム同期装置 | |
| JP3001414B2 (ja) | 符号誤り訂正装置 | |
| JPH03178236A (ja) | シングルフレーム同期検出・保護方式 | |
| JP2862926B2 (ja) | フレーム同期保護回路 | |
| JP2655624B2 (ja) | フレ−ム同期検出回路 | |
| JPH0744538B2 (ja) | フレ−ム同期検出回路 | |
| JP3108328B2 (ja) | 同期再生回路 | |
| JP2549472Y2 (ja) | フレーム同期保護回路 | |
| JPS5827451A (ja) | 通信制御装置 | |
| JPH065832B2 (ja) | 受信同期回路 | |
| JPS5821458B2 (ja) | フレ−ム同期回路 | |
| KR0120033Y1 (ko) | 155엠(155m) 동기식 광 전송장치 비원(b1)바이트 섹션에러 검사회로 | |
| JPS6141426B2 (ja) | ||
| JPH0430234A (ja) | エラー検出回路 | |
| JPH0628265A (ja) | チェック機能を持つメモリ回路 | |
| JPH03154449A (ja) | 信号判別回路 | |
| JPH0821923B2 (ja) | 同期回路 |