JPH0519984B2 - - Google Patents
Info
- Publication number
- JPH0519984B2 JPH0519984B2 JP62024919A JP2491987A JPH0519984B2 JP H0519984 B2 JPH0519984 B2 JP H0519984B2 JP 62024919 A JP62024919 A JP 62024919A JP 2491987 A JP2491987 A JP 2491987A JP H0519984 B2 JPH0519984 B2 JP H0519984B2
- Authority
- JP
- Japan
- Prior art keywords
- power element
- power
- base body
- substrate
- cover
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
- H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
- H10W74/114—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by a substrate and the encapsulations
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/40—Leadframes
- H10W70/479—Leadframes on or in insulating or insulated package substrates, interposers, or redistribution layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/40—Leadframes
- H10W70/481—Leadframes for devices being provided for in groups H10D8/00 - H10D48/00
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/69—Insulating materials thereof
- H10W70/692—Ceramics or glasses
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、半導体またはICのようなパワー素
子パツケージに関する。
子パツケージに関する。
従来の技術
公知のようにたとえば半導体またはICのよう
なパワー素子には多量の熱損失が発生し、連続動
作の際素子を損傷しないようにこの熱を素子から
導出しなければならない。この理由からパワー素
子を金属板に実装し、場合によりセラミツクまた
は同様の材料で絶縁し、それによつて損失熱を使
用した材料の高い熱伝導度によつてできるだけ早
く導出することができる。このようなパワー素子
の実装または後からの絶縁はもちろん非常に高価
である。
なパワー素子には多量の熱損失が発生し、連続動
作の際素子を損傷しないようにこの熱を素子から
導出しなければならない。この理由からパワー素
子を金属板に実装し、場合によりセラミツクまた
は同様の材料で絶縁し、それによつて損失熱を使
用した材料の高い熱伝導度によつてできるだけ早
く導出することができる。このようなパワー素子
の実装または後からの絶縁はもちろん非常に高価
である。
発明が解決しようとする問題点
本発明の目的は公知技術の上記欠点を除去する
ことである。
ことである。
問題点を解決するための手段
この問題点は、特許請求の範囲第1項に記載の
特徴により、即ちパワー素子パツケージがチツ化
アルミニウムからなる基体と熱硬化性注型樹脂か
らなるカバーから構成され、該パワー素子が基板
上に設けられた銅またはニツケルからなる金属層
に固定されかつ基体は一方の側に凹所を備え、そ
れに接続ピンが圧入またははんだ付けされている
ことによつて解決される。
特徴により、即ちパワー素子パツケージがチツ化
アルミニウムからなる基体と熱硬化性注型樹脂か
らなるカバーから構成され、該パワー素子が基板
上に設けられた銅またはニツケルからなる金属層
に固定されかつ基体は一方の側に凹所を備え、そ
れに接続ピンが圧入またははんだ付けされている
ことによつて解決される。
作 用
本発明によるパワー素子は基体が電気的絶縁体
なので、パワー素子の下面を電気的に絶縁し、そ
れにも拘わらず良好な熱結合を達成する可能性が
生ずる。
なので、パワー素子の下面を電気的に絶縁し、そ
れにも拘わらず良好な熱結合を達成する可能性が
生ずる。
従属請求項に記載の手段によつて特許請求の範
囲第1項記載のパワー素子の有利な形成および改
善が可能である。基体を形成するチツ化アルミニ
ウムは高い熱伝導度を特徴とするので、チツ化ア
ルミニウムの厚さを2〜6mmの範囲に選択するの
が有利であり、この範囲内で選択する厚さは導出
すべき損失熱量に依存する。パワー素子は、チツ
化アルミニウムの基板上に設けられた金属層には
んだ付することができる。さらにこのような金属
層は適当なプリントおよびエツチング法で直接パ
ワー素子接続のための導体路および配置場所を形
成するため使用することができる。最後に、基体
は有利には、接続ピンの突出している側と反対側
で、その一部がカバーを備えておらず、この個所
に孔を有し、この孔によりパワー素子パツケージ
を台板等にねじで取付けることができる。
囲第1項記載のパワー素子の有利な形成および改
善が可能である。基体を形成するチツ化アルミニ
ウムは高い熱伝導度を特徴とするので、チツ化ア
ルミニウムの厚さを2〜6mmの範囲に選択するの
が有利であり、この範囲内で選択する厚さは導出
すべき損失熱量に依存する。パワー素子は、チツ
化アルミニウムの基板上に設けられた金属層には
んだ付することができる。さらにこのような金属
層は適当なプリントおよびエツチング法で直接パ
ワー素子接続のための導体路および配置場所を形
成するため使用することができる。最後に、基体
は有利には、接続ピンの突出している側と反対側
で、その一部がカバーを備えておらず、この個所
に孔を有し、この孔によりパワー素子パツケージ
を台板等にねじで取付けることができる。
実施例
次に本発明の実施例を図面により説明する。図
示の実装したパワー素子はチツ化アルミニウムか
らなる厚さ約4mmのセラミツク板の形の基体1を
有する。基体1上にたとえば銅の金属層2があ
り、この層は厚膜としてまたは後続の電気メツキ
により強化する無電解メツキで設けられる。パワ
ー素子3は金属層2へははんだ付され、その際素
子3は金属層2が同時に配置場所として役立つよ
うに設定される。基体1に凹所が備えられ、ここ
へたとえば銅ブロンズからなる接続ピン4が圧入
され、またはあらかじめ凹所を金属化した後はん
だ付される。接続ピン4とパワー素子3の配置場
所の間はワイヤ5によつて結合され、このワイヤ
はパワー素子の配置場所にも接続ピン4にも超音
波によつて溶接される。最後に全体に熱硬化性注
型樹脂からなるカバー6を設け、その際接続ピン
4は1つの辺から突出し、基体1の反対側では基
体の一部がカバー6を備えず、孔7を有し、この
孔により実装したパワー素子をソケツト等へねじ
で取付けることができる。
示の実装したパワー素子はチツ化アルミニウムか
らなる厚さ約4mmのセラミツク板の形の基体1を
有する。基体1上にたとえば銅の金属層2があ
り、この層は厚膜としてまたは後続の電気メツキ
により強化する無電解メツキで設けられる。パワ
ー素子3は金属層2へははんだ付され、その際素
子3は金属層2が同時に配置場所として役立つよ
うに設定される。基体1に凹所が備えられ、ここ
へたとえば銅ブロンズからなる接続ピン4が圧入
され、またはあらかじめ凹所を金属化した後はん
だ付される。接続ピン4とパワー素子3の配置場
所の間はワイヤ5によつて結合され、このワイヤ
はパワー素子の配置場所にも接続ピン4にも超音
波によつて溶接される。最後に全体に熱硬化性注
型樹脂からなるカバー6を設け、その際接続ピン
4は1つの辺から突出し、基体1の反対側では基
体の一部がカバー6を備えず、孔7を有し、この
孔により実装したパワー素子をソケツト等へねじ
で取付けることができる。
前記のように基体1を形成するチツ化アルミニ
ウムは高い熱伝導度を特徴とし、さらにパワー素
子3は被覆した金属層2を介して基体1と結合し
ているので、損失熱は迅速に導出され、カバー6
を熱硬化性注型樹脂から製造することは容易に可
能である。さらにチツ化アルミニウムの熱膨張は
ケイ素のそれと良く適合するので、ケイ素チツプ
の熱負荷は機械的応力したがつて欠陥の原因にな
らない。
ウムは高い熱伝導度を特徴とし、さらにパワー素
子3は被覆した金属層2を介して基体1と結合し
ているので、損失熱は迅速に導出され、カバー6
を熱硬化性注型樹脂から製造することは容易に可
能である。さらにチツ化アルミニウムの熱膨張は
ケイ素のそれと良く適合するので、ケイ素チツプ
の熱負荷は機械的応力したがつて欠陥の原因にな
らない。
図面は実装したパワー素子の一部切開いた斜視
図である。 1……基体、2……金属層、3……パワー素
子、4……接続ピン、5……ワイヤ、6……注型
樹脂、7……孔。
図である。 1……基体、2……金属層、3……パワー素
子、4……接続ピン、5……ワイヤ、6……注型
樹脂、7……孔。
Claims (1)
- 【特許請求の範囲】 1 チツ化アルミニウムからなる基体1と熱硬化
性注型樹脂からなるカバー6から構成され、パワ
ー素子3が基板1上に設けられた銅またはニツケ
ルからなる金属層2に固定されかつ基体は一方の
側に凹所を備え、それに接続ピン4が圧入または
はんだ付けされていることを特徴とするパワー素
子パツケージ。 2 チツ化アルミニウムの基体1の厚さが2〜6
mmである特許請求の範囲第1項記載のパワー素子
パツケージ。 3 基体1がカバー6の外部に、実装したパワー
半導体の固定に使用される孔10を有する特許請
求の範囲第1項または第2項記載のパワー素子パ
ツケージ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19863604075 DE3604075A1 (de) | 1986-02-08 | 1986-02-08 | Verpackung von leistungsbauelementen |
| DE3604075.4 | 1986-02-08 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62193157A JPS62193157A (ja) | 1987-08-25 |
| JPH0519984B2 true JPH0519984B2 (ja) | 1993-03-18 |
Family
ID=6293754
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62024919A Granted JPS62193157A (ja) | 1986-02-08 | 1987-02-06 | パワー素子パッケージ |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JPS62193157A (ja) |
| DE (1) | DE3604075A1 (ja) |
| IT (1) | IT1202453B (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05218233A (ja) * | 1992-02-06 | 1993-08-27 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| RU2118585C1 (ru) * | 1997-09-11 | 1998-09-10 | Воеводин Григорий Леонидович | Способ монтажа деталей полупроводникового прибора к основанию и полупроводниковый прибор, полученный этим способом |
| DE102007051870A1 (de) * | 2007-10-30 | 2009-05-07 | Robert Bosch Gmbh | Modulgehäuse und Verfahren zur Herstellung eines Modulgehäuses |
| RU2641601C2 (ru) * | 2016-02-24 | 2018-01-18 | Акционерное Общество "Новосибирский Завод Полупроводниковых Приборов С Окб" (Ао "Нзпп С Окб") | Способ пайки силовых полупроводниковых приборов |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL189379C (nl) * | 1977-05-05 | 1993-03-16 | Richardus Henricus Johannes Fi | Werkwijze voor inkapselen van micro-elektronische elementen. |
| JPS6038867B2 (ja) * | 1981-06-05 | 1985-09-03 | 株式会社日立製作所 | 絶縁型半導体装置 |
| DE3127457C2 (de) * | 1981-07-11 | 1985-09-12 | Brown, Boveri & Cie Ag, 6800 Mannheim | Stromrichtermodul |
| JPH0810710B2 (ja) * | 1984-02-24 | 1996-01-31 | 株式会社東芝 | 良熱伝導性基板の製造方法 |
| JPS60178647A (ja) * | 1984-02-27 | 1985-09-12 | Toshiba Corp | 半導体装置 |
| JPS6135539A (ja) * | 1984-07-27 | 1986-02-20 | Nec Corp | 半導体装置 |
| JPS61150351A (ja) * | 1984-12-25 | 1986-07-09 | Toshiba Corp | Icパツケ−ジ |
-
1986
- 1986-02-08 DE DE19863604075 patent/DE3604075A1/de not_active Ceased
-
1987
- 1987-01-30 IT IT19214/87A patent/IT1202453B/it active
- 1987-02-06 JP JP62024919A patent/JPS62193157A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| IT8719214A0 (it) | 1987-01-30 |
| JPS62193157A (ja) | 1987-08-25 |
| IT1202453B (it) | 1989-02-09 |
| DE3604075A1 (de) | 1987-08-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2755252B2 (ja) | 半導体装置用パッケージ及び半導体装置 | |
| US4340902A (en) | Semiconductor device | |
| US6740541B2 (en) | Unmolded package for a semiconductor device | |
| US7456047B2 (en) | Thermally enhanced electronic flip-chip packaging with external-connector-side die and method | |
| US6274803B1 (en) | Thermoelectric module with improved heat-transfer efficiency and method of manufacturing the same | |
| CN101533972B (zh) | 压配合式连接器 | |
| US5179366A (en) | End terminated high power chip resistor assembly | |
| KR940002993A (ko) | 열전도체를 구비한 패드 어레이 반도체 소자 및 그 제조방법 | |
| JPS6333320B2 (ja) | ||
| US4796157A (en) | Substrate mounting assembly | |
| US5814882A (en) | Seal structure for tape carrier package | |
| JPH05218233A (ja) | 半導体装置およびその製造方法 | |
| US5898128A (en) | Electronic component | |
| US5099395A (en) | Circuit board for mounting electronic components | |
| US7564128B2 (en) | Fully testable surface mount die package configured for two-sided cooling | |
| JPS62193157A (ja) | パワー素子パッケージ | |
| JPH1187573A (ja) | ヒートシンクを備えた樹脂封止型半導体装置 | |
| JPH104167A (ja) | 半導体装置 | |
| JP2564645Y2 (ja) | 発熱部品を有する混成集積回路装置 | |
| JP3297959B2 (ja) | 半導体装置 | |
| JP2779843B2 (ja) | 電子部品搭載用基板及び電子部品パッケージ | |
| JP3117688B2 (ja) | 表面実装用の半導体パッケージ | |
| JPH0922960A (ja) | マルチチップモジュール装置とその製造方法 | |
| JPH0558569B2 (ja) | ||
| JPH0739234Y2 (ja) | 半導体装置 |