JPH103407A - プログラム誤動作検出開発支援装置およびプログラム誤動作検出方法 - Google Patents

Abstract

(57)【要約】 【課題】プログラム開発支援装置における未初期化（未
格納）プログラムメモリの実行による誤動作を検出する
こと。 【解決手段】プログラムメモリの各アドレスに対して初
期化（プログラムが格納されたか否か）の有無を表す１
ビットの初期化情報をカバレッジメモリに設け、プログ
ラムのロードの直前に初期化情報をクリアし、プログラ
ムのロード時に初期化情報をセットし、プログラムの実
行時には、プログラムメモリの指定アドレスの初期化情
報を読み込み、プログラムが格納されているか否かを調
べ、プログラムが格納されていないアドレスのプログラ
ムを実行して誤動作することを未然に検出し、次のロー
ド以前のカバレッジのクリア時にはＡＮＤ演算により初
期化情報を保持する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、マイクロコンピュ
ータのプログラムの実行において、マイクロコンピュー
タのプログラムの誤動作を検出する方法および装置に関
し、特に、マイクロコンピュータのプログラム開発環境
において、マイクロコンピュータのプログラム誤動作を
検出し、プログラムの開発効率を向上させる方法および
装置に関する。

【０００２】

【従来の技術】この種の従来のマイクロコンピュータの
プログラム開発環境システムとして、（１）プログラム
メモリの初期化されていない領域を参照することを検出
する２種類の方法、（２）マイクロコンピュータのプロ
グラム開発支援装置においてマイクロコンピュータがデ
ータメモリのデータが不定な（初期化されていない）ア
ドレスを参照することによって誤動作することを検出す
る方法、（３）マイクロコンピュータのプログラム開発
支援装置においてカバレッジメモリのクリア機能、につ
いて以下に順に説明する。

【０００３】（１）まず、プログラムメモリの初期化さ
れていない領域を参照することを検出する２つの方法、
について説明する。

【０００４】その第１の方法は、マイクロプロセッサが
プログラムを実行するとき、プログラムメモリの中で参
照してもよいアドレスと、参照してはいけないアドレス
との境界値を比較器により常に監視し、参照不可領域を
侵していれば、プログラムの実行をエラーとするもので
ある。例えば特開平１−２５１２４０号公報には、中央
処理装置の暴走や不当なプログラムの実行等による不当
領域上でのプログラム走行等の暴走とみなされる状態
を、記憶装置とは別に設けた半導体記憶装置を用いて検
出する方式が提案されている。

【０００５】この方法により、メモリ管理機能を持つマ
イクロプロセッサは、予め定められたサイズのメモリ領
域にロードされたプログラムの存在を把握することがで
きる。

【０００６】第２の方法は、マイクロプロセッサに、プ
ログラムメモリの各アドレスごとに正規にプログラムが
格納された部分とプログラムが格納されていない部分を
識別できる識別情報を書き込んでおく記憶装置を備え、
マイクロプロセッサがプログラムを実行するとき、正規
にプログラムが格納された部分以外の部分を参照したと
き、プログラムの実行をエラーとする方法である。例え
ば特開平２−１４１８３７号公報参照には、主記憶装置
の各番地に対応して冗長な記憶領域を備え、該記憶領域
に、正規にプログラムされた部分とプログラムされてい
ない部分を識別できる識別情報を書き込んでおくと共
に、マイクロプロセッサがアクセスした主記憶装置の番
地に対応する識別情報を参照し、正規のアクセスである
か異常アクセスであるかを識別する識別手段を備え、マ
イクロプロセッサがプログラム実行中、正規にプログラ
ムされた部分以外を参照した時、異常状態と判定する構
成が提案されてる。

【０００７】（２）次に、マイクロコンピュータのプロ
グラム開発支援装置において、マイクロコンピュータが
データメモリのデータが不定な（初期化されていない）
アドレスを参照することによって誤動作することを検出
する方法について説明する。

【０００８】このプログラム開発支援装置は、データメ
モリの読み出し・書き込みの履歴情報を格納するデータ
メモリ用カバレッジメモリを備え、データメモリの各ア
ドレスに対して、プログラムによってデータメモリに何
らかのデータが書き込まれた（初期化された）ことを示
す初期化情報を備え、プログラムの実行を開始した後、
この初期化情報はセットされる。

【０００９】そして、プログラムを実行中、初期化され
ていないデータメモリのアドレスの内容を読み込むと
き、該アドレスの初期化情報を調べ、データメモリの該
アドレスが初期化されていないものと判定し、プログラ
ムの実行を中止するなどの異常処理を行う。また、この
プログラム開発支援装置は、プログラムの実行直前に初
期化情報をクリアする機能を具備する。

【００１０】（３）次に、マイクロコンピュータのプロ
グラム開発支援装置におけるカバレッジメモリのクリア
機能について説明する。

【００１１】マイクロコンピュータのプログラム開発支
援装置は、プログラムの実行履歴情報を格納する読み出
し・書き込み可能なカバレッジメモリを備えている。実
行履歴情報は、プログラムを実行した後に、当該プログ
ラムの実行結果を知るための情報であり、このプログラ
ムの実行履歴情報は、例えばアドレスごとに１回のプロ
グラムの実行中に該アドレスが何回参照されたかを示す
実行回数などを含む。

【００１２】プログラムのカバレッジメモリに格納され
る実行履歴情報は、１回のプログラムの実行に関する情
報であるため、プログラム開発支援装置は、プログラム
の実行を開始するたびに、このカバレッジメモリをクリ
アする機能手段を具備している。

【００１３】

【発明が解決しようとする課題】上記した、プログラム
メモリの初期化されていない領域を参照することを検出
する従来の２つの方法については、以下に示すような問
題点がある。

【００１４】マイクロプロセッサがプログラムを実行す
るとき、プログラムメモリの中で参照してもよいアドレ
スと、参照してはいけないアドレスの境界値を比較器に
より常に監視し、参照不可領域を侵していればプログラ
ムの実行をエラーとする第１の方法では、分割される領
域が多くなると、比較に用いられる回路規模が増大し、
一方、回路規模を縮減しようとすると、システムの実行
速度に悪影響を与える（システム性能を低下させる）と
いう問題点を有している。

【００１５】一般に、プログラムは、複数の領域に分割
されて、プログラムメモリに割り当てられるが、領域の
比較は複雑となり、領域の分割数が多いほど多数の比較
器が必要とされることになる。ところで、比較器を減ら
すために、分割領域の各上限アドレス、下限アドレスを
マルチプレクサによって逐次切り替えて比較する方法も
あるが、比較時間が増える。

【００１６】次に、マイクロプロセッサに、プログラム
メモリの各アドレスごとに正規にプログラムが格納され
た部分とプログラムが格納されていない部分を識別でき
る識別情報を書き込んでおく記憶装置を備え、マイクロ
プロセッサがプログラムを実行するとき、正規にプログ
ラムが格納された部分以外の部分を参照したとき、プロ
グラムの実行をエラーとする第２の方法は、該識別情報
を格納する記憶装置および該識別情報をクリアする装置
を別途用意しなければならない。

【００１７】また、プログラムメモリの各アドレス毎
に、正規にプログラムが格納された部分とプログラムが
格納されていない部分が予め決まっている場合には、識
別情報を格納する記憶装置をＲＯＭ（読み出し専用メモ
リ）とし、決まった識別情報を一度書き込めば済むが、
プログラム開発のデバッグ段階では、プログラムがプロ
グラムメモリに格納される部分が変化し、識別情報も変
化するので、識別情報が変化するたびに、識別情報の記
憶装置であるＲＯＭを取り替えて識別情報を書き込まな
ければならないという問題点を有してる。

【００１８】さらに、従来のプログラム開発支援装置に
おいて、メモリの初期化の有無を判定するというデータ
メモリに関する初期化情報の仕組みをプログラムメモリ
に応用すると仮定すると、下記の２つの問題が発生す
る。

【００１９】第１に、データメモリの場合、プログラム
の実行中に初期化情報がセットされるが、プログラムメ
モリの場合には、プログラムを実行する前のプログラム
をロードする時点で初期化情報がセットされ、プログラ
ムの実行中は初期化情報を参照するのみでなければなら
ない。

【００２０】第２に、データメモリの場合、プログラム
の実行を開始するたびに初期化情報はクリアされるが、
プログラムメモリの場合には、初期化情報がセットされ
るのはプログラムをロードするときであり、プログラム
の実行を開始するたびに初期化情報がクリアされるとす
ると、プログラムの実行のたびにプログラムをロードし
なければならなくなる。

【００２１】次に、マイクロコンピュータのプログラム
開発支援装置におけるカバレッジメモリのクリア機能に
ついて次のような問題点がある。

【００２２】従来のプログラム開発支援装置にはプログ
ラムのカバレッジメモリに格納されるカバレッジ情報を
クリアする機能がある。プログラムメモリ初期化情報を
カバレッジメモリに付加すると、プログラムメモリ初期
化情報をクリアする機能をあらためて用意する必要がな
くなる。しかし、プログラムのカバレッジ情報はプログ
ラムの実行のたびにクリアされるということは、プログ
ラムメモリ初期化情報もプログラムの実行のたびにクリ
アされるため、プログラムの実行のたびにプログラムを
ロードしてプログラムメモリ初期化情報をセットしなけ
ればならない。

【００２３】従って、本発明は、上記事情に鑑みてなさ
れたものであって、その目的は、未初期化プログラムメ
モリの実行による誤動作を効率よく検出する装置及び方
法を提供することにある。

【００２４】

【課題を解決するための手段】前記目的を達成するた
め、本発明のプログラム開発支援装置は、ＣＰＵにて実
行されるプログラムを格納するプログラムメモリと、前
記プログラムメモリの各アドレスに対して、該プログラ
ムが前記プログラムメモリにロードされたか否かを識別
するためのプログラムメモリ初期化情報をカバレッジ情
報として記憶格納するカバレッジメモリと、前記カバレ
ッジメモリの読み書きを制御し、前記プログラムメモリ
初期化情報が、実行しようとしたプログラムメモリが初
期化されていない旨を示すとき、プログラムの実行を誤
動作と判断し、誤動作検出情報を出力するカバレッジメ
モリ制御回路と、を含むことを特徴とする。

【００２５】また、本発明のプログラム誤動作検出方法
は、プログラムをロードする直前にプログラムメモリ初
期化情報をクリアする手段と、プログラムをロードした
直後にプログラムメモリ初期化情報をセットする手段
と、プログラムの次のロードまでプログラムメモリ初期
化情報を保持する手段と、前記ＣＰＵがプログラムを実
行するとき、プログラムメモリ初期化情報の値により、
初期化されているプログラムメモリのアドレスを参照し
たか、初期化されていないプログラムメモリのアドレス
を参照したかを判断する手段と、を備えたことを特徴と
する。

【００２６】

【発明の実施の形態】本発明の実施の形態について図面
を参照して以下に説明する。

【００２７】図１は、本発明の第１の実施の形態に係る
プログラム誤動作検出方法を実現するプログラム開発支
援装置の構成を示す図である。

【００２８】図１を参照すると、ホストコンピュータ６
と接続されるプログラム開発支援装置５は、ＣＰＵ１
と、プログラムメモリ２と、カバレッジメモリ３と、カ
バレッジメモリ制御装置４と、を備えて構成され、プロ
グラムメモリ２とカバレッジメモリ３は、ＣＰＵ１とア
ドレスバス１０及びデータバス１１を介して接続され、
ＣＰＵ１からはプログラムメモリ２とカバレッジメモリ
制御回路４にＲ／Ｗ（リード／ライト）信号１２が供給
される。また、カバレッジメモリ制御装置４はカバレッ
ジメモリ３に対してカバレッジメモリＲ／Ｗ信号５４を
出力し、データの授受をカバレッジデータバス５６を介
して行い、カバレッジメモリ制御回路４から誤動作検出
信号５５が出力される。

【００２９】図２は、図１のカバレッジメモリ３とカバ
レッジメモリ制御回路４の関係を詳細に示した構成図で
ある。図３は、プログラムメモリ初期化情報のセット方
法である。また、図４は、プログラムメモリ初期化情報
４３を用いたプログラム誤動作検出方法のフローチャー
トである。

【００３０】図２において、プログラムメモリ初期化情
報４３、プログラムメモリ実行情報４２、プログラムメ
モリ読み込み情報４１、プログラムメモリ書き込み情報
４０は、プログラムメモリ２のひとつのアドレスに対し
てそれぞれ１ビットの情報であり、この値は、カバレッ
ジ情報としてカバレッジメモリ３の中に格納される。

【００３１】まず、図１、図２および図３を参照して、
本発明の実施の形態における、プログラムメモリ２の初
期化情報のセットの方法を説明する。

【００３２】ホストコンピュータ６からプログラム開発
支援装置５にプログラムをロードする要求が発せられる
（ステップ２０）と、まず、カバレッジメモリ制御回路
４は、カバレッジメモリ３に格納されたすべてのプログ
ラムメモリ初期化情報４３をクリアする（ステップ２
１）。

【００３３】次に、ホストコンピュータ６が、プログラ
ムをプログラムメモリ２の指定アドレスにロードする
（ステップ２２）と、当該アドレスの値はアドレスバス
１０に出力される。

【００３４】カバレッジメモリ制御回路４は、このウィ
ンドウ（アドレス領域）にプログラムがロードされたこ
とを、該アドレスのプログラムメモリ初期化情報４３と
してカバレッジメモリ３にセットする（ステップ２
３）。

【００３５】最後に、ホストコンピュータ６がプログラ
ムのロードの終了を判断する（ステップ２４の判定でＹ
ｅｓ）まで、ステップ２２のプログラムのロードと、ス
テップ２３のプログラムメモリ初期化情報４３のセット
を繰り返す。

【００３６】これにより、プログラムメモリ２の各アド
レスのうち、プログラムがロードされたアドレスのプロ
グラムメモリ初期化情報４３はセットされ、プログラム
がロードされなかったアドレスのプログラムメモリ初期
化情報４３はクリアされた状態のままとされる。

【００３７】次に、図１、図２および図４を参照して、
本発明の実施の形態における、プログラムメモリ初期化
情報４３を用いたプログラム誤動作検出方法を説明す
る。

【００３８】ホストコンピュータ６からプログラム開発
支援装置５にプログラムを実行する要求が発せられる
（ステップ３０）と、まず、カバレッジメモリ制御回路
４は、ＣＰＵ１がアドレスバス１２に出力したプログラ
ムメモリ２のアドレスに対応するプログラムメモリ初期
化情報４３をカバレッジメモリ３から読み込む（ステッ
プ３１）。

【００３９】次に、カバレッジメモリ制御回路４は、該
プログラムメモリ初期化情報４３がセットされているか
クリアされているかを調べ（ステップ３２）、該プログ
ラムメモリ初期化情報４３がクリアされている場合に
は、プログラムメモリ２の該アドレスにプログラムがロ
ードされていないものと判断し、誤動作検出情報４５を
出力する（ステップ３６）。

【００４０】この情報により、ホストコンピュータ６は
ＣＰＵ１のプログラムの実行を中止するなどの誤動作に
対する処置を行う。

【００４１】一方、ステップ３２において、該プログラ
ムメモリ初期化情報４３がセットされている場合には、
カバレッジメモリ制御回路４は、プログラムメモリ２の
該アドレスにプログラムがロードされているものと判断
し、誤動作検出情報４５を出力せず、ＣＰＵ１は、デー
タバスに出力されたプログラムメモリ２の該アドレスの
プログラムを読み込み（ステップ３３）、該プログラム
を実行する（ステップ３４）。

【００４２】最後に、ホストコンピュータ６はＣＰＵ１
が実行しているプログラムの終了を判断する（ステップ
３５）まで、ステップ３１のカバレッジメモリ制御回路
４のプログラムメモリ初期化情報４３の読み込み処理か
らステップ３４のＣＰＵ１のプログラムの実行までの処
理を繰り返す。

【００４３】以上により、プログラムがロードされてい
ないアドレスを参照することによって生じるプログラム
の誤動作を検出する。

【００４４】図２を参照して、カバレッジメモリ制御回
路４は、カバレッジ情報をプログラムの実行の直前にク
リアする機能を備えている。

【００４５】ここで、４種類のカバレッジ情報、すなわ
ちプログラムメモリ初期化情報４３、プログラムメモリ
実行情報４２、プログラムメモリ読み込み情報４１、及
びプログラムメモリ書き込み情報４０を４ビットのデー
タとして扱い、表１に示すように、プログラムメモリ初
期化情報４３をカバレッジ情報の最上位ビット（ＭＳ
Ｂ）に割り当てるものとする。

【００４６】

【表１】

【００４７】カバレッジメモリ３がクリアされるタイミ
ングは、プログラムのロード直前、プログラムの実行直
前およびランダムなクリア要求時である。一方、プログ
ラムメモリ初期化情報４３をクリアするタイミングは、
プログラムのロード直前のみでなければならない。

【００４８】すなわち、カバレッジ情報のクリア機能と
して、プログラムメモリ初期化情報４３を保持しつつ、
他の３種類のカバレッジ情報をクリアすることが必要に
なる。

【００４９】この新しいカバレッジ情報のクリア方法
は、プログラムメモリ初期化情報４３を“Ｘ”、他の３
種類のカバレッジ情報を“ＹＹＹ”とすると、次のよう
な簡単な論理演算により可能となる。

【００５０】プログラムメモリ初期化情報４３を保持す
る場合、 ＸＹＹＹｂ ＡＮＤ １０００ｂ ＝ Ｘ０００ｂ、 とされ、一方プログラムメモリ初期化情報４３を保持し
ない場合には、 ＸＹＹＹｂ ＡＮＤ ００００ｂ ＝ ００００ｂ とされる。

【００５１】表２は、カバレッジ情報のクリアを指示す
る要求およびプログラムメモリ初期化情報４３を保持す
る要求と、カバレッジ情報の変化の関係の一覧を示した
表である。

【００５２】

【表２】

【００５３】図５は、本発明の第２の実施の形態とし
て、カバレッジメモリ３とカバレッジメモリ制御回路４
の関係を詳細に示した図である。また、この実施の形態
における、カバレッジ情報のうちのプログラムメモリ書
き込み情報４０を用いたプログラム誤動作検出方法は、
図３及び図４のフローチャートを参照して説明される。

【００５４】図５を参照して、プログラムメモリ書き込
み情報４０は、プログラムメモリ２が初期化された（プ
ログラムメモリ２にプログラムがロードされた）か初期
化されなかったか（ロードされなかったこと）を示す情
報であり、プログラムメモリ２にプログラムがロードさ
れた場合にセットされる。

【００５５】このプログラムメモリ書き込み情報４０
は、前記第１の実施の形態におけるプログラムメモリ初
期化情報４３と同じ意味を持つことから、以下では、プ
ログラムメモリ初期化情報４３をプログラムメモリ書き
込み情報４０に置き換えて、説明する。

【００５６】まず、プログラムメモリ書き込み情報４０
のセットの方法は、図３に示したプログラムメモリ初期
化情報４３のセット方法において、プログラムメモリ初
期化情報４３をプログラムメモリ書き込み情報４０に置
き換えた場合と同様とされる。これにより、プログラム
メモリ２の各アドレスのうち、プログラムがロードされ
たアドレスのプログラムメモリ書き込み情報４０はセッ
トされ、プログラムがロードされなかったアドレスのプ
ログラムメモリ書き込み情報４０はクリアされたままと
なる。

【００５７】次に、プログラムメモリ書き込み情報４０
を用いたプログラム誤動作検出方法としては、図４に示
したプログラムメモリ初期化情報４３のセット方法にお
いて、プログラムメモリ初期化情報４３をプログラムメ
モリ書き込み情報４０に置き換えた場合と同様とされ
る。

【００５８】以上により、プログラムがロードされてい
ないアドレスを参照することによって生じるプログラム
の誤動作を検出する。

【００５９】図５を参照して、カバレッジ制御回路４
は、カバレッジ情報をクリアする機能を持つ。３種類の
カバレッジ情報（プログラムメモリ実行情報４２、プロ
グラムメモリ読み込み情報４１、プログラムメモリ書き
込み情報４０）を３ビットのデータとして扱い、表３に
示したように、ビットを割り当てるものとする。

【００６０】

【表３】

【００６１】プログラムメモリ書き込み情報４０を保持
しつつ他の２種類のカバレッジ情報をクリアする方法
は、前記第１の実施の形態で説明した論理演算により可
能となる。

【００６２】プログラムメモリ書き込み情報４０を保持
する場合、 ＹＹＸｂ ＡＮＤ ００１ｂ ＝ ００Ｘｂ とされ、一方、プログラムメモリ書き込み情報４０を保
持しない場合には、 ＹＹＸｂ ＡＮＤ ０００ｂ ＝ ０００ｂ とされる。

【００６３】表４は、カバレッジ情報のクリアを指示す
る要求およびプログラムメモリ書き込み情報４０を保持
する要求とカバレッジ情報の変化の関係の一覧をまとめ
たものである。

【００６４】

【表４】

【００６５】プログラム開発支援装置には、プログラム
のカバレッジ情報をカバレッジメモリに格納する場合
（モニタモード）と、プログラムのカバレッジ情報をカ
バレッジメモリに格納しない場合（ユーザモード）があ
る。

【００６６】従来のユーザモードでは、プログラムメモ
リ初期化情報４３もプログラムメモリ書き込み情報４０
も存在しないため、誤動作検出を行えないが、ユーザモ
ードにおいてもプログラムメモリ書き込み情報４０さえ
用意すれば、本発明による誤動作検出方法を利用するこ
とができる。

【００６７】

【発明の効果】以上説明したように、本発明によれば、
データメモリの初期化判定方法の処理方法の変更してプ
ログラムメモリに応用し、誤動作検出方法をプログラム
開発支援装置まで範囲を広げることができる。

【００６８】また、本発明によれば、プログラムメモリ
初期化情報をカバレッジメモリに格納し、簡単な論理演
算を付加することでカバレッジ情報のクリア機能をプロ
グラムメモリ初期化情報のクリア機能と共用することが
できる。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態を説明するための図
であり、プログラム誤動作検出方法を実現するプログラ
ム開発支援装置の構成を示す図である。

【図２】本発明の第１の実施の形態におけるカバレッジ
メモリ３とカバレッジメモリ制御回路４の関係を説明す
るための図である。

【図３】本発明の第１の実施の形態におけるプログラム
メモリ初期化情報のセット方法を説明するためのフロー
チャートである。

【図４】本発明の第１の実施の形態におけるプログラム
メモリ初期化情報４３を用いたプログラム誤動作検出方
法を説明するためのフローチャートである。

【図５】本発明の第２の実施の形態におけるカバレッジ
メモリ３とカバレッジメモリ制御回路４の関係を説明す
るための図である。

【符号の説明】

１ ＣＰＵ ２ プログラムメモリ ３ カバレッジメモリ ４ カバレッジメモリ制御回路 ５ プログラム開発支援装置 ６ ホストコンピュータ １０ アドレスバス １１ データバス １２ ＣＰＵからのメモリＲ／Ｗ信号 ２０ プログラムのロード要求 ２１ プログラムメモリ初期化情報のクリア ２２ プログラムのロード ２３ プログラムメモリ初期化情報のセット ２４ プログラムの終了判断 ３０ プログラムの実行要求 ３１ プログラムメモリの初期化情報の読み込み ３２ プログラムのロード判断 ３３ プログラムの読み込み ３４ プログラムの実行 ３５ プログラムの実行の終了判断 ３６ 誤動作検出情報の出力 ４０ プログラムメモリ書き込み情報 ４１ プログラムメモリ読み込み情報 ４２ プログラムメモリ実行情報 ４３ プログラムメモリ初期化情報 ４５ 誤動作検出情報 ５０ プログラムメモリ書き込み信号 ５１ プログラムメモリ読み込み信号 ５２ プログラムメモリ実行信号 ５３ プログラムメモリ初期化信号 ５４ カバレッジメモリＲ／Ｗ信号 ５５ 誤動作検出信号 ５６ カバレッジデータバス

Claims (2)

【特許請求の範囲】
1. 【請求項１】ＣＰＵにて実行されるプログラムを格納す
   るプログラムメモリと、 前記プログラムメモリの各アドレスに対して、該プログ
   ラムが前記プログラムメモリにロードされたか否かを識
   別するためのプログラムメモリ初期化情報をカバレッジ
   情報として記憶格納するカバレッジメモリと、 前記カバレッジメモリの読み書きを制御し、前記プログ
   ラムメモリ初期化情報が、実行しようとしたプログラム
   メモリが初期化されていない旨を示すとき、プログラム
   の実行を誤動作と判断し、誤動作検出情報を出力するカ
   バレッジメモリ制御回路と、 を含むことを特徴とするマイクロコンピュータのプログ
   ラム開発支援装置。
2. 【請求項２】プログラムをロードする直前にプログラム
   メモリ初期化情報をクリアする手段と、 プログラムをロードした直後にプログラムメモリ初期化
   情報をセットする手段と、 プログラムの次のロードまでプログラムメモリ初期化情
   報を保持する手段と、 前記ＣＰＵがプログラムを実行するとき、プログラムメ
   モリ初期化情報の値により、初期化されているプログラ
   ムメモリのアドレスを参照したか、初期化されていない
   プログラムメモリのアドレスを参照したかを判断する手
   段と、 を備えたことを特徴とするプログラム誤動作検出方法。