JPH0520184A - メモリアクセス装置 - Google Patents
メモリアクセス装置Info
- Publication number
- JPH0520184A JPH0520184A JP3172362A JP17236291A JPH0520184A JP H0520184 A JPH0520184 A JP H0520184A JP 3172362 A JP3172362 A JP 3172362A JP 17236291 A JP17236291 A JP 17236291A JP H0520184 A JPH0520184 A JP H0520184A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- address
- extended
- register
- cpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 拡張メモリを演算処理なく高速にアクセスで
きるメモリアクセス装置を提供することを目的とする。 【構成】 アクセスする拡張メモリ７の空間のアドレス
値をＣＰＵ４から拡張メモリアドレスレジスタ５にセッ
トして保持し、リクエストレジスタ６にＣＰＵ４がアク
セスリクエストをセットする期間中、リクエストレジス
タ６は拡張メモリアドレスレジスタ５に保持したアドレ
ス値を拡張メモリ７にセットする。ＣＰＵ４は拡張メモ
リのアドレス値をダイレクトに指定してデータの入出力
を実行し、バンク方式におけるアドレス値演算が不要で
ある。
きるメモリアクセス装置を提供することを目的とする。 【構成】 アクセスする拡張メモリ７の空間のアドレス
値をＣＰＵ４から拡張メモリアドレスレジスタ５にセッ
トして保持し、リクエストレジスタ６にＣＰＵ４がアク
セスリクエストをセットする期間中、リクエストレジス
タ６は拡張メモリアドレスレジスタ５に保持したアドレ
ス値を拡張メモリ７にセットする。ＣＰＵ４は拡張メモ
リのアドレス値をダイレクトに指定してデータの入出力
を実行し、バンク方式におけるアドレス値演算が不要で
ある。
Description
【０００１】
【産業上の利用分野】本発明は英文タイプライタなどで
多用される拡張メモリのデータを高速にアクセスするメ
モリアクセス装置に関する。
多用される拡張メモリのデータを高速にアクセスするメ
モリアクセス装置に関する。
【０００２】
【従来の技術】近年、英文タイプライタはワープロ機能
や辞書機能を備えているので、ＣＰＵのメモリ空間の数
十倍にも及ぶメモリを管理してアクセスする必要があ
る。この場合、メモリ空間をＣＰＵの外部に拡張し、あ
る一定のアルゴリズムに従ってアクセスすることにな
る。
や辞書機能を備えているので、ＣＰＵのメモリ空間の数
十倍にも及ぶメモリを管理してアクセスする必要があ
る。この場合、メモリ空間をＣＰＵの外部に拡張し、あ
る一定のアルゴリズムに従ってアクセスすることにな
る。
【０００３】従来、多くの英文タイプライタにおいて、
この拡張したメモリをアクセスする方法としてバンク方
式のアクセス方法を使用している。また英文タイプライ
タは高機能化した複雑なソフトウエアに対応するため、
ＣＰＵのメモリ空間内に複数のサイズの異なるバンクメ
モリ空間を設け、さらに複数のバンクメモリ空間から拡
張メモリ空間内の同一メモリをアクセスできる構成とし
ている。そのため、１バイトの拡張メモリに対して複数
組のバンク番号とＣＰＵメモリ空間内アドレスが存在
し、バンク番号とＣＰＵメモリ空間内のアドレスとによ
り拡張メモリを管理することが困難な作業となってい
る。したがって、ソフトウエア上は一義的に決まる拡張
メモリアドレスを用いて管理し、拡張メモリをアクセス
する場合は拡張メモリアドレスからアクセスに用いるバ
ンクメモリ空間に対応するバンク番号とＣＰＵメモリ空
間内アドレスとをその都度求めている。
この拡張したメモリをアクセスする方法としてバンク方
式のアクセス方法を使用している。また英文タイプライ
タは高機能化した複雑なソフトウエアに対応するため、
ＣＰＵのメモリ空間内に複数のサイズの異なるバンクメ
モリ空間を設け、さらに複数のバンクメモリ空間から拡
張メモリ空間内の同一メモリをアクセスできる構成とし
ている。そのため、１バイトの拡張メモリに対して複数
組のバンク番号とＣＰＵメモリ空間内アドレスが存在
し、バンク番号とＣＰＵメモリ空間内のアドレスとによ
り拡張メモリを管理することが困難な作業となってい
る。したがって、ソフトウエア上は一義的に決まる拡張
メモリアドレスを用いて管理し、拡張メモリをアクセス
する場合は拡張メモリアドレスからアクセスに用いるバ
ンクメモリ空間に対応するバンク番号とＣＰＵメモリ空
間内アドレスとをその都度求めている。
【０００４】以下、従来のバンク方式による拡張メモリ
内のテキストおよび辞書データのアクセス装置について
説明する。図３は従来のバンク方式により拡張メモリ内
のテキストおよび辞書データのアクセスするメモリアク
セス装置の構成をブロック図で示す。図において、１は
ＣＰＵ、２は目標のメモリアドレスが存在するバンク番
号をセット入力して、拡張メモリに対して目標のメモリ
アドレスの上位アドレス部（拡張アドレス）を出力する
バンクレジスタ、３は拡張メモリである。前記拡張アド
レスはバンク番号とバンクサイズの積によって求められ
る。図２は拡張メモリ空間とＣＰＵメモリ空間およびバ
ンクレジスタのメモリ空間の関係を示す模式図である。
図において、Ａはアクセスしようとする目標のアドレ
ス、Ｂは目標アドレスＡが存在するバンクのバンク番
号、Ｃはバンクのサイズ、Ｄは前記目標アドレスＡのオ
フセットアドレス、ＥはＣＰＵメモリ空間におけるバン
クメモリエリア０のスタートアドレス、Ｆは前記Ｄと前
記Ｅの和である。以上のメモリ空間アドレス関係により
目標アドレスＡはＡ＝Ｂ×Ｃ＋Ｄで表される。
内のテキストおよび辞書データのアクセス装置について
説明する。図３は従来のバンク方式により拡張メモリ内
のテキストおよび辞書データのアクセスするメモリアク
セス装置の構成をブロック図で示す。図において、１は
ＣＰＵ、２は目標のメモリアドレスが存在するバンク番
号をセット入力して、拡張メモリに対して目標のメモリ
アドレスの上位アドレス部（拡張アドレス）を出力する
バンクレジスタ、３は拡張メモリである。前記拡張アド
レスはバンク番号とバンクサイズの積によって求められ
る。図２は拡張メモリ空間とＣＰＵメモリ空間およびバ
ンクレジスタのメモリ空間の関係を示す模式図である。
図において、Ａはアクセスしようとする目標のアドレ
ス、Ｂは目標アドレスＡが存在するバンクのバンク番
号、Ｃはバンクのサイズ、Ｄは前記目標アドレスＡのオ
フセットアドレス、ＥはＣＰＵメモリ空間におけるバン
クメモリエリア０のスタートアドレス、Ｆは前記Ｄと前
記Ｅの和である。以上のメモリ空間アドレス関係により
目標アドレスＡはＡ＝Ｂ×Ｃ＋Ｄで表される。
【０００５】目標アドレスＡをアクセスしようとすると
き、まず目標アドレスＡをバンクサイズＣで除算し、そ
の除算によって求められる商Ｂが目標アドレスＡが存在
するバンク番号Ｂであり、バンクレジスタにそのバンク
番号Ｂをセットすると、ＣＰＵメモリ空間上のバンクメ
モリエリアに、拡張メモリ空間上のバンク番号Ｂのメモ
リエリアが切り出されることになる。また目標アドレス
ＡをバンクサイズＣで割った余りＤは、拡張メモリ空間
のバンク番号Ｂのメモリエリアのスタートアドレスを０
とした場合の目標アドレスＡのオフセットアドレスであ
る。したがってバンクレジスタにバンク番号Ｂをセット
したのち、前記オフセットアドレスＤに前記Ｅを加えた
ＦをＣＰＵからアクセスすると、拡張メモリ空間上のメ
モリＡをアクセスしたことになる。
き、まず目標アドレスＡをバンクサイズＣで除算し、そ
の除算によって求められる商Ｂが目標アドレスＡが存在
するバンク番号Ｂであり、バンクレジスタにそのバンク
番号Ｂをセットすると、ＣＰＵメモリ空間上のバンクメ
モリエリアに、拡張メモリ空間上のバンク番号Ｂのメモ
リエリアが切り出されることになる。また目標アドレス
ＡをバンクサイズＣで割った余りＤは、拡張メモリ空間
のバンク番号Ｂのメモリエリアのスタートアドレスを０
とした場合の目標アドレスＡのオフセットアドレスであ
る。したがってバンクレジスタにバンク番号Ｂをセット
したのち、前記オフセットアドレスＤに前記Ｅを加えた
ＦをＣＰＵからアクセスすると、拡張メモリ空間上のメ
モリＡをアクセスしたことになる。
【０００６】
【発明が解決しようとする課題】このような従来の拡張
アドレスからバンクエリア内に対応するアドレスを求め
る除算および加算などの演算が必要であるため、ソフト
ウエアに対する負担が大きく、さらには時間がかかると
いう問題があった。
アドレスからバンクエリア内に対応するアドレスを求め
る除算および加算などの演算が必要であるため、ソフト
ウエアに対する負担が大きく、さらには時間がかかると
いう問題があった。
【０００７】本発明は上記の課題を解決するもので、拡
張されたメモリを複雑な演算処理を行うことなく高速に
アクセスできるメモリアクセス装置を提供することを目
的とする。
張されたメモリを複雑な演算処理を行うことなく高速に
アクセスできるメモリアクセス装置を提供することを目
的とする。
【０００８】
【課題を解決するための手段】本発明は上記の目的を達
成するために、アクセスする拡張メモリ空間上のアドレ
ス値をＣＰＵから入力して保持する拡張メモリアドレス
レジスタと、ＣＰＵのアクセスリクエスト入力の期間
中、前記拡張アドレスレジスタに保持したアドレス値を
拡張メモリにセットするリクエストレジスタを備えたメ
モリアクセス装置とする。
成するために、アクセスする拡張メモリ空間上のアドレ
ス値をＣＰＵから入力して保持する拡張メモリアドレス
レジスタと、ＣＰＵのアクセスリクエスト入力の期間
中、前記拡張アドレスレジスタに保持したアドレス値を
拡張メモリにセットするリクエストレジスタを備えたメ
モリアクセス装置とする。
【０００９】
【作用】本発明は上記の構成において、ＣＰＵがリクエ
ストレジスタにアクセス要求したとき、拡張メモリアド
レスレジスタに保持された拡張メモリのアドレスが拡張
メモリにセットされる。
ストレジスタにアクセス要求したとき、拡張メモリアド
レスレジスタに保持された拡張メモリのアドレスが拡張
メモリにセットされる。
【００１０】
（実施例１）以下、本発明の一実施例のメモリアクセス
装置について図面を参照しながら説明する。
装置について図面を参照しながら説明する。
【００１１】図１は本発明の一実施例のメモリアクセス
装置の構成をブロック図で示す。図において、４はＣＰ
Ｕ、５は拡張メモリ上のアドレスをセットし、ＣＰＵが
リクエストレジスタをアクセスしたときに拡張メモリに
対してセットされた拡張メモリアドレスを出力する拡張
メモリアドレスレジスタであり、拡張メモリアドレスの
ビット数と同じビット数で構成されている。６はＣＰＵ
からアクセスされたときにアクセスされている期間、拡
張メモリアドレスレジスタに対してセットされた拡張メ
モリアドレスを出力するように指示するリクエストレジ
スタ、７は拡張メモリである。
装置の構成をブロック図で示す。図において、４はＣＰ
Ｕ、５は拡張メモリ上のアドレスをセットし、ＣＰＵが
リクエストレジスタをアクセスしたときに拡張メモリに
対してセットされた拡張メモリアドレスを出力する拡張
メモリアドレスレジスタであり、拡張メモリアドレスの
ビット数と同じビット数で構成されている。６はＣＰＵ
からアクセスされたときにアクセスされている期間、拡
張メモリアドレスレジスタに対してセットされた拡張メ
モリアドレスを出力するように指示するリクエストレジ
スタ、７は拡張メモリである。
【００１２】以下、上記構成要素の相互関係と動作を説
明すると、拡張メモリ空間上のアドレスＡを前記拡張メ
モリアドレスレジスタ５にセットする。そののち、前記
リクエストレジスタ６をアクセスすると拡張メモリアド
レスに対して前記リクエストレジスタ６をＣＰＵがアク
セスしている期間、拡張メモリアドレスレジスタから拡
張メミリアドレスＡが出力され、目標アドレスＡがアク
セスされたことになる。
明すると、拡張メモリ空間上のアドレスＡを前記拡張メ
モリアドレスレジスタ５にセットする。そののち、前記
リクエストレジスタ６をアクセスすると拡張メモリアド
レスに対して前記リクエストレジスタ６をＣＰＵがアク
セスしている期間、拡張メモリアドレスレジスタから拡
張メミリアドレスＡが出力され、目標アドレスＡがアク
セスされたことになる。
【００１３】このように本発明の実施例のメモリアクセ
ス装置によれば、アクセスする拡張メモリ空間上のアド
レス値をＣＰＵから入力して保持する拡張メモリアドレ
スレジスタと、ＣＰＵのアクセスリクエスト入力の期間
中、前記拡張アドレスレジスタに保持したアドレス値を
拡張メモリにセットするリクエストレジスタを備えたメ
モリアクセス装置とすることにより、拡張メモリアドレ
スを拡張メモリアドレスレジスタにセットしたリクエス
トレジスタをアクセスするだけで拡張メモリをアクセス
でき、拡張アドレスに対して除算、加算などの演算を加
える必要がないため、プログラムのステップ数を軽減で
き、拡張メモリを高速にアクセスできる拡張メモリアク
セス装置を得ることができる。
ス装置によれば、アクセスする拡張メモリ空間上のアド
レス値をＣＰＵから入力して保持する拡張メモリアドレ
スレジスタと、ＣＰＵのアクセスリクエスト入力の期間
中、前記拡張アドレスレジスタに保持したアドレス値を
拡張メモリにセットするリクエストレジスタを備えたメ
モリアクセス装置とすることにより、拡張メモリアドレ
スを拡張メモリアドレスレジスタにセットしたリクエス
トレジスタをアクセスするだけで拡張メモリをアクセス
でき、拡張アドレスに対して除算、加算などの演算を加
える必要がないため、プログラムのステップ数を軽減で
き、拡張メモリを高速にアクセスできる拡張メモリアク
セス装置を得ることができる。
【００１４】
【発明の効果】以上の実施例から明かなように、アクセ
スする拡張メモリ空間上のアドレス値をＣＰＵから入力
して保持する拡張メモリアドレスレジスタと、ＣＰＵの
アクセスリクエスト入力の期間中、前記拡張アドレスレ
ジスタに保持したアドレス値を拡張メモリにセットする
リクエストレジスタを備えたメモリアクセス装置とする
ことにより、拡張メモリアドレスレジスタにセットした
リクエストレジスタをアクセスするだけで拡張メモリを
アクセスできる、拡張アドレスにたいして除算、加算な
どの演算を加える必要がないため、プログラムのステッ
プ数を軽減でき、拡張メモリを高速にアクセスできる拡
張メモリアクセス装置を得ることができる。
スする拡張メモリ空間上のアドレス値をＣＰＵから入力
して保持する拡張メモリアドレスレジスタと、ＣＰＵの
アクセスリクエスト入力の期間中、前記拡張アドレスレ
ジスタに保持したアドレス値を拡張メモリにセットする
リクエストレジスタを備えたメモリアクセス装置とする
ことにより、拡張メモリアドレスレジスタにセットした
リクエストレジスタをアクセスするだけで拡張メモリを
アクセスできる、拡張アドレスにたいして除算、加算な
どの演算を加える必要がないため、プログラムのステッ
プ数を軽減でき、拡張メモリを高速にアクセスできる拡
張メモリアクセス装置を得ることができる。
【図１】本発明の一実施例のメモリアクセス装置の構成
を示すブロック図
を示すブロック図
【図２】従来のメモリアクセス装置におけるメモリ空間
の関係を示す模式図
の関係を示す模式図
【図３】従来の拡張メモリアクセス装置の構成を示すブ
ロック図
ロック図
４ ＣＰＵ ５ 拡張メモリアドレスレジスタ ６ リクエストレジスタ ７ 拡張メモリ Ａ 拡張メモリ空間上のアクセスしたいアドレス値
Claims (1)
- 【特許請求の範囲】 【請求項１】 アクセスする拡張メモリ空間上のアドレ
ス値をＣＰＵから入力して保持する拡張メモリアドレス
レジスタと、ＣＰＵのアクセスリクエスト入力の期間
中、前記拡張アドレスレジスタに保持したアドレス値を
拡張メモリにセットするリクエストレジスタを備えたメ
モリアクセス装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3172362A JPH0520184A (ja) | 1991-07-12 | 1991-07-12 | メモリアクセス装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3172362A JPH0520184A (ja) | 1991-07-12 | 1991-07-12 | メモリアクセス装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0520184A true JPH0520184A (ja) | 1993-01-29 |
Family
ID=15940503
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3172362A Pending JPH0520184A (ja) | 1991-07-12 | 1991-07-12 | メモリアクセス装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0520184A (ja) |
-
1991
- 1991-07-12 JP JP3172362A patent/JPH0520184A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3038781B2 (ja) | メモリアクセス制御回路 | |
| WO2025200693A1 (zh) | 矩阵乘法累加运算单元及运算方法、硬件加速器、电子设备 | |
| WO2022068328A1 (zh) | 数据迁移的方法、装置、处理器和计算设备 | |
| CN111831328A (zh) | 数据处理的方法及装置 | |
| JPH0520184A (ja) | メモリアクセス装置 | |
| US5933856A (en) | System and method for processing of memory data and communication system comprising such system | |
| JP3073208B2 (ja) | データ選出装置 | |
| JPH11238015A (ja) | プロセッサ装置 | |
| JPH05128311A (ja) | 文字認識方法及びその装置 | |
| JP3109816B2 (ja) | アドレス生成装置 | |
| JPH06103477B2 (ja) | 並列キャッシュメモリ | |
| JPH07108578B2 (ja) | 出力装置 | |
| JPH0363094B2 (ja) | ||
| JPH05334233A (ja) | データ転送装置 | |
| JP3217815B2 (ja) | アドレス変換方式 | |
| JPH05314003A (ja) | キャッシュメモリ装置 | |
| JPH09131932A (ja) | プリンタコントローラ | |
| JPH05165717A (ja) | データ処理装置 | |
| JPH09204359A (ja) | アドレス変換装置 | |
| JP2002132706A (ja) | Ｄｍａ転送装置 | |
| JPH05120170A (ja) | サーバ・クライアントモデルにおけるデータフアイル装置 | |
| JPS6124734B2 (ja) | ||
| JPH06230980A (ja) | 割込み回路 | |
| JPS5856023A (ja) | 配列変換装置 | |
| JPH0922343A (ja) | 演算装置 |