JPH0520392A - LSI system design support device - Google Patents
LSI system design support deviceInfo
- Publication number
- JPH0520392A JPH0520392A JP3168327A JP16832791A JPH0520392A JP H0520392 A JPH0520392 A JP H0520392A JP 3168327 A JP3168327 A JP 3168327A JP 16832791 A JP16832791 A JP 16832791A JP H0520392 A JPH0520392 A JP H0520392A
- Authority
- JP
- Japan
- Prior art keywords
- block
- design data
- designated
- new
- module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 設計データの修正を迅速かつ正確に行い、作
業性を向上することを目的とする。
【構成】 指定された新たな1乃至複数のブロックおよ
び全体を構成するブロック並びに信号の接続関係から、
指定されたブロックを新たなブロックとし、指定された
ブロックの設計データを作成し、指定外のブロックおよ
び指定外のブロックの設計データを作成し、指定された
ブロックおよび指定外のブロックを接続する設計データ
を作成するブロック分割作成部14を備えた。
(57) [Summary] [Purpose] The purpose is to modify design data quickly and accurately to improve workability. [Structure] From the specified new one or more blocks, the blocks forming the whole, and the signal connection relationship,
Designing the specified block as a new block, creating design data for the specified block, creating design data for the non-designated block and design data for the non-designated block, and connecting the designated block and the non-designated block The block division creating unit 14 for creating data is provided.
Description
【0001】[0001]
【産業上の利用分野】本発明はLSIシステムの設計開
発に用いる設計支援装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a design support device used for design development of an LSI system.
【0002】[0002]
【従来の技術】従来、この種の設計支援装置によりLS
Iまたは複数のLSIを含むLSIシステムを設計開発
する場合は、回路全体を各機能を行うブロックに分割
し、そのブロック内を更に小さなブロックに分割して階
層的に設計を行う。そして、かかるブロック分割では、
ブロックに分割する時点で、そのブロックがどの程度の
回路規模になるかを予想して、設計し易い回路規模のブ
ロック或いはLSIの1チップに収まるブロックに分割
していた。2. Description of the Related Art Conventionally, this type of design support device has been used for LS.
When designing and developing an LSI system including I or a plurality of LSIs, the entire circuit is divided into blocks that perform each function, and the blocks are divided into smaller blocks for hierarchical design. And in such block division,
At the time of dividing into blocks, the degree of circuit size of the block is predicted, and the block is divided into blocks having a circuit size that is easy to design or blocks that can be accommodated in one LSI chip.
【0003】[0003]
【発明が解決しようとする課題】然し乍ら、上述した従
来の階層設計においては、初期段階でブロック分割を行
う際に予想した回路規模と、設計が進んで得られた実際
の回路規模とは一致しない場合が多い。予想した回路規
模と実際の回路規模が著しく異なる場合は、当初LSI
の1チップにしようと考えていたブロックが1チップに
収まらなくなってしまい、再度ブロック分割をしなおさ
なければならない。更に、既に設計開発の済んだLSI
システムを、より集積度の高いLSI製造技術を使って
再度開発するような場合において、既に行われたブロッ
ク分割を変更して、再度ブロック分割をしなおさなけれ
ばならない。従って、作業性が低下するという問題点が
あった。However, in the above-mentioned conventional hierarchical design, the circuit scale expected when performing block division in the initial stage does not match the actual circuit scale obtained by the design progress. In many cases. If the expected circuit size and the actual circuit size are significantly different, the initial LSI
The block I was thinking of making it into one chip can no longer fit in one chip, so I have to re-divide the block. Furthermore, LSIs that have already been designed and developed
In the case where the system is redeveloped by using the LSI manufacturing technology having a higher degree of integration, it is necessary to change the already performed block division and perform the block division again. Therefore, there is a problem that workability is reduced.
【0004】本発明の目的は、上述した問題点に鑑み、
設計データの修正を迅速かつ正確に行い、作業性を向上
したLSIシステムの設計支援装置を提供するものであ
る。The object of the present invention is to solve the above-mentioned problems.
The present invention provides a design support device for an LSI system, in which design data is corrected quickly and accurately and workability is improved.
【0005】[0005]
【課題を解決するための手段】本発明は上述した目的を
達成するため、LSIシステムのブロック構成および信
号の接続関係をLSIシステムの設計データから解析す
るブロック構成表示部と、複数のブロックを纏めて新た
なブロックに指定する情報および前記ブロック構成表示
部から前記設計データの解析結果を受け取るブロック指
定受付部と、指定された新たなブロックおよび全体を構
成するブロック並びに信号の接続関係から、前記指定さ
れたブロックを新たなブロックとし、前記新たなブロッ
クの設計データを作成し、指定外のブロックおよび前記
指定外のブロックの設計データを作成すると共に、前記
新たなブロックおよび前記指定外のブロックを接続する
設計データを作成するブロック分割作成部とを具備した
ものである。In order to achieve the above-mentioned object, the present invention collects a block configuration display section for analyzing a block configuration of an LSI system and a connection relation of signals from design data of the LSI system, and a plurality of blocks. From the block configuration display unit and the block designation display unit that receives the analysis result of the design data from the block configuration display unit, and the connection relation between the designated new block and the blocks that form the whole and signals. The designated block as a new block, design data of the new block is created, design data of the non-designated block and design data of the non-designated block are created, and the new block and the non-designated block are connected. And a block division creating unit for creating design data.
【0006】[0006]
【作用】本発明においては、指定されたブロックの設計
データを作成すると共に、指定外のブロックの設計デー
タを作成し、指定されたブロックおよび指定外のブロッ
クを接続する設計データを作成するブロック分割作成部
を設けたので、設計データの修正が自動化され、設計デ
−タの修正が迅速かつ正確になる。According to the present invention, a block division is performed to create design data for a designated block, design data for a non-designated block, and design data for connecting a designated block and a non-designated block. Since the creation unit is provided, the modification of the design data is automated, and the modification of the design data is quick and accurate.
【0007】[0007]
【実施例】以下、本発明のLSIシステムの設計支援装
置に係わる一実施例を図1乃至図9に基づいて説明す
る。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of an LSI system design support apparatus according to the present invention will be described below with reference to FIGS.
【0008】図1は設計支援装置の基本的なシステム構
成図である。同図において、設計支援装置11は、設計
者が予め作成した階層設計データ15を入力し、これを
解析することにより、ブロック構成表示データ16とし
て、ブロック図或いはテキストによる回路記述を表示す
るブロック構成表示部12と、ブロック構成表示データ
16の必要な情報および新たに纏めたいブロックを指定
する設計者指示の情報を受け取るブロック指定受付部1
3と、ブロック指定受付部13から出力される上記情報
を基に指定されたブロックを新たなブロックとし、その
ブロックの設計データを作成し、指定外のブロックを新
たなブロックとし、そのブロックの設計データを作成す
ると共に、これら新たに作成されたブロックを接続する
設計データを作成することにより、追加修正された設計
データ18を出力するブロック分割作成部14とから構
成されている。FIG. 1 is a basic system configuration diagram of the design support apparatus. In the figure, the design support device 11 inputs the hierarchical design data 15 created in advance by the designer and analyzes the hierarchical design data 15 to display, as the block configuration display data 16, a block diagram or a block configuration for displaying a circuit description by text. The display unit 12 and the block designation receiving unit 1 that receives the necessary information of the block configuration display data 16 and the information of the designer's instruction for designating a new block to be summarized.
3 and the block designated on the basis of the above information output from the block designation receiving unit 13 is set as a new block, design data of the block is created, and a block other than the designated block is set as a new block, and the design of the block is performed. It is composed of a block division creating unit 14 that outputs design data 18 that is additionally modified by creating data and design data that connects these newly created blocks.
【0009】次に、かかる構成の設計支援装置の作用を
述べる。Next, the operation of the design support device having such a configuration will be described.
【0010】先ず、階層設計データ15がブロック構成
表示部12により解析され、ブロック構成表示データ1
6として、図2に示すようなモジュールM1のブロック
構成図および図3に示すようなテキストによる回路記述
が得られる。図2において、モジュールM1は、外部入
力端子I1および外部双方向端子B1ならびに外部出力
端子O1が接続されるサブブロックMAと、外部入力端
子I2および外部双方向端子B1が接続されるサブブロ
ックMBと、外部入力端子I3および外部双方向端子B
2,B3が接続されるサブブロックMCと、外部入力端
子I4および外部出力端子O2が接続されるサブブロッ
クMDと、外部入力端子I5および外部出力端子O3な
らびに外部双方向端子B3が接続されるサブブロックM
Eとから構成されている。さらに、サブブロックMA,
MBは内部信号S1で接続され、サブブロックMB,M
Cは内部信号S2で接続され、サブブロックMA,MD
は内部信号S3で接続され、サブブロックMB,MD,
MEは内部信号S4,S6で接続されると共に、サブブ
ロックME,MCは内部信号S5により接続されてい
る。First, the hierarchical design data 15 is analyzed by the block configuration display unit 12, and the block configuration display data 1
As 6, a block configuration diagram of the module M1 as shown in FIG. 2 and a circuit description in text as shown in FIG. 3 are obtained. In FIG. 2, the module M1 includes a sub block MA to which the external input terminal I1, the external bidirectional terminal B1 and the external output terminal O1 are connected, and a sub block MB to which the external input terminal I2 and the external bidirectional terminal B1 are connected. , External input terminal I3 and external bidirectional terminal B
2, a sub block MC connected to B3, a sub block MD connected to an external input terminal I4 and an external output terminal O2, a sub block connected to an external input terminal I5, an external output terminal O3, and an external bidirectional terminal B3. Block M
It is composed of E and E. Furthermore, the sub-block MA,
MBs are connected by an internal signal S1 and sub-blocks MB, M
C is connected by an internal signal S2, and sub-blocks MA and MD
Are connected by an internal signal S3, and sub-blocks MB, MD,
ME is connected by internal signals S4 and S6, and sub-blocks ME and MC are connected by internal signal S5.
【0011】ここで、図4に示すようなサブブロックM
A,MB,MCを1つの纏まったブロックのモジュール
M11とし、更に、図5に示すようなサブブロックM
D,MEを1つの纏まったブロックのモジュールM12
とする設計者の指示およびブロック構成表示データ16
の所要デ−タをブロック指定受付部13が受け付ける。
そして、図6に示すように、ブロック分割作成部14
が、設計者指示およびブロック構成表示データ16を基
にモジュールM11およびモジュールM12をサブブロ
ックとして新たに作成した後、これらを接続し、修正変
更されたモジュールM1を作成する。Here, the sub-block M as shown in FIG.
A, MB, and MC are made into a module M11 of one integrated block, and further, a sub-block M as shown in FIG.
Module M12 of one integrated block of D and ME
Designer's instruction and block configuration display data 16
The block designation receiving unit 13 receives the required data of the above.
Then, as shown in FIG.
Creates new modules M11 and M12 as sub-blocks based on the designer's instruction and the block configuration display data 16 and then connects them to create a modified and modified module M1.
【0012】即ち、ブロック分割作成部14は、ブロッ
ク指定受付部13からの設計者の指示により指定された
ブロックを新たなブロックとし、そのブロックの設計デ
ータを作成し、指定外のブロックを新たなブロックと
し、そのブロックの設計データを作成すると共に、これ
ら新たに作成されたブロックを接続する設計データを作
成し、モジュールM1の追加修正された設計デ−タ18
を出力する。That is, the block division creating unit 14 sets a block designated by the designer's instruction from the block designation receiving unit 13 as a new block, creates design data of the block, and creates a block other than the designated block as a new block. A block is created, design data for the block is created, and design data for connecting these newly created blocks is created.
Is output.
【0013】そして、この場合、モジュールM11にお
いて、モジュールM1の外部入力端子I4,I5および
外部出力端子O2,O3は無くなり、モジュールM1の
外部双方向端子B3は外部入力端子となる。また、モジ
ュールM1の内部信号S3,S4,S5は外部入力端子
および外部双方向端子となる。In this case, in the module M11, the external input terminals I4, I5 and the external output terminals O2, O3 of the module M1 are eliminated, and the external bidirectional terminal B3 of the module M1 becomes an external input terminal. Further, the internal signals S3, S4, S5 of the module M1 serve as an external input terminal and an external bidirectional terminal.
【0014】さらに、モジュールM12において、モジ
ュールM1の外部入力端子I1,I2,I3および外部
双方向端子B1,B2は無くなり、モジュールM1の内
部信号S3,S4,S5は外部出力端子および外部双方
向端子となる。Further, in the module M12, the external input terminals I1, I2, I3 and the external bidirectional terminals B1, B2 of the module M1 are eliminated, and the internal signals S3, S4, S5 of the module M1 are external output terminals and external bidirectional terminals. Becomes
【0015】なお、図7はモジュールM11のテキスト
による記述を行った例を示す図であり、図8はモジュー
ルM12のテキストによる記述を行った例を示す図であ
る。また、図9は変更されたモジュールM1のテキスト
による記述を示す図である。FIG. 7 is a diagram showing an example of the text description of the module M11, and FIG. 8 is a diagram showing an example of the text description of the module M12. FIG. 9 is a diagram showing a text description of the changed module M1.
【0016】[0016]
【発明の効果】以上説明したように本発明によれば、指
定されたブロックの設計データを作成すると共に、指定
外のブロックの設計データを作成し、指定されたブロッ
クおよび指定外のブロックを接続する設計データを作成
するブロック分割作成部を設けたので、設計データの修
正が自動化される。よって、設計デ−タの修正が迅速か
つ正確にでき、作業性が向上できる。As described above, according to the present invention, design data of a designated block is created, design data of a non-designated block is created, and the designated block and the non-designated block are connected. Since the block division creating unit for creating the design data is provided, the modification of the design data is automated. Therefore, the design data can be corrected quickly and accurately, and the workability can be improved.
【図1】本発明の設計支援装置の基本的なシステム構成
図である。FIG. 1 is a basic system configuration diagram of a design support device of the present invention.
【図2】モジュールM1のブロック図である。FIG. 2 is a block diagram of a module M1.
【図3】モジュールM1のテキストによる記述を行った
例を示す図である。FIG. 3 is a diagram illustrating an example in which a text description of a module M1 is performed.
【図4】モジュールM11のブロック図である。FIG. 4 is a block diagram of a module M11.
【図5】モジュールM12のブロック図である。FIG. 5 is a block diagram of a module M12.
【図6】変更されたモジュールM1のブロック図であ
る。FIG. 6 is a block diagram of a modified module M1.
【図7】モジュールM11のテキストによる記述を行っ
た例を示す図である。FIG. 7 is a diagram illustrating an example in which a text description of a module M11 is performed.
【図8】モジュールM12のテキストによる記述を行っ
た例を示す図である。FIG. 8 is a diagram illustrating an example in which a text description of a module M12 is performed.
【図9】変更されたモジュールM1のテキストによる記
述を示す図である。FIG. 9 is a diagram showing a text description of a changed module M1.
11 設計支援装置 12 ブロック構成表示部 13 ブロック指定受付部 14 ブロック分割作成部 15 設計データ 16 ブロック構成表示データ 18 追加修正された設計データ 11 Design Support Device 12 Block Configuration Display Unit 13 Block Designation Accepting Unit 14 Block Division Creating Unit 15 Design Data 16 Block Configuration Display Data 18 Added / Modified Design Data
Claims (1)
号の接続関係をLSIシステムの設計データから解析す
るブロック構成表示部と、複数のブロックを纏めて新た
なブロックに指定する情報および前記ブロック構成表示
部から前記設計データの解析結果を受け取るブロック指
定受付部と、指定された新たなブロックおよび全体を構
成するブロック並びに信号の接続関係から、前記指定さ
れたブロックを新たなブロックとし、前記新たなブロッ
クの設計データを作成し、指定外のブロックおよび前記
指定外のブロックの設計データを作成すると共に、前記
新たなブロックおよび前記指定外のブロックを接続する
設計データを作成するブロック分割作成部とを具備した
ことを特徴とするLSIシステムの設計支援装置。Claim: What is claimed is: 1. A block configuration display section for analyzing a block configuration of an LSI system and a connection relation of signals from design data of the LSI system, information for collectively designating a plurality of blocks and a new block, and From the block designation receiving unit that receives the analysis result of the design data from the block configuration display unit, the designated new block and the block forming the whole and the connection relationship of the signals, the designated block is a new block, Block division creation for creating design data of the new block, creating design data of the non-designated block and design data of the non-designated block, and creating design data for connecting the new block and the non-designated block And an LSI system design support device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3168327A JPH0520392A (en) | 1991-07-09 | 1991-07-09 | LSI system design support device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3168327A JPH0520392A (en) | 1991-07-09 | 1991-07-09 | LSI system design support device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0520392A true JPH0520392A (en) | 1993-01-29 |
Family
ID=15865989
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3168327A Pending JPH0520392A (en) | 1991-07-09 | 1991-07-09 | LSI system design support device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0520392A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7019982B2 (en) | 2002-06-26 | 2006-03-28 | Orion Electric Co., Ltd. | Foolproof polarity indications of poled electronic parts or devices in printed circuit board |
-
1991
- 1991-07-09 JP JP3168327A patent/JPH0520392A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7019982B2 (en) | 2002-06-26 | 2006-03-28 | Orion Electric Co., Ltd. | Foolproof polarity indications of poled electronic parts or devices in printed circuit board |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110941932B (en) | Demand modeling and verifying method for hardware logic design | |
| US6877140B1 (en) | Method and system for generating a schematic representing bus structures | |
| JP2001249954A (en) | Device for creating electrical and electronic circuit diagrams | |
| US9424040B2 (en) | LSI and LSI manufacturing method | |
| JP2930087B2 (en) | Logic design support system | |
| CN118153509A (en) | Method and device for realizing layout wiring of FPGA | |
| JPS62251964A (en) | Circuit diagram outputting system | |
| JP2786017B2 (en) | Method for manufacturing semiconductor integrated circuit | |
| JP2822677B2 (en) | Electronic circuit design equipment | |
| JPS6033666A (en) | Logical circuit diagram having logical hierarchical structure | |
| JP2946682B2 (en) | Integrated circuit design equipment | |
| Ferrari et al. | A computer-aided approach to integrated circuit layout design | |
| JP2848031B2 (en) | Schematic editor | |
| JPH05242179A (en) | Circuit diagram editor system | |
| JPH11102385A (en) | LSI logic design support system considering layout design | |
| JPH05266126A (en) | Test data terminal name conversion method | |
| JPS63231571A (en) | Circuit feature extracting mechanism | |
| JPH06251102A (en) | Circuit design method, circuit search method, circuit correction method, and circuit design device | |
| JPH08320888A (en) | Circuit extraction method | |
| JPH03211679A (en) | Designing method for logic circuit | |
| JPS61196373A (en) | Method of checking packaging design | |
| JPS63115270A (en) | Cad system | |
| JP2001184387A (en) | Wiring load estimating method, wiring load estimating device, and recording medium storing wiring load estimating program | |
| JPH0513572A (en) | Cell information verifying apparatus for automatic layout of semiconductor integrated circuit | |
| JPH11203339A (en) | Semiconductor design verification method and recording medium |