JPH05206201A - 半導体装置とその製造方法 - Google Patents

半導体装置とその製造方法

Info

Publication number
JPH05206201A
JPH05206201A JP4038537A JP3853792A JPH05206201A JP H05206201 A JPH05206201 A JP H05206201A JP 4038537 A JP4038537 A JP 4038537A JP 3853792 A JP3853792 A JP 3853792A JP H05206201 A JPH05206201 A JP H05206201A
Authority
JP
Japan
Prior art keywords
semiconductor device
inner lead
metal wiring
chip
lead portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4038537A
Other languages
English (en)
Inventor
Toshio Mugishima
利夫 麦島
Osamu Seki
収 関
Kenichi Otani
健一 大谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
FURUKAWA SAAKITSUTO FOIL KK
Furukawa Electric Co Ltd
Original Assignee
FURUKAWA SAAKITSUTO FOIL KK
Furukawa Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by FURUKAWA SAAKITSUTO FOIL KK, Furukawa Electric Co Ltd filed Critical FURUKAWA SAAKITSUTO FOIL KK
Priority to JP4038537A priority Critical patent/JPH05206201A/ja
Publication of JPH05206201A publication Critical patent/JPH05206201A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】 フィルムチップキャリアにおけるインナーリ
ード部の薄肉化に伴うフィンガー強度の低下を補足し、
半導体デバイスチップとの接合性を向上させて、金属配
線の微細化を可能とし、高集積化された半導体装置を実
現すること。 【構成】 可撓性フィルム部材上に金属配線が形成され
たチップキャリアに半導体デバイスチップを搭載してな
る半導体装置において、半導体デバイスチップの端子部
が、チップキャリアの金属配線形成面側から金属配線の
インナーリード部に接続されており、インナーリード部
の接続部の裏面側に、可撓性フィルム部材を貫通する熱
伝導性材料の貫通柱が設けられているもの。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、IC,LSI等の半
導体デバイスチップが、その端子部を外部容器(いわゆ
るパッケージ)または回路基板の端子部に接続する際に
用いられるチップキャリアに搭載された半導体装置及び
その製造方法に関するものである。
【0002】
【従来の技術】従来、半導体デバイスチップの複数の接
続用パッド(バンプ部)は、ボンディング・ワイヤー、
もしくはテープ状またはバッチタイプ等のフィルムチッ
プキャリア上に形成されたリードワイヤによって、リー
ドフレームあるいは回路基板の端子部と接続されてい
た。ここで、ボンディング・ワイヤーとフィルムチップ
キャリアとの使用区分は、半導体デバイスチップのバン
プ間ピッチに依存し、例えばピッチが200〜300μ
m以下の場合にはフィルムチップキャリアが使用される
ことが一般的である。
【0003】従来のフィルムチップキャリアでは、ポリ
イミドフィルム,ポリエステルフィルム等からなる電気
絶縁性の可撓性フィルムに、半導体デバイスチップを挿
入するためのデバイス孔が穿設されており、可撓性フィ
ルムの一方の面のデバイス孔開口部周縁には、デバイス
開口部に放射状にインナーリード部を突き出した多数の
金属配線(リードワイヤ)が形成されている。
【0004】このリードワイヤのインナーリード部は、
デバイス孔開口部にオーバーハング状につきだした状態
となっており、デバイス孔内に半導体デバイスチップが
挿入された状態でインナーリード部と半導体デバイスチ
ップのバンプとが(インナーリード部側から)加圧ボン
ディングされて接続される。
【0005】ところで、近年半導体デバイスチップの高
集積度化の傾向は著しく、それに伴って、入出力接続パ
ッド数も多くなり、現在ではバンプ間ピッチが100μ
m以下の半導体デバイスチップも実用化の段階に入って
いる。しかし、このような非常に狭いバンプ間ピッチの
半導体デバイスチップに対応できる微細ピッチのインナ
ーリード部を備えたフィルムチップキャリアの作成は非
常に困難である。
【0006】即ち、チップキャリアの金属配線の一般的
形成方法は、可撓性フィルム部材に35μm程度の銅箔
を蒸着等により析出し、あるいは銅箔片を貼付しておい
て、この銅箔をエッチングすることにより形成するか、
若しくは可撓性フィルム部材表面に無電解メッキに対す
る触媒活性層を所定の配線パターンで設けておき、その
後銅メッキを施すことによって形成されているが、イン
ナーリード間ピッチを非常に狭くする場合には以下のよ
うな問題を生じる。
【0007】前者のエッチング方法の場合、例えばイン
ナーリード間ピッチの目標を70μmとするとインナー
リード部の導体の幅は35μm程度となるが、銅箔層の
厚さが35μmである場合には導体幅/導体厚さの比が
1以下となるので、このような場合にはサイドエッチン
グが著しく、個々の配線のインナーリード部の断面形状
が台形形状となってしまう。又、後者のメッキ方法の場
合、積み上げられたメッキ層からピッチ方向に瘤がつき
出して配線間が短絡する可能性があり、この瘤の大きさ
は例えば銅メッキ厚が35μmのときに、20μm程度
にまでなってしまうこともある。
【0008】このような問題を解決するにあたっては、
上記の何れの方法においても金属配線の厚みを薄くする
ことが望まれる。つまり、エッチングによる方法におい
て銅箔層の厚みが薄ければ、サイドエッチングがあまり
進行せず、ほぼ矩形断面の配線が得られ、メッキによる
方法においてもメッキ厚が薄ければ、瘤はあまり成長せ
ず、短絡の危険性が少ない。
【0009】
【発明が解決しようとする課題】しかし、従来のチップ
キャリアにおける金属配線のインナーリード部は、前述
したようにデバイス孔の開口部につきだしたオーバーハ
ング構造をとっているので、半導体デバイスチップとの
ボンディング時の加圧力を金属配線単独で耐えなければ
ならない。このボンディング時の耐加圧力(以下「フィ
ンガー強度」と称す)は5〜15g必要であるとされて
いるが、インナーリード部の銅箔層を薄くして、例え
ば、25μm幅,18μm厚とした銅箔配線のフィンガ
ー強度は12gである。このため、このように厚みを薄
くした金属配線では、半導体デバイスチップのボンディ
ングに耐えることができない場合が生じ、半導体装置と
しての製品の信頼性を低下する要因となっていた。
【0010】ここで、金属配線のインナーリード部の裏
面側(半導体デバイスチップのバンプ部と接続される面
の裏側)に可撓性フィルム部材を残存(又は新規に形
成)させてインナーリード部の補強を行なうことが考え
られているが、この方法ではボンディング時の接着性が
低下する問題がある。即ち、従来のボンディング工程で
は、加熱加圧ツールをインナーリード部の裏面側に当接
させて加熱加圧作業を行なうため、このツールを通常通
りに用いれば、ツールとインナーリード部との間に可撓
性フィルム部材が介在することとなり、ツールからの熱
及び加圧力が効率良く伝わらなくなる。このため、イン
ナーリード部とバンプ部との接着不良が生じる場合があ
り、これを避けるために加熱温度や加圧力を上昇させる
と、可撓性フィルム部材の変質や、インナーリード部の
折れ(乱れ)、並びに半導体デバイスチップ自体の故障
等の問題が生ずる。
【0011】そこで、本発明ではこれらの問題を解決
し、金属配線の微細化が可能で、かつ充分なフィンガー
強度を有し、ボンディング加工性ならびに耐久性に優れ
たチップキャリアを用いた半導体装置及びその製造方法
を提供することを目的とするものである。
【0012】
【課題を解決するための手段】上記目的達成のため本発
明では、可撓性フィルム部材の一方の面側に複数組の金
属配線が形成されたチップキャリアに半導体デバイスチ
ップを搭載してなる半導体装置において、前記半導体デ
バイスチップの端子部が前記チップキャリアの金属配線
形成面側から金属配線のインナーリード部に接続されて
おり、前記インナーリード部の前記接続部の裏面側に可
撓性フィルム部材を貫通する熱伝導性材料の貫通柱が設
けられている半導体装置を提供する。
【0013】ここで、可撓性フィルム部材の一方の面側
に複数組の金属配線が形成されたチップキャリアに半導
体デバイスチップを搭載してなる半導体装置の製造方法
においては、前記半導体デバイスチップの端子部を前記
チップキャリアの金属配線形成面側から金属配線のイン
ナーリード部に接続する際に、前記インナーリード部の
前記接続部の裏面側に可撓性フィルム部材を貫通する熱
伝導性材料の貫通柱が設けられたチップキャリアを用
い、接合装置の加圧ツールを上記貫通柱に当て、インナ
ーリード部を前記貫通柱を介した加圧力により半導体デ
バイスチップの突起状端子部に加圧することにより半導
体装置を製造する。
【0014】
【作用】本発明では、上記のように半導体装置を構成す
るチップキャリアとして、金属配線のインナーリード部
の接続部の裏面側に可撓性フィルム部材を貫通する熱伝
導性材料の貫通柱が設けられているものを用いている。
そして、このチップキャリアを用いて半導体デバイスチ
ップと接合して半導体装置を作成する際には、接合装置
の加圧ツールをこのチップキャリアの貫通柱に当て、イ
ンナーリード部の貫通柱を介してチップの端子部に加圧
若しくは同時に加熱することで、両者の接合を行なう。
【0015】ここで、ボンディング時には、接合装置の
加圧ツールとインナーリード部との間には熱伝導性材料
の貫通柱が介在するため、インナーリード部と半導体デ
バイスチップの端子部との接合部には、加圧ツールから
の圧力並びに熱が貫通柱を介して効率良く伝導され、こ
れらの接合性は極めて良好なものとなる。従って、ボン
ディング時における接合装置の加圧ツールによる加熱加
圧作業が、低圧力で、低温で、かつ短時間での接合が可
能となり、半導体デバイスチップに損傷を及ぼさない範
囲で半導体装置を作製できるものとなっている。
【0016】さらに、この半導体装置に用いるチップキ
ャリアにおいては、そのインナーリード部が従来のよう
にオーバーハング構造をとっておらず、半導体デバイス
チップとの接合部の裏面側には可撓性フィルム部材が設
けられている。このため、金属配線単体からなるものに
比べて、可撓性フィルム部材により支持固定されている
分だけインナーリード部のフィンガー強度が向上し、金
属配線の厚さを従来より極めて薄くしても、通常の接合
装置の加圧ツールから与えられるボンディング工程にお
ける加熱加圧力に十分に耐えることができるものとなっ
ている。
【0017】加えて、このようにインナーリード部が強
化されていることから、何物かの物体との接触等による
インナーリード部の変形、乱れが生じなく、半導体デバ
イスチップと良好な接合性が得られるため、半導体装置
として完成された場合の製品の歩留が向上する。
【0018】ここで、チップキャリアに上記の貫通柱を
形成する場合には、例えばインナーリード部を含む領域
の可撓性フィルム部材を、予めインナーリード部の裏側
より削っておくことで肉厚を薄くしておくと、この場所
へ小径の貫通柱の形成を容易に行なえる。このような小
径の貫通柱の形成方法としては、本件出願人による特願
平1−35029号(特開平2−215145号)にそ
の一例が記載されているが、この方法に限定されるもの
ではない。このチップキャリアの形成方法の具体的な一
例を以下に説明する。ここでは、フィルムチップキャリ
アがテープ状に形成された、いわゆるテープキャリアの
形成方法として説明するが、バッチ状のフィルムチップ
キャリアにおいてもほぼ同様である。
【0019】まず、ポリイミド、ポリフェニレンサルフ
ァイド、ポリエチレンテレフタレート、液晶ポリマー等
の耐熱性に優れた厚さ10〜200μm程度の可撓性テ
ープを用い、その一方の面にスパッター蒸着法によって
0.1〜1μmの金属皮膜(銅、クロム、ニッケル等)
を形成する。その後、必要に応じて更に銅メッキを施
し、厚さ1〜50μmの銅を主体とした金属箔層とし、
可撓性テープと金属箔層とからなる複合テープを形成す
る。
【0020】そして、必要に応じて、可撓性フィルム部
材のインナーリード部群形成領域を含んだ周辺の領域
を、金属箔層の裏側よりエッチングにて削って薄膜化す
る。さらに、インナーリード部先端部近傍で半導体デバ
イスチップの端子部との接合場所(接合部の裏面部)の
可撓性フィルム部材を、インナーリード部の金属箔に到
達するまでエッチングで削りとる。
【0021】この時の切削形状は、インナーリード部の
幅をはみ出さないものであり、可撓性フィルム部材がイ
ンナーリード部を支持固定できる限り開口面積が大きい
方が望ましいが、一般的には、インナーリード部の幅を
その一辺とし、他辺が0.5mm程度の長方形の貫通孔
で十分である。
【0022】そして、この貫通孔に電解メッキ等により
金属等の熱伝導性材料を充填し、貫通柱を設ける。一般
的には、銅メッキが簡単である。また、この際に予め無
電解金属メッキ、金属蒸着等を行ない、可撓性フィルム
部材の前記貫通孔の壁面を導電処理した後、先の電解メ
ッキをするほうが、ここに形成された貫通柱が可撓性フ
ィルム部材に確実に固定され、ボンディング加圧に対し
て安定となる。
【0023】しかる後、リソグラフィにて、金属箔層を
エッチングして金属配線を形成させる。尚、この金属配
線形成のためのリソグラフィは、可撓性フィルム部材の
エッチングの前でも可能であるが、このときは、金属配
線面をレジストで可撓性フィルム部材のエッチング液よ
り保護しなければならない。
【0024】高分子フィルムよりなる可撓性テープをエ
ッチングする方法としては、高分子フィルムを溶解分解
させる溶液が使用される。例えば、可撓性テープが、ポ
リイミドフィルムより成る場合は、ヒドラジンとエチレ
ンジアミンの混合溶液、水酸化カリウム等のアルカリ径
薬品をエタノールあるいは水に混合した溶液等のエッチ
ング液によって好ましい結果が得られる。また、ECR
プラズマ、エキシマレーザー加工等のドライエッチング
も利用可能である。
【0025】
【実施例】本発明の一実施例を図面を参照して説明す
る。以下の実施例では、チップキャリアとしてテープキ
ャリアを用いた場合について述べているが、単体のバッ
チタイプの場合もほぼ同様である。図1は、本発明の第
1の実施例にかかる半導体装置のテープキャリアの部分
平面図であり、図2は図1の部分拡大図、図3はこのテ
ープキャリアを用いた半導体装置の部分断面図である。
【0026】まず、本実施例におけるテープキャリアの
製造方法について説明する。この実施例では、厚さ50
μmのポリイミドフィルムからなる可撓性テープ2の一
方の面にスパッター蒸着法によって0.2μmの銅皮膜
を付着させ、更に電解銅メッキを施して厚さ10μmの
銅箔層を形成して、複合テープを作製する。
【0027】そして、塩化第二鉄水溶液を用いて銅箔層
にエッチングを施し、導体幅d=25μm,導体ピッチ
p=50μmの金属配線1を長手方向に所定の長さ間隔
で複数組形成した。この時、金属配線1の全数のアウタ
ーリード1bの外側部分は、電解メッキ用の電極1cに
接続されている。尚、図1では4組の金属配線の配線本
数は一部省略している。
【0028】また、本実施例における金属配線1は、半
導体デバイスチップ6のバンプ7とボンディングされる
べきインナーリード部1aを内側に、リードフレームや
外部回路基板の端子部と接続されるアウターリード部1
bを外側にして、図1に示されるように4方向に放射状
に配置されている。ここで、本実施例では各々の金属配
線1にインナーリード部1aと1対1に対応するアウタ
ーリード部1bが設けられており、それぞれのアウター
リード部1bが、リードフレームや回路基板等の外部回
路装置の端子部に接続されるようになっているが、この
ような形式のものに限るものではない。
【0029】即ち、本発明にかかるテープキャリアに形
成される金属配線は、図1のように一端にインナーリー
ド部、他端にアウターリード部を備えた配線が所定のピ
ッチで並んでいる場合だけでなく、アウターリード部と
インナーリード部が1対複数に対応している場合や、イ
ンナーリード部がその外側に形成された所定の回路に接
続されている場合もある。また、本実施例では、1本の
金属配線に、半導体デバイスチップがボンディングされ
るインナーリード部が1個だけ形成されているが、場合
によって1本の金属配線に複数個のインナーリード部が
形成されていても良い。
【0030】次に、金属配線1が形成された複合テープ
の金属配線1形成面と可撓性テープ2表面の両面に環化
イソプレンゴムを塗布し、金属配線1形成面側は全面露
光する。また、可撓性テープ2側は、インナーリード1
a群の周辺部3(従来、デバイス孔が開口していた場
所)、スプロケット孔5、アウターリード孔1bを除い
て露光する。そして、これを 1,1,1トリクロロエタンに
て現像し、インナーリード1a群の周辺部3等に開口部
を有するレジスト層を形成する。
【0031】さらに、これを5規定の水酸化カリウム水
溶液中に、50℃にて1時間浸漬して開口部の可撓性フ
ィルム部材の一部を削除した後、水洗した。この後、レ
ジストの環化イソプレンゴムをトルエンに浸漬し、レジ
スト剥離を行った。これにより、インナーリード1a群
の周辺部3の可撓性テープ2は、厚さが11μmに薄膜
化された。
【0032】しかる後、再び、可撓性テープ2側表面に
環化イソプレンゴムを塗布し、可撓性テープ2形成面で
インナーリード1aの裏側に、インナーリード1aの幅
の両端と、インナーリード部先端より0.5mmの位置
から、更に0.5mm内側の位置までの金属配線で囲ま
れた領域と、スプロケット孔5、アウターリード孔1b
を除いて露光し、現像してレジスト層を形成した。
【0033】これを5規定の水酸化カリウム水溶液中
に、50℃にて20分浸漬した後、水洗することで、イ
ンナーリード1aの裏側から可撓性テープ2表面に通じ
る貫通孔と、スプロケット孔5、アウターリード孔1b
とが形成された。
【0034】しかる後、スプロケット孔5、アウターリ
ード孔1b部分に環化イソプレンゴムを塗布して露光
し、これらの部分にレジスト層を形成する。この状態
で、スパッター蒸着法にて0.2μmの銅皮膜を付着
し、その後トルエンに浸漬してレジスト剥離を行い、先
の貫通孔の壁面に導電処理を施した。
【0035】そして次に、金属配線1形成面に環化イソ
プレンゴムを塗布し、電極部1cを除いて露光し、現像
する。この状態で、電極部1cに通電して電解メッキを
施すことで、先の貫通孔が充填され、貫通柱8が形成さ
れる(図2参照)。最後に、不要なレジストを剥離し
て、テープキャリアを完成した。
【0036】このようにして形成されたテープキャリア
は、スプロケット孔による搬送装置に装着され、インナ
ーリードボンダーに送られて半導体デバイスチップと接
合される。この際に、テープキャリアのスプロケット孔
による概略送り位置合わせがなされ、インナーリードボ
ンダーのボンディングツールと、テープキャリアのイン
ナーリード部と、半導体デバイスチップのバンフとの精
密な相対位置合わせは別個の位置検出手段(図示せず)
により行なう。
【0037】このボンディング時には、半導体デバイス
チップ(のバンフ)は、金属配線1のインナーリード1
a上(テープキャリアの金属配線形成面側)に配置さ
れ、ボンディングツールは貫通柱8の下方(テープキャ
リアの可撓性テープ側)に配置される。そして、ボンデ
ィングツールを貫通柱8に当接させた状態で加熱加圧動
作を施して、半導体デバイスチップのバンフと、金属配
線1のインナーリード1aとを接合する。この接合作業
は、ボンディングツールにより、加熱温度450℃、加
圧力30g/cm2 で約1秒間程度で行なうことができた。
【0038】以上のようにして、本実施例に係る半導体
装置が形成されるが、これらの実施例製品のテープキャ
リアと半導体デバイスチップとの接合状態は極めて良好
であり、従来品に比較して全く遜色はない。さらに、テ
ープキャリア単体並びに半導体装置の完成品にあっても
インナーリード部の損傷は全く発生しなかった。
【0039】
【発明の効果】以上説明したように本発明によれば、イ
ンナーリード部のフィンガー強度を低下させることな
く、金属配線を薄くできるため、従来不可能であったチ
ップキャリアの金属配線の微細化が可能となるので、高
集積化された半導体装置が実現できる。
【0040】また、チッップキャリアのインナーリード
部は可撓性フィルム部材により補強されているが、可撓
性フィルム部材側の面よりインナーリード部の半導体デ
バイスチップの端子部と接合される部分に至る貫通柱を
熱伝導性材料にて設けているため、チップキャリアと半
導体デバイスチップとのボンディング時には、この熱伝
導性材料よりなる貫通柱を通して、速やかに接合箇所に
熱が伝達し、低圧力で、低温かつ短時間での接合が可能
となり、半導体デバイスチップに損傷を及ぼさない利点
がある。
【0041】加えて、このようにインナーリード部が強
化されているので、何物かの物体との接触等によるイン
ナーリード部の変形、乱れ等が生じないため、半導体デ
バイスチップとの接合性が向上し、半導体装置として完
成された場合の歩留が向上する利点もある。
【図面の簡単な説明】
【図1】本発明の一実施例に係る半導体装置に用いるテ
ープキャリアを示す部分平面図である。
【図2】図1に示すテープキャリアのインナーリード部
1a近傍を示す部分拡大図である。
【図3】本発明の一実施例に係る半導体装置を示す断面
図である。
【符号の説明】
1…金属配線、1a…インナーリード部、1b…アウタ
ーリード部、 1c…メッキ用電極、2…可撓性テープ、 3…インナーリード部周辺領域(薄膜化された可撓性テ
ープ部) 4…アウターリード孔、5…スプロケット孔、6…半導
体デバイスチップ 7…バンプ、8…貫通孔
───────────────────────────────────────────────────── フロントページの続き (72)発明者 大谷 健一 東京都千代田区丸の内二丁目6番1号 古 河電気工業株式会社内

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 可撓性フィルム部材の一方の面側に複数
    組の金属配線が形成されたチップキャリアに半導体デバ
    イスチップを搭載してなる半導体装置において、 前記半導体デバイスチップの端子部が、前記チップキャ
    リアの金属配線形成面側から金属配線のインナーリード
    部に接続されており、 前記インナーリード部の前記接続部の裏面側に、可撓性
    フィルム部材を貫通する熱伝導性材料の貫通柱が設けら
    れていることを特徴とする半導体装置。
  2. 【請求項2】 可撓性フィルム部材の一方の面側に複数
    組の金属配線が形成されたチップキャリアに半導体デバ
    イスチップを搭載してなる半導体装置の製造方法におい
    て、 前記半導体デバイスチップの端子部を、前記チップキャ
    リアの金属配線形成面側から金属配線のインナーリード
    部に接続する際に、 前記インナーリード部の前記接続部の裏面側に、可撓性
    フィルム部材を貫通する熱伝導性材料の貫通柱が設けら
    れたチップキャリアを用い、 接合装置の加圧ツールを上記貫通柱に当て、インナーリ
    ード部を前記貫通柱を介した加圧力により半導体デバイ
    スチップの突起状端子部に加圧することを特徴とする半
    導体装置の製造方法。
JP4038537A 1992-01-28 1992-01-28 半導体装置とその製造方法 Pending JPH05206201A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4038537A JPH05206201A (ja) 1992-01-28 1992-01-28 半導体装置とその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4038537A JPH05206201A (ja) 1992-01-28 1992-01-28 半導体装置とその製造方法

Publications (1)

Publication Number Publication Date
JPH05206201A true JPH05206201A (ja) 1993-08-13

Family

ID=12528039

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4038537A Pending JPH05206201A (ja) 1992-01-28 1992-01-28 半導体装置とその製造方法

Country Status (1)

Country Link
JP (1) JPH05206201A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10294335A (ja) * 1997-02-19 1998-11-04 Japan Gore Tex Inc Icチップ実装用インターポーザ及びicチップパッケージ
EP0768712A3 (en) * 1995-10-13 1999-01-07 Meiko Electronics Co., Ltd. Bump-type contact head for a circuit board and semiconductor module using the same

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0768712A3 (en) * 1995-10-13 1999-01-07 Meiko Electronics Co., Ltd. Bump-type contact head for a circuit board and semiconductor module using the same
US5886877A (en) * 1995-10-13 1999-03-23 Meiko Electronics Co., Ltd. Circuit board, manufacturing method therefor, and bump-type contact head and semiconductor component packaging module using the circuit board
US6239983B1 (en) 1995-10-13 2001-05-29 Meiko Electronics Co., Ltd. Circuit board, manufacturing method therefor, and bump-type contact head and semiconductor component packaging module using the circuit board
US6350957B1 (en) 1995-10-13 2002-02-26 Meiko Electronics, Co., Ltd. Circuit board, manufacturing method therefor, and bump-type contact head and semiconductor component packaging module using the circuit board
JPH10294335A (ja) * 1997-02-19 1998-11-04 Japan Gore Tex Inc Icチップ実装用インターポーザ及びicチップパッケージ

Similar Documents

Publication Publication Date Title
JP3807508B2 (ja) 誘電層を備えた超小形電子リード構造体
JP2007311713A (ja) 電子装置用基板およびその製造方法、ならびに電子装置およびその製造方法
JP2558976B2 (ja) 電子部品の電極とリードとの接合方法
JP3971500B2 (ja) 半導体素子実装用配線基板の製造方法
JP2000216185A (ja) 柱状電極付き半導体ウエハ及びその製造方法並びに半導体装置及びその製造方法
JPH05206201A (ja) 半導体装置とその製造方法
JP2844058B2 (ja) 半導体パッケージ
JP3357875B1 (ja) 電解メッキ方法及びプリント配線基板の製造方法
JPH04342148A (ja) テープキャリア
JP2000299338A (ja) 突起電極を有するベアチップic及び突起電極の形成方法
JPH02215145A (ja) テープキャリアの製造方法
JP2974840B2 (ja) 半導体素子の実装方法
JP3279225B2 (ja) バンプを有する電子部品及びその実装構造
JP2003258196A (ja) 半導体装置及びその製造方法
JP2846456B2 (ja) チップキャリア
JPS62199022A (ja) 半導体装置の実装具
JPS62196839A (ja) ハイブリツド型半導体装置
JPH09307019A (ja) 半導体パッケージの製造方法及び半導体パッケージ
WO1990009035A1 (en) Chip carrier
JP3076302B2 (ja) 半導体装置
JP3021508B2 (ja) 導電突起の形成方法
JPH02215144A (ja) テープキャリア
JP2605999B2 (ja) 半導体パッケージの製造方法
JPH04162734A (ja) 半導体装置及びその形成方法
JP2782374B2 (ja) 電子部品搭載装置及びその製造方法