JPH05206277A - 半導体集積回路装置の自動配線方法 - Google Patents
半導体集積回路装置の自動配線方法Info
- Publication number
- JPH05206277A JPH05206277A JP4038663A JP3866392A JPH05206277A JP H05206277 A JPH05206277 A JP H05206277A JP 4038663 A JP4038663 A JP 4038663A JP 3866392 A JP3866392 A JP 3866392A JP H05206277 A JPH05206277 A JP H05206277A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- area
- region
- terminal
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 多量のメモリを必要とせず、短時間で緻密な
レイアウトを行う。 【構成】 一方の端子Ａを含み、配線禁止領域を含まな
い最大の四角形領域Ｒ１を配線可能領域に形成する第１
処理と、四角形領域に他方の端子が含まれるか否かと、
四角形領域を構成する４辺のすべてが配線禁止領域で遮
られているか否かを判別する第２処理と、第２処理で他
方の端子が含まれず、配線禁止領域で遮られていない辺
が存在すると判別されたならば、その辺Ｌ１４を含み、
配線禁止領域を含まない最大の四角形領域Ｒ２を残余の
配線可能領域に形成する第３処理とを備え、第１処理及
び第３処理で形成された四角形領域に対して他方の端子
が含まれる四角形領域が形成されるか、すべての辺が配
線禁止領域で遮られた四角形領域が形成されるまで、第
２処理を繰り返し、他方の端子Ｂが含まれる四角形領域
が形成されたならば、両端子の間に形成可能な配線のう
ち最も曲がりが少ない経路を配線とする。
レイアウトを行う。 【構成】 一方の端子Ａを含み、配線禁止領域を含まな
い最大の四角形領域Ｒ１を配線可能領域に形成する第１
処理と、四角形領域に他方の端子が含まれるか否かと、
四角形領域を構成する４辺のすべてが配線禁止領域で遮
られているか否かを判別する第２処理と、第２処理で他
方の端子が含まれず、配線禁止領域で遮られていない辺
が存在すると判別されたならば、その辺Ｌ１４を含み、
配線禁止領域を含まない最大の四角形領域Ｒ２を残余の
配線可能領域に形成する第３処理とを備え、第１処理及
び第３処理で形成された四角形領域に対して他方の端子
が含まれる四角形領域が形成されるか、すべての辺が配
線禁止領域で遮られた四角形領域が形成されるまで、第
２処理を繰り返し、他方の端子Ｂが含まれる四角形領域
が形成されたならば、両端子の間に形成可能な配線のう
ち最も曲がりが少ない経路を配線とする。
Description
【０００１】
【産業上の利用分野】本発明は、半導体集積回路装置の
設計に用いられる自動配線方法に関する。
設計に用いられる自動配線方法に関する。
【０００２】
【従来の技術】従来のこの種の半導体集積回路装置の設
計に用いられる対話式レイアウトエディタには、等電位
の関係にある端子を結ぶ配線経路を自動的に算出する機
能が設けられている。この機能は、設計者が等電位で接
続されるべき２つの端子を選択指示することにより実行
される。
計に用いられる対話式レイアウトエディタには、等電位
の関係にある端子を結ぶ配線経路を自動的に算出する機
能が設けられている。この機能は、設計者が等電位で接
続されるべき２つの端子を選択指示することにより実行
される。
【０００３】この場合に、図６、図７に示す配線格子展
開法でもって、２つの端子Ａ、Ｂが接続可能か否かを判
断する。以下、図５に示すような配線領域ＡＲに対し
て、配線格子展開法を適応した場合について説明する。
開法でもって、２つの端子Ａ、Ｂが接続可能か否かを判
断する。以下、図５に示すような配線領域ＡＲに対し
て、配線格子展開法を適応した場合について説明する。
【０００４】まず、障害物Ｃ、Ｄや既配線等Ｅ、Ｆの配
線禁止領域が存在しない配線可能領域を複数の碁盤目状
の格子に分割し、端子Ａから１、２、３・・・のよう
に、端子Ａからの距離に応じたスコアーを恰も波紋が拡
がって行くように各格子に振り分け、スコアーが端子Ｂ
に到達したならば、端子Ａと端子Ｂとを接続する配線の
形成が可能と判断する（図６参照）。配線が可能と判断
されたならば、端子Ｂから端子Ａに向かってスコアーを
逆行して、、かつ可能な限り折れ曲がりの少ない配線経
路 (図７では矢印で示している) を選択する。これによ
り、端子Ａと端子Ｂとを接続する最短の配線の経路が求
められる。なお、スコアーが端子Ｂに到達しなければ、
端子Ａと端子Ｂとは接続することができないと判断され
る。
線禁止領域が存在しない配線可能領域を複数の碁盤目状
の格子に分割し、端子Ａから１、２、３・・・のよう
に、端子Ａからの距離に応じたスコアーを恰も波紋が拡
がって行くように各格子に振り分け、スコアーが端子Ｂ
に到達したならば、端子Ａと端子Ｂとを接続する配線の
形成が可能と判断する（図６参照）。配線が可能と判断
されたならば、端子Ｂから端子Ａに向かってスコアーを
逆行して、、かつ可能な限り折れ曲がりの少ない配線経
路 (図７では矢印で示している) を選択する。これによ
り、端子Ａと端子Ｂとを接続する最短の配線の経路が求
められる。なお、スコアーが端子Ｂに到達しなければ、
端子Ａと端子Ｂとは接続することができないと判断され
る。
【０００５】
【発明が解決しようとする課題】しかしながら、上述し
た従来の方法、すなわち配線格子展開法には以下のよう
な問題点がある。この方法では、コンピュータのメモリ
上にすべての格子に関する情報、例えばスコアー、既配
線や障害物の有無等を格納しなければならないので、メ
モリの消費量が多くなる。また、スコアーを恰も波紋が
拡がるように各格子に振り分ける処理に長い時間を必要
とする。特に、このような問題点は、特に大規模な半導
体集積回路装置を設計する場合に問題となる。
た従来の方法、すなわち配線格子展開法には以下のよう
な問題点がある。この方法では、コンピュータのメモリ
上にすべての格子に関する情報、例えばスコアー、既配
線や障害物の有無等を格納しなければならないので、メ
モリの消費量が多くなる。また、スコアーを恰も波紋が
拡がるように各格子に振り分ける処理に長い時間を必要
とする。特に、このような問題点は、特に大規模な半導
体集積回路装置を設計する場合に問題となる。
【０００６】さらに、配線が形成されるべき格子を決定
する際にも、隣接した格子との境界線上を通過する配線
同士が配線ルール違反を起こさないように、格子の間隔
を配線ルールの最大値分だけ離しておく必要がある。こ
のため、半導体集積回路装置のチップ面積が拡大する傾
向がある。
する際にも、隣接した格子との境界線上を通過する配線
同士が配線ルール違反を起こさないように、格子の間隔
を配線ルールの最大値分だけ離しておく必要がある。こ
のため、半導体集積回路装置のチップ面積が拡大する傾
向がある。
【０００７】本発明は上記事情に鑑みて創案されたもの
で、配線格子展開法の問題点を解消した半導体集積回路
装置の自動配線方法、すなわち多量のメモリを必要とせ
ず、処理時間が短くなり、かつチップ面積が小さくなる
ような緻密なレイアウトが可能な半導体集積回路装置の
自動配線方法を提供することを目的としている。
で、配線格子展開法の問題点を解消した半導体集積回路
装置の自動配線方法、すなわち多量のメモリを必要とせ
ず、処理時間が短くなり、かつチップ面積が小さくなる
ような緻密なレイアウトが可能な半導体集積回路装置の
自動配線方法を提供することを目的としている。
【０００８】
【課題を解決するための手段】本発明に係る半導体集積
回路装置の自動配線方法は、配線を形成することができ
ない配線禁止領域と、それ以外の配線可能領域とからな
る配線領域に存在する２つの端子の間を接続する配線が
形成可能か否かを判断し、可能ならば最短の配線を形成
するようになっている。
回路装置の自動配線方法は、配線を形成することができ
ない配線禁止領域と、それ以外の配線可能領域とからな
る配線領域に存在する２つの端子の間を接続する配線が
形成可能か否かを判断し、可能ならば最短の配線を形成
するようになっている。
【０００９】かかる半導体集積回路装置の自動配線方法
は、一方の端子を含み、かつ配線禁止領域を含まない最
大の四角形領域を配線可能領域に形成する第１処理と、
前記四角形領域に他方の端子が含まれるか否かと、前記
四角形領域を構成する４辺のすべてが配線禁止領域で遮
られているか否かを判別する第２処理と、この第２処理
で他方の端子が含まれず、かつ配線禁止領域で遮られて
いない辺が存在すると判別されたならば、その辺を含
み、かつ配線禁止領域を含まない最大の四角形領域を残
余の配線可能領域に形成する第３処理とを有している。
そして、前記第１処理及び第３処理で形成された四角形
領域に対して他方の端子が含まれる四角形領域が形成さ
れるか、すべての辺が配線禁止領域で遮られた四角形領
域が形成されるまで、前記第２処理を繰り返し、他方の
端子が含まれる四角形領域が形成されたならば、両端子
の間に形成可能な配線のうち最も曲がりが少ない配線を
選択するようになっている。
は、一方の端子を含み、かつ配線禁止領域を含まない最
大の四角形領域を配線可能領域に形成する第１処理と、
前記四角形領域に他方の端子が含まれるか否かと、前記
四角形領域を構成する４辺のすべてが配線禁止領域で遮
られているか否かを判別する第２処理と、この第２処理
で他方の端子が含まれず、かつ配線禁止領域で遮られて
いない辺が存在すると判別されたならば、その辺を含
み、かつ配線禁止領域を含まない最大の四角形領域を残
余の配線可能領域に形成する第３処理とを有している。
そして、前記第１処理及び第３処理で形成された四角形
領域に対して他方の端子が含まれる四角形領域が形成さ
れるか、すべての辺が配線禁止領域で遮られた四角形領
域が形成されるまで、前記第２処理を繰り返し、他方の
端子が含まれる四角形領域が形成されたならば、両端子
の間に形成可能な配線のうち最も曲がりが少ない配線を
選択するようになっている。
【００１０】
【実施例】図１は本発明の一実施例に係る半導体集積回
路装置の自動配線方法のフローチャート、図２はこの半
導体集積回路装置の自動配線方法の手順を示す説明図、
図３はこの半導体集積回路装置の自動配線方法の手順を
示す説明図、図４は所定幅の空白領域を配線と配線禁止
領域等との間に形成するという配線ルールを有する場合
の半導体集積回路装置の自動配線方法の説明図である。
なお、以下の説明で、四角形領域全体を示す場合には
Ｒ、個々の四角形領域を示す場合にはＲに添え字を付し
て表す。
路装置の自動配線方法のフローチャート、図２はこの半
導体集積回路装置の自動配線方法の手順を示す説明図、
図３はこの半導体集積回路装置の自動配線方法の手順を
示す説明図、図４は所定幅の空白領域を配線と配線禁止
領域等との間に形成するという配線ルールを有する場合
の半導体集積回路装置の自動配線方法の説明図である。
なお、以下の説明で、四角形領域全体を示す場合には
Ｒ、個々の四角形領域を示す場合にはＲに添え字を付し
て表す。
【００１１】本実施例では、従来の技術の欄で示した図
５に示すようにブロック等の障害物Ｃ、Ｄやこれらを接
続する既配線Ｅ、Ｆが存在し、かつ端子Ａと端子Ｂとを
接続する配線を自動配線する場合に当てはめて説明す
る。なお、以下の説明で配線禁止領域（図面では斜線で
示している）とは、この段階で配線を形成できない領
域、すなわち障害物Ｃ、Ｄや既配線Ｅ、Ｆをいい、配線
可能領域（破線がない部分）とは、前記配線禁止領域以
外の領域をいう。なお、配線可能領域や配線禁止領域が
形成される配線領域ＡＲは、閉鎖されており、四角形領
域Ｒはこの配線領域ＡＲの外に形成できないものとす
る。
５に示すようにブロック等の障害物Ｃ、Ｄやこれらを接
続する既配線Ｅ、Ｆが存在し、かつ端子Ａと端子Ｂとを
接続する配線を自動配線する場合に当てはめて説明す
る。なお、以下の説明で配線禁止領域（図面では斜線で
示している）とは、この段階で配線を形成できない領
域、すなわち障害物Ｃ、Ｄや既配線Ｅ、Ｆをいい、配線
可能領域（破線がない部分）とは、前記配線禁止領域以
外の領域をいう。なお、配線可能領域や配線禁止領域が
形成される配線領域ＡＲは、閉鎖されており、四角形領
域Ｒはこの配線領域ＡＲの外に形成できないものとす
る。
【００１２】まず、配線領域ＡＲ内における配線禁止領
域の左下隅部の座標を入力する。入力された座標は辞書
的にソーティングされる（図１のＳ1 参照）。配線禁止
領域を構成する障害物Ｃ、Ｄや既配線Ｅ、Ｆの大きさは
予め入力されているので、前記座標の入力によって配線
領域ＡＲ内における配線禁止領域の絶対位置が入力され
たことになる。
域の左下隅部の座標を入力する。入力された座標は辞書
的にソーティングされる（図１のＳ1 参照）。配線禁止
領域を構成する障害物Ｃ、Ｄや既配線Ｅ、Ｆの大きさは
予め入力されているので、前記座標の入力によって配線
領域ＡＲ内における配線禁止領域の絶対位置が入力され
たことになる。
【００１３】次に、端子Ａを含み、かつ配線禁止領域を
含まない領域のうち最大の四角形領域Ｒ1 を配線可能領
域内に形成する（図１のＳ2 参照）。すなわち、第１処
理を配線領域ＡＲに対して行うのである。
含まない領域のうち最大の四角形領域Ｒ1 を配線可能領
域内に形成する（図１のＳ2 参照）。すなわち、第１処
理を配線領域ＡＲに対して行うのである。
【００１４】次に、前記第１処理によって形成された四
角形領域Ｒ1 に端子Ｂが含まれているか否かを判断する
（図１のＳ3 参照）。図２に示す場合においては、四角
形領域Ｒ1 には、端子Ｂは含まれていないので、四角形
領域Ｒ1 を構成する４辺が配線禁止領域で遮られている
か否かを判別する（図１のＳ4 参照）。四角形領域Ｒ1
は、左辺Ｌ11が既配線Ｅ、Ｆによって遮られ、下辺Ｌ13
と右辺Ｌ12とは配線領域ＡＲの境界線ＡＲ1 に遮られて
いる。しかし、上辺Ｌ14は一部（左側）が障害物Ｄによ
って遮られてはいるが、残余の部分（右側）は配線禁止
領域で遮られていないので、四角形領域Ｒ1 は完全には
配線禁止領域では遮られていないことになる。すなわ
ち、第２処理が四角形領域Ｒ1 に対して行われたことに
なる。
角形領域Ｒ1 に端子Ｂが含まれているか否かを判断する
（図１のＳ3 参照）。図２に示す場合においては、四角
形領域Ｒ1 には、端子Ｂは含まれていないので、四角形
領域Ｒ1 を構成する４辺が配線禁止領域で遮られている
か否かを判別する（図１のＳ4 参照）。四角形領域Ｒ1
は、左辺Ｌ11が既配線Ｅ、Ｆによって遮られ、下辺Ｌ13
と右辺Ｌ12とは配線領域ＡＲの境界線ＡＲ1 に遮られて
いる。しかし、上辺Ｌ14は一部（左側）が障害物Ｄによ
って遮られてはいるが、残余の部分（右側）は配線禁止
領域で遮られていないので、四角形領域Ｒ1 は完全には
配線禁止領域では遮られていないことになる。すなわ
ち、第２処理が四角形領域Ｒ1 に対して行われたことに
なる。
【００１５】従って、次に前記上辺Ｌ14を含み、かつ配
線禁止領域を含まない領域のうち最大の四角形領域Ｒ2
を配線可能領域内に形成する（図１のＳ5 参照）。すな
わち、第３処理が行われたことになる。そして、この四
角形領域Ｒ2 に端子Ｂが含まれるか否かの判別が、四角
形領域Ｒ1 に対して行われたのと同様に行われる（図１
のＳ3 参照）。
線禁止領域を含まない領域のうち最大の四角形領域Ｒ2
を配線可能領域内に形成する（図１のＳ5 参照）。すな
わち、第３処理が行われたことになる。そして、この四
角形領域Ｒ2 に端子Ｂが含まれるか否かの判別が、四角
形領域Ｒ1 に対して行われたのと同様に行われる（図１
のＳ3 参照）。
【００１６】このようにして第１処理又は第３処理で形
成された四角形領域Ｒに端子Ｂが存在するか、形成され
た四角形領域Ｒを構成する４辺がすべて配線禁止領域で
遮られるまで、第２処理を繰り返し行う。ここでは、四
角形領域Ｒ3 に端子Ｂが含まれるので、端子Ａと端子Ｂ
との間に配線を形成することが可能と判別される。
成された四角形領域Ｒに端子Ｂが存在するか、形成され
た四角形領域Ｒを構成する４辺がすべて配線禁止領域で
遮られるまで、第２処理を繰り返し行う。ここでは、四
角形領域Ｒ3 に端子Ｂが含まれるので、端子Ａと端子Ｂ
との間に配線を形成することが可能と判別される。
【００１７】端子Ａと端子Ｂとの間に配線を形成するこ
とが可能と判別されたならば、端子Ｂから端子Ａに向か
って逆行し、最も折れ曲がりの少ない経路 (図３では矢
印で示されている) を選択し（図１のＳ7 参照）、端子
Ａと端子Ｂとを接続する配線経路が発見された旨のメッ
セージがディスプレイに対して出力される（図１のＳ8
参照）。
とが可能と判別されたならば、端子Ｂから端子Ａに向か
って逆行し、最も折れ曲がりの少ない経路 (図３では矢
印で示されている) を選択し（図１のＳ7 参照）、端子
Ａと端子Ｂとを接続する配線経路が発見された旨のメッ
セージがディスプレイに対して出力される（図１のＳ8
参照）。
【００１８】一方、四角形領域Ｒに端子Ｂが含まれず、
なおかつ四角形領域Ｒを構成する４辺がすべて配線禁止
領域で遮られてしまった場合には、端子Ａと端子Ｂとを
接続する配線は形成することができない旨のメッセージ
がディスプレイに対して出力される（図１のＳ6 参
照）。
なおかつ四角形領域Ｒを構成する４辺がすべて配線禁止
領域で遮られてしまった場合には、端子Ａと端子Ｂとを
接続する配線は形成することができない旨のメッセージ
がディスプレイに対して出力される（図１のＳ6 参
照）。
【００１９】ここで、配線と配線禁止領域との間に少な
くとも幅Ｗ1 の空白領域を、配線と配線領域ＡＲの境界
線ＡＲ1 との間に少なくとも幅Ｗ2 の空白領域をそれぞ
れ設けなければならないという配線ルールが適応される
場合について考察する。かかる場合は、図４に示すよう
に、それぞれの配線禁止領域を構成する４辺のうち配線
可能領域に面する部分を幅Ｗ1 だけ配線可能領域側に膨
張させるとともに、境界線ＡＲ1 を幅Ｗ2 だけ配線可能
領域側に膨張させておく。これにより、配線可能領域
が、幅Ｗ1 、Ｗ2 だけ小さくなったことになり、上述し
た半導体集積回路装置の自動配線方法を適応することに
よって、前記配線ルールを遵守した配線を形成すること
ができる。
くとも幅Ｗ1 の空白領域を、配線と配線領域ＡＲの境界
線ＡＲ1 との間に少なくとも幅Ｗ2 の空白領域をそれぞ
れ設けなければならないという配線ルールが適応される
場合について考察する。かかる場合は、図４に示すよう
に、それぞれの配線禁止領域を構成する４辺のうち配線
可能領域に面する部分を幅Ｗ1 だけ配線可能領域側に膨
張させるとともに、境界線ＡＲ1 を幅Ｗ2 だけ配線可能
領域側に膨張させておく。これにより、配線可能領域
が、幅Ｗ1 、Ｗ2 だけ小さくなったことになり、上述し
た半導体集積回路装置の自動配線方法を適応することに
よって、前記配線ルールを遵守した配線を形成すること
ができる。
【００２０】
【発明の効果】本発明に係る半導体集積回路装置の自動
配線方法は、まず一方の端子を含む四角形領域を配線可
能領域に形成し、この配線可能領域に連なった四角形領
域を順次形成し、この四角形領域に他方の端子が含まれ
るか否かを判別し、含まれていれば最短の配線を形成す
るように構成されているので、従来の配線格子展開法の
ように多量のメモリを必要とせず、処理時間の短縮化が
図れ、かつチップ面積が小さくなるような緻密なレイア
ウトが可能になっている。
配線方法は、まず一方の端子を含む四角形領域を配線可
能領域に形成し、この配線可能領域に連なった四角形領
域を順次形成し、この四角形領域に他方の端子が含まれ
るか否かを判別し、含まれていれば最短の配線を形成す
るように構成されているので、従来の配線格子展開法の
ように多量のメモリを必要とせず、処理時間の短縮化が
図れ、かつチップ面積が小さくなるような緻密なレイア
ウトが可能になっている。
【図１】本発明の一実施例に係る半導体集積回路装置の
自動配線方法のフローチャートである。
自動配線方法のフローチャートである。
【図２】この半導体集積回路装置の自動配線方法の手順
を示す説明図である。
を示す説明図である。
【図３】この半導体集積回路装置の自動配線方法の手順
を示す説明図である。
を示す説明図である。
【図４】所定幅の空白領域を配線と配線禁止領域等との
間に形成するという配線ルールを有する場合の半導体集
積回路装置の自動配線方法の説明図である。
間に形成するという配線ルールを有する場合の半導体集
積回路装置の自動配線方法の説明図である。
【図５】本発明及び従来の半導体集積回路装置の自動配
線方法が適応される配線領域を示す説明図である。
線方法が適応される配線領域を示す説明図である。
【図６】従来の半導体集積回路装置の自動配線方法 (配
線格子展開法) の手順を示す説明図である。
線格子展開法) の手順を示す説明図である。
【図７】従来の半導体集積回路装置の自動配線方法 (配
線格子展開法) の手順を示す説明図である。
線格子展開法) の手順を示す説明図である。
Ｒ1 〜Ｒ3 四角形領域 ＡＲ 配線領域 Ａ、Ｂ 端子 Ｃ、Ｄ 障害物 (配線禁止領域) Ｅ、Ｆ 既配線 (配線禁止領域)
Claims (1)
- 【請求項１】 配線を形成することができない配線禁止
領域と、それ以外の配線可能領域とからなる配線領域に
存在する２つの端子の間を接続する配線が形成可能か否
かを判断し、可能ならば最短の配線を形成する半導体集
積回路装置の自動配線方法において、一方の端子を含
み、かつ配線禁止領域を含まない最大の四角形領域を配
線可能領域に形成する第１処理と、前記四角形領域に他
方の端子が含まれるか否かと、前記四角形領域を構成す
る４辺のすべてが配線禁止領域で遮られているか否かを
判別する第２処理と、この第２処理で他方の端子が含ま
れず、かつ配線禁止領域で遮られていない辺が存在する
と判別されたならば、その辺を含み、かつ配線禁止領域
を含まない最大の四角形領域を残余の配線可能領域に形
成する第３処理とを具備しており、第１処理及び第３処
理で形成された四角形領域に対して他方の端子が含まれ
る四角形領域が形成されるか、すべての辺が配線禁止領
域で遮られた四角形領域が形成されるまで、前記第２処
理を繰り返し、他方の端子が含まれる四角形領域が形成
されたならば、両端子の間に形成可能な配線のうち最も
曲がりが少ない配線を選択することを特徴とする半導体
集積回路装置の自動配線方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4038663A JPH05206277A (ja) | 1992-01-28 | 1992-01-28 | 半導体集積回路装置の自動配線方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4038663A JPH05206277A (ja) | 1992-01-28 | 1992-01-28 | 半導体集積回路装置の自動配線方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05206277A true JPH05206277A (ja) | 1993-08-13 |
Family
ID=12531512
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4038663A Pending JPH05206277A (ja) | 1992-01-28 | 1992-01-28 | 半導体集積回路装置の自動配線方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05206277A (ja) |
-
1992
- 1992-01-28 JP JP4038663A patent/JPH05206277A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10270563A (ja) | 集積回路の自動概略配線方法 | |
| JP3529563B2 (ja) | 半導体集積回路の再レイアウト方法及び半導体集積回路の再レイアウトプログラムを記録した媒体 | |
| US7962884B2 (en) | Floorplanning apparatus and computer readable recording medium storing floorplanning program | |
| JPH05206277A (ja) | 半導体集積回路装置の自動配線方法 | |
| US5872719A (en) | Method of wiring semiconductor integrated circuit and semiconductor integrated circuit | |
| JP3125759B2 (ja) | 自動設計システム、方法及び記録媒体 | |
| US20040153987A1 (en) | Method and system for connecting computer-generated rectangles | |
| JP2921454B2 (ja) | 集積回路の配線方法 | |
| JP2667274B2 (ja) | スタンダードセルチップの開発支援装置 | |
| JP3139400B2 (ja) | 半導体集積回路のレイアウト方法 | |
| JPH05289312A (ja) | 半導体集積回路のマスクパターン処理方法および処理装置 | |
| JPH0863515A (ja) | 集積回路のレイアウト設計方法 | |
| JP2956271B2 (ja) | 集積回路設計方法 | |
| JP2715931B2 (ja) | 半導体集積回路設計支援方法 | |
| JP2753001B2 (ja) | 半導体集積回路装置の設計変更方法 | |
| JP3062149B2 (ja) | 自動配線方法 | |
| JP2002246474A (ja) | ダミーパターンレイアウト方法 | |
| JPH1074216A (ja) | 配線装置及び配線方法並びに配線プログラムを記録したコンピュータ読取可能な記録媒体 | |
| JPS61267344A (ja) | Ｌｓｉのチツプレイアウト方式 | |
| JP2005129869A (ja) | 半導体集積回路設計方法 | |
| JP2002163323A (ja) | パタ−ンレイアウト方法、パターンレイアウト装置およびパターンレイアウトプログラムを記憶した媒体 | |
| JP3095307B2 (ja) | 電気部品自動配置装置及び電気部品の自動配置方法 | |
| JPH033349A (ja) | 半導体集積回路の自動配線方法 | |
| JPH05216963A (ja) | 配線方法 | |
| JPH06243198A (ja) | 自動配置配線装置 |