JPH05206298A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH05206298A JPH05206298A JP1247292A JP1247292A JPH05206298A JP H05206298 A JPH05206298 A JP H05206298A JP 1247292 A JP1247292 A JP 1247292A JP 1247292 A JP1247292 A JP 1247292A JP H05206298 A JPH05206298 A JP H05206298A
- Authority
- JP
- Japan
- Prior art keywords
- electrode wiring
- via hole
- disconnection
- film
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 本発明は，半導体装置の配線方法に関し，引
っ張り応力による断線障害を防止することを目的とす
る。 【構成】 半導体基板１上の絶縁膜２に形成された上下
の電極配線膜３を接続するビアホール４とビアホール４
の間に, 半導体基板１に達しないダミービアホール５を
設けるように構成する。
っ張り応力による断線障害を防止することを目的とす
る。 【構成】 半導体基板１上の絶縁膜２に形成された上下
の電極配線膜３を接続するビアホール４とビアホール４
の間に, 半導体基板１に達しないダミービアホール５を
設けるように構成する。
Description
【０００１】
【産業上の利用分野】本発明は，半導体装置の配線方法
に関する。近年，電子部品の大容量，高集積化に伴い，
半導体デバイス上の配線も微細化してきている。このた
め，断線，短絡等の障害につながりやすい問題点を極力
解消して，半導体デバイスの信頼性を確率する必要があ
る。
に関する。近年，電子部品の大容量，高集積化に伴い，
半導体デバイス上の配線も微細化してきている。このた
め，断線，短絡等の障害につながりやすい問題点を極力
解消して，半導体デバイスの信頼性を確率する必要があ
る。
【０００２】
【従来の技術】図４は従来例の説明図である。図におい
て，１は半導体基板，２は絶縁膜，３は電極配線膜，４
はビアホール，６は断線箇所である。
て，１は半導体基板，２は絶縁膜，３は電極配線膜，４
はビアホール，６は断線箇所である。
【０００３】従来, 図４（ａ）に示すように，半導体デ
バイスの製造工程に於けるウエハープロセスの中に，電
極配線のもととなる金属膜を付けるスパッタ工程があ
る。通常，電極配線には金属膜として，シリコンや銅を
含んだアルミニウム合金膜をスパッタ法により，半導体
基板上に被着するのが一般的である。
バイスの製造工程に於けるウエハープロセスの中に，電
極配線のもととなる金属膜を付けるスパッタ工程があ
る。通常，電極配線には金属膜として，シリコンや銅を
含んだアルミニウム合金膜をスパッタ法により，半導体
基板上に被着するのが一般的である。
【０００４】この場合，アルミニウム・シリコン（Al/S
i)合金を用いた金属膜で配線形成を行った場合, 出来上
がった半導体デバイス製品を長時間, 高温で放置する
と, 図４（ｂ）に示すように，金属膜がナイフで切った
ように, ぷっつり断線することがある。
i)合金を用いた金属膜で配線形成を行った場合, 出来上
がった半導体デバイス製品を長時間, 高温で放置する
と, 図４（ｂ）に示すように，金属膜がナイフで切った
ように, ぷっつり断線することがある。
【０００５】
【発明が解決しようとする課題】この電極の断線は，エ
レクトロマイグレーションのように，印加する電圧や，
電流の大きさで断線するモードではなく，単に高温で放
置するだけで発生する。
レクトロマイグレーションのように，印加する電圧や，
電流の大きさで断線するモードではなく，単に高温で放
置するだけで発生する。
【０００６】また，電極配線の断線は，電極配線ライン
の長さや幅によっても大きく左右される。原因として
は，アルミニウムの高温放置によるグレインサイズの増
大 (8 〜10μｍ) が考えられ, 引っ張り応力による断線
障害を防ぐことが本発明の目的である。
の長さや幅によっても大きく左右される。原因として
は，アルミニウムの高温放置によるグレインサイズの増
大 (8 〜10μｍ) が考えられ, 引っ張り応力による断線
障害を防ぐことが本発明の目的である。
【０００７】
【課題を解決するための手段】図１は本発明の原理説明
図である。図において，１は半導体基板，２は絶縁膜，
３は電極配線膜，４はビアホール，５はダミービアホー
ルである。
図である。図において，１は半導体基板，２は絶縁膜，
３は電極配線膜，４はビアホール，５はダミービアホー
ルである。
【０００８】電極配線にはAl合金膜を用いるのが一般的
であり, この時の電極配線膜を付けるスパッタ工程での
真空リーク等の装置異常による電極配線膜の膜質の異常
（グレインサイズの変化等) によって引き起こされる電
極配線膜の断線, 特に,Al/Si合金膜を用いる時によく起
きる断線の防止のため, 電極配線膜の途中にダミーのビ
アホールを設けて, ビアホールとビアホールの間の電極
配線の間隔を短くして,例え高温放置でAl合金膜のグレ
インサイズが大きくなっても, 断線が生じないようにす
る。
であり, この時の電極配線膜を付けるスパッタ工程での
真空リーク等の装置異常による電極配線膜の膜質の異常
（グレインサイズの変化等) によって引き起こされる電
極配線膜の断線, 特に,Al/Si合金膜を用いる時によく起
きる断線の防止のため, 電極配線膜の途中にダミーのビ
アホールを設けて, ビアホールとビアホールの間の電極
配線の間隔を短くして,例え高温放置でAl合金膜のグレ
インサイズが大きくなっても, 断線が生じないようにす
る。
【０００９】即ち，本発明の目的は，図１に示すよう
に，半導体基板１上の絶縁膜２に形成された上下の電極
配線膜３を接続するビアホール４とビアホール４の間
に, 半導体基板１に達しないダミービアホール５を設け
ることにより達成される。
に，半導体基板１上の絶縁膜２に形成された上下の電極
配線膜３を接続するビアホール４とビアホール４の間
に, 半導体基板１に達しないダミービアホール５を設け
ることにより達成される。
【００１０】
【作用】電極配線の断線は, 電極配線ラインの長さや幅
によって決まり, 本発明では，電極配線ラインの長さに
主眼をおいて, 電極配線を短くすることで, 配線間の引
っ張り応力にたいして強くなり, 電極配線の断線を防ぐ
ことが出来る。
によって決まり, 本発明では，電極配線ラインの長さに
主眼をおいて, 電極配線を短くすることで, 配線間の引
っ張り応力にたいして強くなり, 電極配線の断線を防ぐ
ことが出来る。
【００１１】
【実施例】図１は本発明の原理説明図兼本発明の一実施
例の断面図，図２〜図３は電極配線ラインの幅，及び長
さと，断線の関係図である。
例の断面図，図２〜図３は電極配線ラインの幅，及び長
さと，断線の関係図である。
【００１２】図１（ａ）に示すように，Si基板１上にス
パッタ法により, スパッタ装置にアルゴン(Ar)ガスを５
mmTorr程度の真空度で導入し, AlーSi(1%)合金膜を１μ
ｍの厚さに被着する。この場合の配線膜の成長率は１μ
ｍ／８０sec である。
パッタ法により, スパッタ装置にアルゴン(Ar)ガスを５
mmTorr程度の真空度で導入し, AlーSi(1%)合金膜を１μ
ｍの厚さに被着する。この場合の配線膜の成長率は１μ
ｍ／８０sec である。
【００１３】先ず, 電極配線ラインの長さと幅が，電極
配線の断線とどのように関係しているかを半導体のＴＥ
Ｇ（Test Element Group) のパターンを用いて調査し
た。先ず, 電極配線ラインの長さを２ｍと一定にし，電
極配線ラインの幅が 1.0,1.2, 1.5, 2.0, 4.0μｍを有
する電極配線パターンを通常のスパッタ法により，同一
ＴＥＧ内に形成し，その断線率を調べた結果を図２に示
す。
配線の断線とどのように関係しているかを半導体のＴＥ
Ｇ（Test Element Group) のパターンを用いて調査し
た。先ず, 電極配線ラインの長さを２ｍと一定にし，電
極配線ラインの幅が 1.0,1.2, 1.5, 2.0, 4.0μｍを有
する電極配線パターンを通常のスパッタ法により，同一
ＴＥＧ内に形成し，その断線率を調べた結果を図２に示
す。
【００１４】電極配線ラインの幅が２μｍ以上あれば断
線率は低く，細くなるに従って急激に断線率が上昇す
る。次いで，電極配線ラインの幅を２μｍと一定にし，
電極配線ラインの長さが２，４，８，１０ｍを有する電
極配線パターンを通常のスパッタ法により，同一ＴＥＧ
内に形成し，その断線率を調べた結果を図３に示す。
線率は低く，細くなるに従って急激に断線率が上昇す
る。次いで，電極配線ラインの幅を２μｍと一定にし，
電極配線ラインの長さが２，４，８，１０ｍを有する電
極配線パターンを通常のスパッタ法により，同一ＴＥＧ
内に形成し，その断線率を調べた結果を図３に示す。
【００１５】その結果，電極配線ラインの長さが６ｍ以
下であれば断線率は低く，長くなるに従って急激に断線
率が上昇する。この結果を基にして，図１に示すよう
に，幅２μｍ，電極のビアホールとダミービアホールの
間の配線の長さを１ｍ以下に抑えたパターンを作成した
結果，断線率は従来のものにくらべて１桁以上も改善さ
れた。
下であれば断線率は低く，長くなるに従って急激に断線
率が上昇する。この結果を基にして，図１に示すよう
に，幅２μｍ，電極のビアホールとダミービアホールの
間の配線の長さを１ｍ以下に抑えたパターンを作成した
結果，断線率は従来のものにくらべて１桁以上も改善さ
れた。
【００１６】
【発明の効果】以上説明したように，本発明によれば，
電極配線の長さを電極のビアホールとビアホールの間に
ダミービアホールを設けて絶縁膜上の電極配線の長さを
短くすることにより，電極配線の引っ張り応力が強くな
り，電極配線の断線を防ぐことができ，半導体デバイス
の信頼性が向上する。
電極配線の長さを電極のビアホールとビアホールの間に
ダミービアホールを設けて絶縁膜上の電極配線の長さを
短くすることにより，電極配線の引っ張り応力が強くな
り，電極配線の断線を防ぐことができ，半導体デバイス
の信頼性が向上する。
【００１７】また，真空度等，スパッタ条件に左右され
にくくなり，かつ，電極配線幅が多少シフトしても長さ
を短縮することで断線の発生を少なくすることができ
る。
にくくなり，かつ，電極配線幅が多少シフトしても長さ
を短縮することで断線の発生を少なくすることができ
る。
【図１】 本発明の原理説明図
【図２】 電極配線ラインの幅と断線の関係図
【図３】 電極配線ラインの長さと断線の関係図
【図４】 従来例の説明図
１ 半導体基板 ２ 絶縁膜 ３ 電極膜 ４ ビアホール ５ ダミービアホール
Claims (1)
- 【請求項１】 半導体基板(1) 上の絶縁膜(2) に形成さ
れた上下の電極配線膜(3) を接続するビアホール(4) と
ビアホール(4) の間に, 半導体基板(1) に達しないダミ
ービアホール(5) を設けることを特徴とする半導体装置
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1247292A JPH05206298A (ja) | 1992-01-28 | 1992-01-28 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1247292A JPH05206298A (ja) | 1992-01-28 | 1992-01-28 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05206298A true JPH05206298A (ja) | 1993-08-13 |
Family
ID=11806318
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1247292A Withdrawn JPH05206298A (ja) | 1992-01-28 | 1992-01-28 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05206298A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6069400A (en) * | 1996-11-28 | 2000-05-30 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and method of fabricating the same |
| JP2000243837A (ja) * | 1999-02-19 | 2000-09-08 | Infineon Technologies Ag | 半導体集積回路装置 |
| US6366331B1 (en) * | 1999-01-29 | 2002-04-02 | Nec Corporation | Active matrix liquid-crystal display device having improved terminal connections |
| US7154184B2 (en) * | 2003-06-10 | 2006-12-26 | Renesas Technology Corp. | Interconnection structure of semiconductor device |
| CN1315188C (zh) * | 2002-04-19 | 2007-05-09 | 夏普株式会社 | 半导体集成电路装置 |
-
1992
- 1992-01-28 JP JP1247292A patent/JPH05206298A/ja not_active Withdrawn
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6069400A (en) * | 1996-11-28 | 2000-05-30 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and method of fabricating the same |
| US6366331B1 (en) * | 1999-01-29 | 2002-04-02 | Nec Corporation | Active matrix liquid-crystal display device having improved terminal connections |
| JP2000243837A (ja) * | 1999-02-19 | 2000-09-08 | Infineon Technologies Ag | 半導体集積回路装置 |
| CN1315188C (zh) * | 2002-04-19 | 2007-05-09 | 夏普株式会社 | 半导体集成电路装置 |
| US7154184B2 (en) * | 2003-06-10 | 2006-12-26 | Renesas Technology Corp. | Interconnection structure of semiconductor device |
| US7489040B2 (en) | 2003-06-10 | 2009-02-10 | Renesas Technology Corp. | Interconnection structure of semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4360142A (en) | Method of forming a solder interconnection capable of sustained high power levels between a semiconductor device and a supporting substrate | |
| JP3131239B2 (ja) | 半導体回路装置用配線および半導体回路装置 | |
| US4290079A (en) | Improved solder interconnection between a semiconductor device and a supporting substrate | |
| KR100352672B1 (ko) | 집적회로와집적회로의제조방법및평가방법 | |
| JPH05206298A (ja) | 半導体装置の製造方法 | |
| US5299450A (en) | Method for evaluating performance of aluminum alloy wiring film | |
| JPH0969607A (ja) | 半導体装置およびその製造方法 | |
| JPH0955398A (ja) | 半導体装置の製造方法 | |
| JP2606547B2 (ja) | 半導体装置の製造方法 | |
| JP3147698B2 (ja) | バンプ電極及びその製造方法 | |
| US20240290667A1 (en) | Test key structure | |
| JPH0454981B2 (ja) | ||
| JP2999463B2 (ja) | 半導体装置の多層配線構造およびその製造方法 | |
| JPH11204525A (ja) | 半導体装置の製造方法 | |
| Schreiber | Bulk electromigration by eliminating grain boundary mass flow in continuous aluminum lines | |
| JP2917362B2 (ja) | 半導体装置の製造方法 | |
| US20050227449A1 (en) | Method for manufacturing self-compensating resistors within an integrated circuit | |
| JPS61193469A (ja) | 半導体装置の製造方法 | |
| JPH04196428A (ja) | 半導体装置の製造方法 | |
| JPH05109900A (ja) | 半導体装置の製造方法 | |
| JP2000012776A (ja) | 半導体装置の製造方法 | |
| JPH0945637A (ja) | 半導体装置の製造方法 | |
| JPH03110845A (ja) | 化合物半導体装置 | |
| JPH04250628A (ja) | 半導体装置の製造方法 | |
| JPH0821558B2 (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990408 |