JPH05206679A - 混成集積回路装置 - Google Patents

混成集積回路装置

Info

Publication number
JPH05206679A
JPH05206679A JP3278684A JP27868491A JPH05206679A JP H05206679 A JPH05206679 A JP H05206679A JP 3278684 A JP3278684 A JP 3278684A JP 27868491 A JP27868491 A JP 27868491A JP H05206679 A JPH05206679 A JP H05206679A
Authority
JP
Japan
Prior art keywords
circuit
integrated circuit
hybrid integrated
circuit device
insulating metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3278684A
Other languages
English (en)
Inventor
Katahito Kanetani
賢仁 金谷
Seiwa Ueno
聖和 上野
Kenichi Kobayashi
健一 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP3278684A priority Critical patent/JPH05206679A/ja
Publication of JPH05206679A publication Critical patent/JPH05206679A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane

Landscapes

  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

(57)【要約】 【目的】 放熱特性を損なうことなく、高調波ノイズの
漏洩を防止することを目的とする。 【構成】 混成集積回路装置は二枚の絶縁金属基板(20)
(22)上であって、樹脂製ケース(32)で封止される空間に
形成される。シールドケース(40)は混成集積回路装置の
外部リードが設けられる面を除く全ての面を覆う構造で
あり、プレス加工の難易を考慮して、二枚の金属材料か
ら形成される。このシールドケース(40)の両側面には問
題となるノイズの波長の略1/10以下のサイズの複数
の放熱孔(44)が形成されており、混成集積回路装置の放
熱とノイズシールドの問題が同時に解決される。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はデイジタルTV用の混成
集積回路装置に関し、詳細には、その漏洩ノイズを低減
する技術に関する。
【0002】
【従来の技術】デイジタルTVは高画質が達成できる
点、画像の加工が容易である点、無調整で高信頼回路が
得られる点、さらには回路のIC化が容易である点でア
ナログ方式に勝っている。図8および図9を参照してデ
イジタルTVおよびデイジタルTV用の混成集積回路装
置を説明する。
【0003】図8を参照すると、デイジタルTVは50
MHZ〜1GHZのTV電波を復調して略4.5MHZの
帯域を有する輝度信号Yと色差信号R−Y、B−Yを出
力するチューナ(50)、所定の標本化周波数で動作する6
〜10ビットのA/D変換回路(52)、画像メモリ(54)、
演算回路(56)、D/A変換回路(58)、ビデオ出力回路(6
0)およびCRT(62)から構成される。
【0004】図9は本件出願人の提案になるデイジタル
TV用混成集積回路装置(以下、単に混成集積回路装置
と称する)を示す。この混成集積回路装置は図8の破線
内のA/D変換回路(52)、画像メモリ(54)、演算回路(5
6)、D/A変換回路(58)を混成集積回路化したものであ
る。
【0005】図9を参照すると、二枚の絶縁金属基板(7
0)(72)には、放熱特性および加工性を考慮して、表面を
陽極酸化処理した略2mm厚のアルミニウムが使用され
る。そして、この絶縁金属基板の所定位置に捨孔を形成
した後、ポリイミド樹脂等の接着性を有する熱硬化性絶
縁樹脂と略35μm厚の銅箔とのクラッド材をホットプ
レスし、この銅箔をホトエッチングする等して、パッ
ド、導電路等が所定パターンに形成される。なお、前記
熱硬化性絶縁樹脂はホットプレス後略35μm厚の絶縁
層となる。
【0006】この後、絶縁金属基板の前記捨孔のブリッ
ジ部を切断して、二枚の絶縁金属基板(70)(72)に分割す
ることにより、ブリッジ部において相互の回路パターン
が導電路で接続された二枚の絶縁金属基板が得られる。
A/D変換回路(52)、画像メモリ(54)、演算回路(56)、
D/A変換回路(58)を構成する集積回路素子等の半導体
素子はチップ形状で所定のパッドに銀ペースト等を使用
して固着され、チップ抵抗等の異型部品は半田固着され
る(何れも図9には示されていない)。
【0007】そして、この回路素子を実装した絶縁金属
基板(70)(72)を接着性樹脂を使用して金属製のケース(7
4)および蓋(76)で封止し、さらにこれら全体構造が、樹
脂接着部を覆うような枠形状のシールドケース(78)に挿
入される。
【0008】
【発明が解決しようとする課題】従来のデイジタルTV
用混成集積回路装置は小型、安価にデイジタルTVを提
供できるものの、アンテナが付属するTVセット等、特
殊構造のTVセットでは画像の乱れが確認された。そし
て、本件発明者等の基礎的研究により、この原因が混成
集積回路装置内部で発生するデイジタル信号の高調波ノ
イズ分が外部リードおよび絶縁金属基板とシールドケー
スとの僅かな接着間隙から漏洩し、アンテナ回路に混入
することに原因することが解明された。即ち、絶縁金属
基板と金属製ケースの接着間隙、絶縁金属基板とシール
ドケースの間隙は発生ノイズ、特に問題となるノイズを
漏洩させるに充分なスパンを有していることが解明され
た。そこで、本発明の目的は放熱特性を損なうことなく
外部リードおよび絶縁金属基板とシールドケースとの間
隙からのノイズ漏洩を防止できる混成集積回路構造を提
供することにある。
【0009】
【課題を解決するための手段】本発明は、長径が発生ノ
イズ、特に問題となるノイズを漏洩させない所定のサイ
ズとした放熱孔を形成したシールドケースで外部リード
が設けられる面を除く全ての面をシールドケースで覆っ
たことを主要な特徴とする。
【0010】
【作用】シールドケースにその長径が発生ノイズ、特に
問題となるノイズを漏洩させない所定のサイズとした放
熱孔を形成したため、放熱特性を損なうことなくノイズ
漏洩が防止できる。
【0011】
【実施例】図1乃至図7を参照して本発明のデイジタル
TV用混成集積回路装置(以下、再び混成集積回路装置
と称する)を説明する。なお、図1は本発明の一実施例
の等価回路図であり、従来例の説明に供した図8の破線
内の回路に相当するものである。また、図2は一方の集
積回路基板の斜視図、図3は一実施例の断面図、図4は
一実施例の斜視図である。
【0012】図1を参照すると、本実施例ではA/D変
換回路(12)、画像メモリ(14)、演算回路(16)、D/A変
換回路(18)が混成集積回路装置(10)として二枚の絶縁金
属基板上に分割形成され、その二枚の絶縁金属基板を対
向配置し、混成集積回路化した回路を外部回路から遮断
してノイズ漏洩防止が図られる。また、電源端子を除く
全ての外部リード端子と混成集積回路装置の内部回路間
にはチップ状のフェライトビーズコア(36)、あるいは抵
抗(38)が挿入され、混成集積回路装置の外部リード端子
からのノイズ漏洩防止も図られる。
【0013】図2および図3を参照すると、二枚の絶縁
金属基板(20)(22)には、放熱特性および加工性を考慮し
て、表面を陽極酸化処理した(酸化膜を符号24で示す)
略2mm厚のアルミニウムが使用される。そして、この
絶縁金属基板の所定位置に捨孔を形成した後、ポリイミ
ド樹脂等の接着性を有する熱硬化性絶縁樹脂と略35μ
m厚の銅箔とのクラッド材をホットプレスし、この銅箔
をホトエッチングする等してパッド(26)、導電路(28)等
が所定パターンに形成される。
【0014】ところで、接地用外部リード端子が固着さ
れるパッドおよびその導電路(28)は絶縁金属基板(20)(2
2)の両サイドに形成され、本実施例の混成集積回路装置
を搭載するマザー基板上に形成された接地パターンによ
り、混成集積回路の接地回路と後述するシールドケース
の設置ピンが低インピーダンスで接続される。また、導
電路(28)の線幅は銅箔厚に等しい略35μmと微細であ
るため、電荷集中によるノイズ発生を防止するため、滑
らかな曲線模様に形成される。さらに、導電路パターン
が鋭角となる個所はアールが付与される。なお、前記熱
硬化性絶縁樹脂はホットプレス後略35μm厚の絶縁層
(24)となる。
【0015】この後、絶縁金属基板の前記捨孔のブリッ
ジ部を切断して、二枚の絶縁金属基板(20)(22)に分割す
ることにより、ブリッジ部において相互の回路パターン
が導電路で接続された二枚の絶縁金属基板(20)(22)が得
られる。しかしながら、二枚の絶縁金属基板(20)(22)を
個々に形成し適宜の接続手段によりそれぞれの回路を接
続することも可能である。
【0016】二枚の絶縁金属基板(20)(22)上に形成した
所定のパッド(26)に、前記のA/D変換回路(12)、画像
メモリ(14)、演算回路(16)、D/A変換回路(18)を構成
する集積回路素子等の半導体素子、チップ抵抗、チップ
コンデンサー等の回路素子、および端子ノイズを抑制す
るフェライトビーズコア(36)あるいは抵抗(38)等の異型
部品が半田等のろう材で固着接続される。
【0017】そして、所定の回路をワイアボンディング
接続し、外部リード(30)を半田固着した二枚の絶縁金属
基板(20)(22)を接着性シートを使用して、その実装素子
が対向するように、枠形状の樹脂ケース(32)で固着一体
化する。二枚の絶縁金属基板(20)(22)の回路接続部が
(折曲げ部)は図3に示す如く、両基板(20)(22)の終端
部内に配置される構造となる。
【0018】図5は本発明に特徴的なシールドケースの
一例の展開図である。本発明で使用されるシールドケー
ス(40)は混成集積回路装置の外部リード(30)が設けられ
る面を除く全ての面を覆う構造であり、前記したよう
に、混成集積回路装置を搭載するマザー基板上に形成さ
れた接地パターンにより、混成集積回路の接地回路とこ
のシールドケース(40)を低インピーダンスで接続するた
めの接地端子(42)を備えると共に絶縁金属基板(20)(22)
からの放熱を妨げないように複数の放熱孔(44)が形成さ
れる。実施例は円形の放熱孔を示すが、長径が発生ノイ
ズ、特に問題となるノイズ周波数の略1/10以下であ
れば任意の形状とすることができる。本実施例では放熱
孔(44)はケース材の側面に、マトリックス状に形成され
ているが、基板上に搭載される回路素子等の位置関係を
考慮してチドリ配置あるいは放熱が必要と思われる領域
に部分的に形成してもよい。かかる、シールドケース(4
0)は溶接により接合、形成される。しかし、シールドケ
ース(40)を完全結合すると、接合コストが高くなり、且
つ、作素性が低下するため、本実施例では、シールドケ
ース(40)の重畳部にスポット溶接を行っている。前述し
たように発生ノイズの波長の略1/10以下の間隔でス
ポット溶接される(図4にスポット溶接部を符号46で示
す)。
【0019】図6および図7に任意の外部リードで測定
した従来例と実施例の高調波ノイズ特性を示す。同図は
中心周波数500MHZ、150KHZ/div、10d
b/divである。同図に示されるように、従来の混成
集積回路装置はノイズレベルが−20dbに達するに対
して本発明の混成集積回路装置では−40db以下が達
成される。なお、測定条件は1KΩの抵抗を被測定端子
と接地間に接続し、この抵抗に流れる電流を5mV/m
Aの効率で変換したものである。
【0020】
【発明の効果】以上述べたように本発明の混成集積回路
装置は、外部リードが設けられる面を除く全ての面をシ
ールドケースで覆ったため絶縁金属基板とシールドケー
スとの間隙からのノイズ漏洩が防止されるばかりか、シ
ールドケースにノイズを通過させないサイズの放熱孔を
形成したため放熱特性が損なわれない。
【0021】また、電源を除く全ての外部リード端子と
内部回路間にチップ形状のフェライトビースコアあるい
は抵抗を挿入したため外部リードからのノイズ漏洩が防
止される。また、全ての集積回路素子の接地回路をそれ
ぞれの集積回路素子の近傍であって、パターンインピー
ダンスが低い個所で絶縁金属基板に接続したため集積回
路素子の動作電位が安定してノイズ発生が防止される。
【0022】また、二枚の絶縁金属基板の少なくとも両
サイドに接地パターンおよび外部リード端子を形成した
ため混成集積回路装置を搭載するマザー基板上におい
て、シールドケースが低インピータンスでその接地パタ
ーンに接続され、シールドケースの電位が安定してノイ
ズ発生が防止される。さらにまた、回路パターンを滑ら
かに形成したため電荷集中によるノイズ発生が防止され
る。
【0023】
【図面の簡単な説明】
【図1】本発明の一実施例の等価回路図。
【図2】本発明の集積回路基板の斜視図。
【図3】本発明の一実施例の断面図。
【図4】本発明の一実施例の斜視図。
【図5】本発明のシールドケースの展開図。
【図6】従来例のノイズ特性図。
【図7】本発明の実施例のノイズ特性図。
【図8】ディジタルTVの等価回路図。
【図9】従来例の斜視図。
【符号の説明】
10 混成集積回路装置 12 A/D変換回路 14 画像メモリ 16 演算回路 18 D/A変換回路 20 絶縁金属基板 22 絶縁金属基板 24 酸化膜 26 パッド 28 導電路 30 外部リード 32 ケース 36 フェライトビーズコア 38 抵抗 40 シールドケース 42 接地ピン 44 放熱孔

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 絶縁金属基板に形成した回路パターン上
    にA/D変換回路、画像メモリ、演算回路、D/A変換
    回路等のディジタルTVに必要な回路要素の少なくとも
    1つを集積化した集積回路基板と、 前記絶縁金属基板上に形成した回路要素を封止するケー
    ス材と、 外部リードが設けられる面を除く全ての面を覆い、かつ
    複数の放熱孔を有したシールドケースとを備えたことを
    特徴とする混成集積回路装置。
  2. 【請求項2】 前記基板上に形成された電源を除く全て
    の外部リード端子と内部回路間にチップ状のフェライト
    ビーズコアおよび/あるいはチップ抵抗を配置したこと
    を特徴とする請求項1の混成集積回路装置。
  3. 【請求項3】 前記A/D変換回路、画像メモリ、演算
    回路、D/A変換回路等の集積回路素子の接地回路をそ
    れぞれの集積回路素子の近傍であって、パターンインピ
    ーダンスが比較的低い個所で絶縁金属基板に接続したこ
    とを特徴とする請求項1の混成集積回路装置。
  4. 【請求項4】 前記A/D変換回路、画像メモリ、演算
    回路、D/A変換回路等の回路要素を二枚の絶縁金属基
    板上に実装したことを特徴とする請求項1の混成集積回
    路装置。
JP3278684A 1991-09-30 1991-09-30 混成集積回路装置 Pending JPH05206679A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3278684A JPH05206679A (ja) 1991-09-30 1991-09-30 混成集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3278684A JPH05206679A (ja) 1991-09-30 1991-09-30 混成集積回路装置

Publications (1)

Publication Number Publication Date
JPH05206679A true JPH05206679A (ja) 1993-08-13

Family

ID=17600735

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3278684A Pending JPH05206679A (ja) 1991-09-30 1991-09-30 混成集積回路装置

Country Status (1)

Country Link
JP (1) JPH05206679A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100462785B1 (ko) * 2002-11-12 2004-12-23 삼성에스디아이 주식회사 하이브리드 ic

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02799B2 (ja) * 1980-07-09 1990-01-09 Hitachi Ltd
JPH0244396B2 (ja) * 1982-12-29 1990-10-03 Nippon Shoji Kk Birirubinteiryoho

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02799B2 (ja) * 1980-07-09 1990-01-09 Hitachi Ltd
JPH0244396B2 (ja) * 1982-12-29 1990-10-03 Nippon Shoji Kk Birirubinteiryoho

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100462785B1 (ko) * 2002-11-12 2004-12-23 삼성에스디아이 주식회사 하이브리드 ic

Similar Documents

Publication Publication Date Title
JP4991637B2 (ja) 半導体装置およびその製造方法
US7084723B2 (en) Waveguide coupler
JP3500335B2 (ja) 高周波回路装置
US6700204B2 (en) Substrate for accommodating passive component
JP3057647B2 (ja) ボールを介して集積回路を別の支持体(support)に接続する方法および支持体
JPH08125379A (ja) シールド装置
JP2632100B2 (ja) 混成集積回路装置
JPH1187560A (ja) 半導体装置
JP2703434B2 (ja) 混成集積回路装置
JP2002164658A (ja) モジュール基板
JP2632762B2 (ja) 半導体素子搭載用基板の製造方法
JP3743358B2 (ja) チョークコイル
JPH0982826A (ja) 半導体素子封止用パッケージおよびそれを用いた回路装置の実装構造
EP0656741B1 (en) Semiconductor package
JP2661570B2 (ja) 高周波装置
JP2970075B2 (ja) チップキャリヤ
JPH0821642B2 (ja) 高周波素子用パツケ−ジ
CN223246761U (zh) 电路板及电子设备
JPS61198656A (ja) 半導体装置
JP2555993B2 (ja) 半導体装置
JP2794616B2 (ja) 半導体混成集積回路
JP2002231874A (ja) 部品実装用基板、電子部品装置及びその製造方法
JP2591999Y2 (ja) 集積回路のパッケージの構造
JPH0220859Y2 (ja)
JP2003198180A (ja) 電子回路基板シールド構造