JPH05207050A - セル交換装置及びセル交換システム - Google Patents

Abstract

(57)【要約】 【構成】 入線１と出線２をスイッチする空間スイッチ
１３、１４とバッファメモリ１１と宛先別アドレス待ち
行列１８と同報セルカウンタ２４を備え、宛先が２ａと
２ｂである同報セルＢの書き込みバッファメモリ１１ｂ
を選択し、セルＢをバッファ１０に格納し、このバッフ
ァアドレスに同報セルの記号例えばｍを付けた１０ｍ
を、出線２ａ、２ｂ宛て宛先別アドレス待ち行列１８
ａ、１８ｂに並べる。出線２ａには２つの同報セルＢを
出力し、出線２ｂにはひとつの同報セルを出力する場
合、宛先別アドレス待ち行列１８ａに２つの１０ｍを記
入し、宛先別アドレス待ち行列１８ｂにはひとつの１０
ｍを記入する。そして、同報セルカウンタ２４のバッフ
ァ１０に対応するところにはセルの読みだし回数である
３を書き込む。 【効果】 同一出線に対して複数の同報セルが出力でき
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、音声、データ、画像
などのマルチメディアの種々の情報をブロック化したセ
ルを、高速で交換するセル交換装置に関するものであ
る。

【０００２】

【従来の技術】図１４は例えば、山中他、”分割共通バ
ッフ方式によるＡＴＭスイッチ”電子情報通信学会技術
研究報告［交換システム］ＳＳＥ９０−３５、及び、三
浦他、”分割共通バッファ形ＡＴＭスイッチにおける同
報機能の検討”１９９０年電子情報通信学会秋季全国大
会Ｂ−３６０に示されたセル交換装置を示すブロック図
である。図１４において、１ａ〜１ｎは、宛先情報とし
ての出線番号を含むヘッダ部とデータ部よりなるセルが
入力されるｎ（ｎ≧２）本の入線、２ａ〜２ｍは、セル
がそのヘッダ部にて指定された宛先に応じて出力される
ｍ（ｍ≧２）本の出線である。１０は前記各入線１のそ
れぞれに対応して設けられ、対応する入線１より入力さ
れたセルのヘッダ部より宛先の出線２を検出するヘッダ
処理回路である。

【０００３】２１ａ〜２１ｎは前記入線１ａ〜１ｎの各
々に対応して設けられ、前記ヘッダ処理回路より出力さ
れるセルを蓄積し、高速に読み出すことにより速度調整
を行なう入線速度調整バッファである。

【０００４】また、１１はそれぞれにメモリ番号（ある
いはメモリアドレス）が付与され、指定されたアドレス
に前記セルを蓄積して、そのアドレスを指定することに
よって、書き込みの際の順序とは無関係に蓄積されたセ
ルを読み出すことができるｐ（ｎ≦ｐ）個のバッファメ
モリで、１つのバッファメモリ１１にセルを蓄積できる
バッファ２３をｑ個持つ。

【０００５】１２はこのバッファメモリ１１の各々に対
応して設けられ、例えばＦＩＦＯタイプのメモリを用い
て空きアドレスの管理を行い、対応付けられたバッファ
メモリ１１にリードアドレスおよびライトアドレスを与
える記憶制御回路である。

【０００６】１３は前記入線速度調整バッファ２１ａ〜
２１ｎを所定のバッファメモリ１１に選択的に接続する
入線空間スイッチであり、１４は各バッファメモリ１１
を所定の出線２に対応した出線速度調整バッファ２２ａ
〜２２ｍに選択的に接続する出線空間スイッチである。

【０００７】２２ａ〜２２ｍは前記出線２ａ〜２ｍに対
応して設けられ、前記バッファメモリ１１ａ〜１１ｐよ
り高速に読み出され出線空間スイッチ１３によって接続
されたセルを蓄積し、出線の速度に調整する出線速度調
整バッファである。

【０００８】１５は入線空間スイッチ１３のスイッチン
グを制御してセルが蓄積されるバッファメモリ１１の選
択を行うとともに、出線空間スイッチ１４のスイッチン
グを制御して、バッファメモリ１１に蓄積されたセルを
そのヘッダ部で指定される出線２に所定の順番で出力さ
れるバッファ制御回路である。

【０００９】また、このバッファ制御回路１５内におい
て、１６は前記各入線１に対応付けられたヘッダ処理回
路１０にてセル到着時に検出された当該セルの宛先出線
番号２ａ〜２ｍを受け、当該セルを蓄積すべきバッファ
メモリ１１を選択してそれを該当するヘッダ処理回路１
０に接続するために、前記入線空間スイッチ１３のスイ
ッチングを制御する書き込みバッファ選択回路である。

【００１０】１７はこのバッファ選択回路１６から送ら
れてくる前記出線番号２ａ〜２ｍを参照して到着したセ
ルを宛先別に分け、当該セルが書き込まれたバッファメ
モリ１１上のバッファのライトアドレスを、そのバッフ
ァメモリ１１に対応する記憶制御回路１２より得て、そ
れを後述する宛先別アドレス待ち行例に書き込むアドレ
ス交換回路である。

【００１１】１８はその宛先別アドレス待ち行列であ
り、ＦＩＦＯタイプのメモリによって構成されて前記出
線２の各々に対応して設けられている。この宛先別アド
レス待ち行列１８には、それが対応付けられた出線２毎
に、当該出線２を宛先とするセルが蓄積されたバッファ
メモリ１１上にバッファアドレスとセルが同報セルであ
るか同報セルでないかという記号が前記アドレス交換回
路１７によって、セルが到着した順番に書き込まれる。

【００１２】２４は同報セルカウンタで、宛先別アドレ
ス待ち行列１８と並列に設けられている。これは全バッ
ファ対応に同報セルの読みだし個数を書き込む領域を持
つ。１つのバッファに格納されている同報セルは複数の
宛先にコピーして出力するが１つ読み出すと同報セルカ
ウンタ２４の値を１減らすことで、所定の全宛先に同報
セルを出力したことを認識しバッファを開放するタイミ
ングがわかるようになっている。

【００１３】１９はこの宛先別アドレス待ち行列と同報
セルカウンタ２４を参照してバッファメモリ１１から読
み出すセルを決定し、その宛先別アドレス待ち行列１８
から読み出したバッファアドレスに同報の記号が付いて
いなかった場合はこのバッファアドレスをリードアドレ
スとして、該当するメモリ１１に対応付けられた記憶制
御回路１２へ送るとともに、出線空間スイッチ１４のス
イッチングを制御して、前記バッファメモリ１１を該当
する出線２に付随した出線速度調整バッファ２を接続す
る読みだしバッファ選択回路である。

【００１４】次に動作について説明する。図１５、図１
６でセルをバッファに書き込むまでの動作、図１７、図
１８ではセルをバッファから読みだし出線へ出力する動
作を示す。簡単のため入・出線数２、バッファメモリ数
２、１バッファメモリに含まれるバッファ数２、処理速
度は入・出線速度と等しいとする。

【００１５】あるタイムスロットで１個または２個のセ
ルが入線１に入力すると、セルの到着したヘッダ処理回
路１０はそのヘッダ部より当該セルが同報セルであるか
同報セルでないかということと宛先の出線番号２ａ、２
ｂを、宛先情報として読み取り、入線番号１ａ、１ｂ順
に各セルの宛先情報を書き込みバッファ選択回路１６へ
送る。セルは入線速度調整バッファ２１へ書き込まれ
る。

【００１６】書き込みバッファ選択回路１６は各々のセ
ルを書き込むバッファメモリ番号を番号順に決定する。
ただし、そのバッファメモリに空きバッファがないとき
は次番号のバッファメモリを選択する。同報セルは複数
の宛先を持つが１つのバッファに１セル格納する。入線
空間スイッチ１３はセルの書き込まれている入線速度調
整バッファ２１と決定したバッファメモリを接続し、セ
ルを所定のバッファに格納する。

【００１７】図１５はバッファ００に出線番号２ａ当て
セルＡが格納されているとき入線１ａにセルＢ、１ｂに
セルＣが到着した状態で、図１６はこの２つのセルの書
き込みが終了した状態である。まず、宛先が２ａと２ｂ
である同報セルＢの書き込みメモリを選択する。まずメ
モリ１１ｂを選択したとする。セルＢはバッファ１０に
格納し、このバッファアドレスに同報セルの記号例えば
ｍを付けた１０ｍを、出線２ａ、２ｂ宛て宛先別アドレ
ス待ち行列に並べる。同報セルカウンタ２４のバッファ
１０に対応するところにはセルの読みだし回数である２
を書き込む。次に宛先が出線２ｂ宛てセルＣの書き込み
バッファメモリを選択する。同じタイミングに２セルを
同一バッファに書き込むことは出来ないのでバッファメ
モリ１１ａを選択する。書き込みバッファアドレス０１
が決まると、セルをバッファに格納し、アドレスに同報
でない記号例えばｎを付けた０１ｎを出線２ｂ宛て宛先
別アドレス待ち行列に並べる。同報セルカウンタには何
も書き込まない。

【００１８】図１７、図１８ではセルの読み出しを説明
する。図１７はセルＡ、セルＢ、セルＣがバッファ０
０、１０、０１に格納されている状態で、図１８ではこ
こから各出線に１セル出力したものである。図１７の宛
先別アドレス待ち行列の先頭にあるバッファアドレスか
らセルを読み出す。２ａ宛て宛先別アドレス待ち行列の
先頭には００ｍが並んでいるので出線２ａにはバッファ
００に格納されているセルＡを出力するが、ｍは同報の
記号なので同報セルカウンタの００に書かれている数字
を１減らし、２を１と書き換え、セルはバッファに残し
たまま１セルを読み出す。

【００１９】出線２ｂ宛て待ち行列の先頭には１０ｎが
並んでいるが、これは同報セルではないのでバッファ１
０に格納されているセルＢを読みだすと、バッファ１０
は開放する。出力したセルはいったん出線速度調整バッ
ファ２２に書き込んで出線速度に合わせて出線へ出力す
る。

【００２０】ここでバッファ００とバッファ１０は異な
るメモリにあるのでセルＡ、セルＢともに出力できた
が、もし同時に読み出したいセルが同一メモリにあった
場合は１セルのみ出力し、残りのセルはバッファで次に
読み出されるまで待ち合わせを行う。

【００２１】

【発明が解決しようとする課題】従来のセル交換装置は
以上のように構成されているので、同報セルが到着した
時は、各出線に同報セルが出力されるのを同報セルカウ
ンタ２４でカウントすることにより複数の出線へ同報セ
ルの出力を管理している。この方式によれば、ひとつの
出線にひとつの同報セルを出力することはできるが、ひ
とつの出線に複数の同報セルを出力することができなか
った。たとえばひとつの出線に対して、複数のバーチャ
ルパスあるいはバーチャルチャネルが割り当てられる場
合があり、これらひとつの出線に割り当てられた複数の
バーチャルパスあるいはバーチャルチャネルの各々に同
報セルを送ることができないという不具合等があった。

【００２２】この発明は、上記のような課題を解消する
ためになされたもので、同一出線に対して複数の同報セ
ルを出力することができる同報機能を有するセル交換装
置及びセル交換システムを得ることを目的とする。

【００２３】

【課題を解決するための手段】請求項１記載の発明に係
るセル交換装置は以下の要素を有するものである。
（ａ） データ部とそのデータ部の宛先情報を含むヘッ
ダを有するセルを入力する複数の入線、（ｂ） 上記セ
ルがその宛先情報に従って出力される複数の出線、
（ｃ） 各入線対応に設けられ入力されたセルのヘッダ
より宛先情報を検出するヘッダ処理回路、（ｄ） 入線
より入力されたセルを保持するメモリ部、（ｅ） 上記
入線及び出線とメモリ部の間にあって、入線とメモリ部
及び、出線とメモリ部を選択的に接続するスイッチ部、
（ｆ） 上記ヘッダ処理回路で検出された宛先情報から
同一出線にそのセルを複数個出力することを検出し、上
記メモリ部に保持されたセルを同一出線に複数個出力す
るようにスイッチ部を制御する制御部。

【００２４】請求項２記載の発明に係るセル交換システ
ムは以下の要素を有するものである。（ａ） データ部
とそのデータ部の宛先情報を含むヘッダより構成される
セルを入力する複数の入線、（ｂ） 上記セルがその宛
先情報に従って出力される複数の出線、（ｃ） 上記入
線から入力されるセルをその宛先情報に基づいて所定の
出線に出力するセル交換装置、（ｄ） 上記入線に設け
られ、セルの宛先情報を変換する第１の変換部、（ｅ）
上記出線に設けられ、第１の変換部で変換された宛先
情報に基づいて選択的にセルの宛先情報を変換するとと
もに、出力個数を制御する第２の変換部。

【００２５】

【作用】請求項１記載の発明に係るセル交換装置は、制
御部がヘッダ処理回路で検出された宛先情報から同一出
線にそのセルを複数個出力することを検出し、上記メモ
リ部に保持されたセルを同一出線に複数個出力するよう
にスイッチ部を制御する。

【００２６】請求項２記載の発明に係るセル交換システ
ムは、第１の変換部（入力側ＶＰＩ／ＶＣＩ変換部）が
同報セルか通常セルかを判定して、同報セルならセルの
ＶＰＩ／ＶＣＩ領域を同報コードに変換する。第２の変
換部（出力側ＶＰＩ／ＶＣＩ変換部）は、同報コードを
もつセルを選択し、同報コードを出力用のＶＰＩ／ＶＣ
Ｉに変換するとともに、同報コードに応じた個数のセル
を同一出線に出力する。

【００２７】

【実施例】実施例１．請求項１記載の発明に係るセル交
換装置の一実施例を図に基づいて説明する。なお、この
発明に係るセル交換装置のブロック図は従来例で説明し
た図１４と同じなので図１４を前提として説明する。ま
たここでは、簡単のため入・出線数２、バッファメモリ
数２、１バッファメモリに含まれるバッファ数２とし、
処理速度は入・出線速度と等しいものとする。

【００２８】図１はこの実施例で扱うセルの構成とその
セルに用いられる同報コードと同報先の対応を示す図で
ある。図１（ａ）に示すように、セル３０はヘッダ３１
とデータ３２から構成され、ヘッダ３１の内部にはスイ
ッチヘッダ３３がたとえば１６ビットの情報として含ま
れている。その先頭ビットは同報フラグ３４であり同報
フラグ３４＝０のときはそのセルが同報セル３７でない
通常セル３６であることを示し、同報フラグ３４＝１の
ときはそのセルが同報セル３７であることを示してい
る。同報フラグ３４＝１のときは同報コード３５に同報
先を示すコードが記入されているものとする。

【００２９】ここでは、図１（ｂ）に示すように、同報
コード３５を４桁のコードとし、上下２桁づつで２本の
出線２ａ、２ｂをそれぞれ示し、その値で各出線２ａ、
２ｂに出力するセルの数を表わすものとする。たとえば
同報コード３５＝０１０２の場合は、出線２ａにひとつ
の同報セル３７を出力し、出線２ｂに２つの同報セル３
７を出力することを示し、同報コード３５＝０２０１の
場合は、出線２ａに２つの同報セル３７を出力し、出線
２ｂにひとつの同報セル３７を出力することを示すもの
とする。

【００３０】次に動作について説明する。図２、図３で
セルをバッファに書き込むまでの動作を示し、図４、図
５ではセルをバッファから読みだし出線へ出力する動作
を示す。

【００３１】あるタイムスロットで１個または２個のセ
ルが入線１に入力すると、セルの到着したヘッダ処理回
路１０はそのヘッダ部より当該セルが同報セルであるか
同報セルでないかということを同報フラグ３４から判定
する。また、宛先の出線番号２ａ、２ｂを、宛先情報と
して読み取り、入線番号１ａ、１ｂ順に各セルの宛先情
報を書き込みバッファ選択回路１６へ送る。セルは入線
速度調整バッファ２１へ書き込まれる。書き込みバッフ
ァ選択回路１６は各々のセルを書き込むバッファメモリ
を順に決定する。ただし、そのバッファメモリに空きバ
ッファがないときは次のバッファメモリを選択する。同
報セル３７は複数の宛先を持つが１つのバッファに１セ
ル格納する。入線空間スイッチ１３はセルの書き込まれ
ている入線速度調整バッファ２１と決定したバッファメ
モリを接続し、セルを所定のバッファに格納する。

【００３２】図２はバッファ００に出線番号２ａ当てセ
ルＡが格納されているとき入線１ａに同報コード３５＝
０２０１をもつ同報セルＢ、１ｂに通常セルＣが到着し
た状態で、図３はこの２つのセルの書き込みが終了した
状態である。まず、宛先が２ａと２ｂである同報セルＢ
の書き込みメモリを選択する。まずバッファメモリ１１
ｂを選択したとする。セルＢはバッファ１０に格納し、
このバッファアドレスに同報セルの記号例えばｍを付け
た１０ｍを、出線２ａ、２ｂ宛て宛先別アドレス待ち行
列１８ａ、１８ｂに並べる。ただし、この例では同報コ
ード３５＝０２０１なので、出線２ａには２つの同報セ
ル３７を出力し、出線２ｂにはひとつの同報セル３７を
出力しなければならないので、アドレス交換回路１７は
宛先別アドレス待ち行列１８ａに２つの１０ｍを記入す
る。そして、同報セルカウンタ２４のバッファ１０に対
応するところにはセルの読みだし回数である３を書き込
む。

【００３３】次に宛先が出線２ｂ宛てセルＣの書き込み
バッファメモリを選択する。同じタイミングに２セルを
同一バッファに書き込むことは出来ないのでバッファメ
モリ１１ｂを選択する。書き込みバッファアドレス０１
が決まると、セルをバッファに格納し、アドレスに同報
でない記号例えばｎを付けた０１ｎを出線２ｂ宛て宛先
別アドレス待ち行列に並べる。同胞セルカウンタには何
も書き込まない。

【００３４】図４、図５ではセルの読み出しを説明す
る。図３に示したように、セルＡ、セルＢ、セルＣがバ
ッファ００、１０、０１に格納されている状態で、図４
ではここから各出線１にセル出力したものである。図３
の宛先別アドレス待ち行列の先頭にあるバッファアドレ
スからセルを読み出す。出線２ａ宛て宛先別アドレス待
ち行列１８ａの先頭には００ｎが並んでいるが、これは
同報セルではないのでバッファ００に格納されているセ
ルＡを読みだすと、バッファ００は開放する。出力した
セルはいったん出線速度調整バッファ２２に書き込んで
出線速度に合わせて出線へ出力する。２ｂ宛て宛先別ア
ドレス待ち行列１８ｂの先頭には１０ｍが並んでいるの
で出線２ａにはバッファ１０に格納されているセルＢを
出力するが、ｍは同報の記号なので同報セルカウンタ２
４の１０に書かれている数字を１減らし、３を２と書き
換え、セルはバッファに残したまま１セルを読み出す。

【００３５】次に、図４の状態からさらに各出線に１セ
ル出力したものが図５である。図４の宛先別アドレス待
ち行列の先頭にあるバッファアドレスからセルを読みだ
す。２ａ宛て宛先別アドレス待ち行列１８ａの先頭には
１０ｍが並んでいるので出線２ａにはバッファ１０に格
納されているセルＢを出力する。その際、ｍは同報の記
号なので同報セルカウンタ２４の１０に書かれている数
字を１減らし、２を１と書き換え、セルはバッファに残
したまま１セルを読みだす。出線２ｂ宛て宛先別アドレ
ス待ち行列１８ｂの先頭には０１ｎが並んでいるが、こ
れは同報セルではないのでバッファ０１に格納されてい
るセルＣを読みだすと、バッファ０１は開放する。出力
したセルはいったん出線速度調整バッファ２２に書き込
んで出線速度に合わせて出線へ出力する。

【００３６】次に図５の状態からさらに１セル出力する
場合は、図５の宛先別アドレス待ち行列の先頭にあるバ
ッファアドレスからセルを読み出す。２ａ宛て宛先別ア
ドレス待ち行列１８ａの先頭には１０ｍが並んでいるの
で出線２ａにはバッファ１０に格納されているセルＢを
出力する。その際ｍは同報の記号なのでセルカウンタの
１０に書かれている数字を１減らし、１を０と書き換え
る。カウンタが０になったのでバッファ１０を開放す
る。

【００３７】以上のように、この実施例では、データ部
とその宛先情報を含むヘッダ部より成るセルが入力され
る複数の入線と、前記セルがそのヘッダ部にて指定され
た宛先に応じて出力される複数の出線と、前記入線の各
々に対応して設けられ、前記入線より入力された前記セ
ルのヘッダ部より宛先の出線を検出するヘッダ処理回路
と、アドレスを指定することによって前記セルが書き込
まれ、また、アドレスを指定することによって、前記書
き込みの順序とは関係なく前記セルの読み出しが可能な
複数のバッファメモリと、前記ヘッダ処理回路を所定の
前記バッファメモリに選択的に接続する入線空間スイッ
チと、前記バッファメモリを所定の前記出線に選択的に
接続する出線空間スイッチと、前記入線空間スイッチを
制御して、前記セルが書き込まれるバッファメモリを選
択するとともに、前記書き込まれたセルの前記バッファ
メモリ内のアドレスを前記セルの宛先別に管理し、それ
に基づいて前記出線空間スイッチを制御して、前記セル
をそのヘッダ部で指定される前記出線に、所定の順番で
出力させるバッファ制御回路とを備えたセル交換装置に
おいて、同報セルが入力された場合、あらかじめ定めら
れた同報コード３５に基づいて、アドレス交換回路１７
が、宛先別アドレス待ち行列１８に複数個のアドレスを
生成するようにしたので、同報セル３７を同一出線に複
数個出力できるようになる例を説明した。

【００３８】そして、この実施例によれば、アドレス交
換回路１７が同一の宛先別アドレス待ち行列１８に複数
個のアドレスを生成するだけで、他の回路構成を一切変
更せずに同報セル３７を同一出線に複数個出力できるこ
とになる。

【００３９】なお、この例では、バッファ００、０１は
バッファメモリ１１ａにあり、バッファ１０はバッファ
メモリ１１ｂにあり、それぞれ異なるバッファメモリに
あるのでセルＡとセルＣ、あるいは、セルＢとセルＣは
ともに同時に出力できたが、もし、図６に示すように、
同時に読み出したいセルが同一のバッファメモリ１１ａ
にある場合は、１セルのみ出力し、残りのセルはバッフ
ァ内で次に読みされるまで待ち合わせを行う。図６の宛
先別アドレス待ち行列の先頭にあるバッファアドレスか
らセルを読み出す場合、２ａ宛て宛先別アドレス待ち行
列１８ａの先頭には０１ｎが並んでおり、２ｂ宛て宛先
別アドレス待ち行列１８ｂの先頭には００ｍが並んでい
るので出線２ａにはバッファ０１に格納されているセル
Ｃを出力し、出線２ｂはバッファ００に格納されている
セルＡを出力することになるが、同時に読み出したいセ
ルが同一メモリにあるので１セルのみ出力し、残りのセ
ルがバッファで次に読み出されるまで待ち合わせを行
う。たとえば、図６で、セルＡを先に出力するものとす
ると、図７のようになり、セルＣは待たされたことにな
る。そして、図７の状態でも同時に読み出したいセルＡ
とセルＣが同一バッファメモリ１１ａにあるので、セル
Ｃが（あるいはいずれかが）待たされることになる。

【００４０】実施例２．実施例１では、アドレス交換回
路１７が、宛先別アドレス待ち行列１８に複数個のアド
レスを生成する場合を説明したが、宛先別アドレス待ち
行列１８の容量は有限であるため、生成する個数が多数
の場合、宛先別アドレス待ち行列１８がオーバーフロー
して生成しきれない場合が生じ、結果としてセルの欠落
が生じる可能性がある。この実施例２は、この点を解消
したもので、同一出線に多数の同報セル３７が出力され
る場合でも宛先別アドレス待ち行列１８がオーバーフロ
ーしないセル交換装置の実施例を説明する。

【００４１】図８〜図１１は実施例１の図２〜図５に対
応している図であり、図８、図９がセルをバッファに書
き込むまでの動作を示し、図１０、図１１でセルをバッ
ファから読みだし出線へ出力する動作を示している。

【００４２】実施例１では、宛先別アドレス待ち行列１
８の記入を、バッファ番号００〜１１と同報セルか否か
の区別記号ｍとｎの組み合わせで示していたが、この実
施例２では、宛先別アドレス待ち行列１８の記入を、バ
ッファ番号００〜１１とその出力数の組み合わせで示す
点に特徴がある。たとえば、図８の宛先別アドレス待ち
行列１８ａに記入された００／１とはバッファ番号００
にあるセルＡを出線２ａに１度出力することを示してい
る。したがって、同報コード３５＝０２０１である同報
セル３７が入力され、書き込みバッファ選択回路１６に
よりバッファ１０に格納されると、セルＢを出線２ａに
２度出力し出線２ｂに１度出力するため、アドレス交換
回路１７は図９に示したように、宛先別アドレス待ち行
列１８ａに１０／２を記入し、宛先別アドレス待ち行列
１８ｂに１０／１を記入する。また、出線２ｂへのセル
Ｃに対しては、セルＣが通常セル３６なので、書き込み
バッファ選択回路１６によりバッファ０１に格納される
と、アドレス交換回路１７は、宛先別アドレス待ち行列
１８ｂに対して０１／１を記入する。

【００４３】また、出力する場合、図９から、図１０ま
での動作は実施例１と同じであるが、図１０から図１１
に移る場合は、図１０の宛先別アドレス待ち行列１８ａ
の先頭に並んでいた１０／２を、図１１では、１０／１
にするところが異なる。実施例１では宛先別アドレス待
ち行列１８ａに１０ｍを２個有しておりそのひとつを出
力するたびに１０ｍを消したが、この例では、数２を１
に減少させる。この数が０になるまでは、宛先別アドレ
ス待ち行列１８ａにこれらの情報を保持しつづけること
になる。なお、同報セルカウンタ２４のカウンタを減少
させることは実施例１と同様である。

【００４４】以上のように、この実施例２では、同報セ
ル３７が入力された場合、同報セル３７が格納されたバ
ッファアドレスとひとつの出線に出力すべき同報セルの
数を組にして、アドレス交換回路１７が宛先別アドレス
待ち行列１８に記入するようにし、同報セル３７を出力
するたびにその数を減少させこの出力すべき数が０にな
るまで、宛先別アドレス待ち行列１８に滞まるようにし
たので、アドレス交換回路１７を同一出線に複数個確実
に出力できるようになる。そして、この実施例によれ
ば、これらの制御をすべてアドレス交換回路１７によっ
て管理することができ他の回路構成を一切変更せずに目
的を達成することができる。

【００４５】実施例３．次に、請求項２記載に係る発明
の一実施例を図１２、図１３に基づいて説明する。図１
２において、４０は図１４に示したようなセル変換装
置、４１は入線側にあるＶＰＩ交換部、４２は出線側に
あるＶＰＩ交換部である。また図１３において、（ａ）
は、ＶＰＩ交換部４１が有している入線側ＶＰＩ交換テ
ーブル５０、（ｂ）はＶＰＩ交換部４２が有している出
線側ＶＰＩ交換テーブル５１であり、５２は入線ＶＰＩ
／ＶＣＩ、５３は、入線ＶＰＩ／ＶＣＩ５２にあらかじ
め割りあてられた出線、５４は、同じく入線ＶＰＩ／Ｖ
ＣＩ５２にあらかじめ割りあてられた出線ＶＰＩ／ＶＣ
Ｉ５４又は同報コード５５である。

【００４６】次に動作について、説明する。たとえば、
入線ＶＰＩ／ＶＣＩ５２＝ＶＩＮ００１を有するセルが
ＶＰＩ交換部４１に入力されると、ＶＰＩ交換部４１は
入線側ＶＰＩ交換テーブル５０を用いて、そのセルに対
して出線５３が「２ａ」であることを知り、そのセルの
宛先として付加するとともに、そのセルのＶＰＩ／ＶＣ
Ｉ領域をＶＩＮ００１から出線ＶＰＩ／ＶＣＩ５４＝Ｖ
ＯＵＴ００３という値に置換する。

【００４７】また、たとえば、入線ＶＰＩ／ＶＣＩ５２
＝ＶＩＮ００８の場合は、入線側ＶＰＩ交換テーブル５
０より出線ＶＰＩ／ＶＣＩ５４に変換するのではなく、
同報コード５５に変換する。この同報コード５５は、前
述した実施例１、２の同報コード３５と同じ役割をはた
すもので、ここでも簡単のために、上下２桁で出線２
ａ、２ｂを区別し、その値でその出線への同報セルの出
力数を示すものとする。

【００４８】すなわち、この例では同報コード５５＝０
１０２なので、入力されたセルを同報セルとして出線２
ａに１個、出線２ｂに２個出力することを示している。
ＶＰＩ交換部４１は、入力されたセルのＶＰＩ／ＶＣＩ
領域をＶＩＮ００８から０１０２に置換し、セル交換装
置４０に出力する。

【００４９】このようにＶＰＩ交換部４１でＶＰＩを変
換されたセルはセル交換装置４０に入力され、出線２
ａ、２ｂに出力されてくる。ＶＰＩ交換部４２は通常セ
ルの場合はそのセルを通過させる。たとえば、セルのＶ
ＰＩ／ＶＣＩ領域がＶＯＵＴ００３のセルはそのまま出
力する。一方、同報セルの場合は、ＶＰＩ／ＶＣＩ領域
の値が出線側ＶＰＩ交換テーブル５１に登録されている
ため、出線側ＶＰＩ交換テーブル５１に従ってＶＰＩ／
ＶＣＩ領域を置換した後、出力することになる。

【００５０】たとえば、同報コード５５＝０１０１のセ
ルの場合は、ＶＰＩ／ＶＣＩ領域をＶＯＵＴ００６に変
換する。さらに同報コード５５＝０１０２のセルの場合
はＶＰＩ／ＶＣＩ領域がＶＯＵＴ００９のセルとＶＯＵ
Ｔ００４のセルと２個作成し、これを出線に出力する。

【００５１】このように、ＶＰＩ交換部４１が入線側Ｖ
ＰＩ交換テーブル５０を用いて入線ＶＰＩ／ＶＣＩ５２
を同報コード５５に変換し、ＶＰＩ交換部４２が出線側
ＶＰＩ交換テーブル５１を用いて、同報コード５５から
異なる出線ＶＰＩ／ＶＣＩ５４を有する複数のセルを生
成して同一出線に出力することにより同報セル３７が同
一出線に複数個出力できることになる。そして、この方
式によれば、セル変換装置４０は一切変更せずに同報セ
ル３７が同一出線に複数個出力できることになる。

【００５２】実施例４．上記実施例１、２ではセルの書
き込み速度を入・出線と等しくしたので同時に到着した
セルＡとセルＢは異なるメモリに格納したが、書き込み
速度を入線のｗ（２≦ｗ≦入線数）倍にすると１タイム
スロットで１つのメモリにｗ個のセルを書き込むことが
できる。例えばバッファメモリ１１ａに空バッファがな
くバッファメモリ１１ｂに空バッファが２個あった場合
速度２倍ではセルを２個バッファメモリ１に格納でき
る。ただし１タイムスロットは１処理時間（入線に１セ
ル到着する時間）である。

【００５３】またセルの読み出し速度を出線として等し
くしたが、ｒ（２≦ｒ≦出線数）倍にすると同一バッフ
ァメモリから１タイムスロットでｒ個のセルを読み出す
ことができる。

【００５４】実施例５．また、上記実施例では、単体の
セル交換装置を示したが、このセル交換装置をリンク接
続し、順次多段に接続して拡張してもよい。

【００５５】実施例６．また、セルのヘッダ部の宛先情
報として、セル交換装置の出線に対応して、直接出線番
号を与えるものを示したが、ヘッダ部の宛先情報にコー
ド化した番号を与える等何等らかの変換処理を行っても
よい。

【００５６】実施例７．また、個々のバッファメモリ
が、全入線で共有される一つの大きなバッファメモリと
ほぼ同等の性能を備えるように、セル保留残留が最も少
ないバッファメモリを選んでセルを書き込む方法をと
り、セル到着の変動に対しセル廃棄率を更に低くするよ
うにしてもよい。

【００５７】実施例８．また、構造上ヘッダ部とデータ
部を分離してそれぞれ異なる速度の回路を用いて伝送
し、ヘッダ部とデータ部を並列して配置された複数の信
号線にそれぞれ割り当てるようにしてもよい。

【００５８】実施例９．さらに、上記実施例では、入線
のリンク速度を同一としたが、バッファメモリからの読
み出し速度を、入線リンク速度より速くすればトラヒッ
ク集束が可能であり、逆に入線のリンク速度を出線の速
度より速くすることも可能である。また、セル交換装置
をリンク接続した時、段間の速度を入線の速度よりも、
より高速にすることにより、セル交換装置段間での廃棄
率を更に低いものにすることが出来る。

【００５９】実施例１０．また、上記実施例ではセル交
換装置の出線に対応してそれぞれ一つのアドレス待ち行
列を設けたが、それぞれの出線に優先度別に複数のアド
レス待ち行列を割り当て、セルのヘッダ部に宛先出線以
外に付加された優先度を示す符号に基づいて優先度の高
いセルを先にバッファメモリから読み出すことも可能で
ある。

【００６０】実施例１１．さらに、動作速度の制約が要
る場合等には、このセル交換装置の前段および後段に、
直列／並列変換回路、並列／直列変換回路をつけて、並
列信号として処理してもよい。

【００６１】

【発明の効果】以上のように請求項１記載の発明によれ
ば、制御部がヘッダ処理回路で検出された宛先情報から
同一出線にそのセルを複数個出力することを検出し、メ
モリ部に保持されたセルを同一出線に複数個出力するよ
うにスイッチ部を制御するので、同一出線に複数の同報
セルを出力することの可能なセル交換装置が得られる効
果がある。

【００６２】以上のように請求項２記載の発明によれ
ば、第１の変換部（入力側ＶＰＩ／ＶＣＩ変換部）が同
報セルか通常セルかを判定して、同報セルならセルのＶ
ＰＩ／ＶＣＩ領域を同報コードに変換し、第２の変換部
（出力側ＶＰＩ／ＶＣＩ変換部）が、同報コードをもつ
セルを選択し、同報コードを出力用のＶＰＩ／ＶＣＩに
変換するとともに、同報コードに応じた個数のセルを同
一出線に出力するので、同一出線に複数の同報セルを出
力することの可能なセル交換システムが得られる効果が
ある。

【図面の簡単な説明】

【図１】請求項１の発明の一実施例によるセル交換装置
のセルの構成と同報コードを示す図。

【図２】請求項１の発明のセル書き込みの一例図。

【図３】請求項１の発明のセル書き込みの一例図。

【図４】請求項１の発明のセル読みだしの一例図。

【図５】請求項１の発明のセル読みだしの一例図。

【図６】請求項１の発明のセル読みだしの一例図。

【図７】請求項１の発明のセル読みだしの一例図。

【図８】請求項１の発明のセル書き込みの他の一例図。

【図９】請求項１の発明のセル書き込みの他の一例図。

【図１０】請求項１の発明のセル読みだしの他の一例
図。

【図１１】請求項１の発明のセル読みだしの他の一例
図。

【図１２】請求項２の発明の一実施例によるセル交換シ
ステムを示すブロック図。

【図１３】請求項２の発明の変換部の変換テーブルの一
例を示す図。

【図１４】請求項１及び従来のセル交換装置を示すブロ
ック図。

【図１５】従来のセル書き込みの一例図。

【図１６】従来のセル書き込みの一例図。

【図１７】従来のセル読みだしの一例図。

【図１８】従来のセル読みだしの一例図。

【符号の説明】

１ 入線 ２ 出線 ３ バッファメモリ ６ 出線選択回路 １０ ヘッダ処理回路 １１ バッファメモリ １２ 記憶制御回路 １３ 入線空間スイッチ １４ 出線空間スイッチ １５ バッファ制御回路 １６ 書き込みバッファ選択回路 １７ アドレス交換回路 １８ アドレス待ち行列 １９ 読み出しバッファ選択回路 ２１ 入線速度調整バッファ ２２ 出線速度調整バッファ ２３ バッファ ２４ 同報セルカウンタ ３０ セル ３１ ヘッダ ３２ データ ３３ スイッチヘッダ ３４ 同報フラグ ３５ 同報コード ３６ 通常セル ３７ 同報セル ３８ 同報宛先 ４０ セル交換装置 ４１，４２ ＶＰＩ交換部 ５０，５１ ＶＰＩ／ＶＣＩ交換テーブル

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁵ 識別記号 庁内整理番号 ＦＩ 技術表示箇所 9076−5Ｋ Ｈ０４Ｑ 11/04 Ｓ (72)発明者 大島 一能 鎌倉市大船五丁目１番１号 三菱電機株式 会社通信システム研究所内

Claims (2)

【特許請求の範囲】
1. 【請求項１】 以下の要素を有するセル交換装置 （ａ） データ部とそのデータ部の宛先情報を含むヘッ
   ダを有するセルを入力する複数の入線、 （ｂ） 上記セルがその宛先情報に従って出力される複
   数の出線、 （ｃ） 各入線対応に設けられ入力されたセルのヘッダ
   より宛先情報を検出するヘッダ処理回路、 （ｄ） 入線より入力されたセルを保持するメモリ部、 （ｅ） 上記入線及び出線とメモリ部の間にあって、入
   線とメモリ部及び、出線とメモリ部を選択的に接続する
   スイッチ部、 （ｆ） 上記ヘッダ処理回路で検出された宛先情報から
   同一出線にそのセルを複数個出力することを検出し、上
   記メモリ部に保持されたセルを同一出線に複数個出力す
   るようにスイッチ部を制御する制御部。
2. 【請求項２】 以下の要素を有するセル変換システム （ａ） データ部とそのデータ部の宛先情報を含むヘッ
   ダより構成されるセルを入力する複数の入線、 （ｂ） 上記セルがその宛先情報に従って出力される複
   数の出線、 （ｃ） 上記入線から入力されるセルをその宛先情報に
   基づいて所定の出線に出力するセル交換装置、 （ｄ） 上記入線に設けられ、セルの宛先情報を変換す
   る第１の変換部、 （ｅ） 上記出線に設けられ、第１の変換部で変換され
   た宛先情報に基づいて選択的にセルの宛先情報を変換す
   るとともに、セルの出力個数を制御する第２の変換部。