JPH06284453A - Ａｔｍセルスイッチ - Google Patents
ＡｔｍセルスイッチInfo
- Publication number
- JPH06284453A JPH06284453A JP6866893A JP6866893A JPH06284453A JP H06284453 A JPH06284453 A JP H06284453A JP 6866893 A JP6866893 A JP 6866893A JP 6866893 A JP6866893 A JP 6866893A JP H06284453 A JPH06284453 A JP H06284453A
- Authority
- JP
- Japan
- Prior art keywords
- buffer
- buffers
- cell
- cells
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Abstract
(57)【要約】
【目的】 ＡＴＭ通信の交換装置において、ハードウェ
ア規模を抑えてセル損失を低減させる。 【構成】 廃棄されるセルを一時退避させる共通バッフ
ァを設ける。出力バッファに空きが発生次第に共通バッ
ファのセルをその出力バッファに読出す。 【効果】 バッファの利用効率が向上する。
ア規模を抑えてセル損失を低減させる。 【構成】 廃棄されるセルを一時退避させる共通バッフ
ァを設ける。出力バッファに空きが発生次第に共通バッ
ファのセルをその出力バッファに読出す。 【効果】 バッファの利用効率が向上する。
Description
【０００１】
【産業上の利用分野】本発明は、デジタル通信交換装置
に利用する。特に、ＡＴＭ（非同期転送モード）交換装
置の小型化技術に関する。
に利用する。特に、ＡＴＭ（非同期転送モード）交換装
置の小型化技術に関する。
【０００２】
【従来の技術】従来のＡＴＭセルスイッチを図４を参照
して説明する。図４は従来例装置のブロック構成図であ
る。入力バッファ１１1 〜１１m は、入力ポートＩ1 〜
Ｉm から入力されるセルを一時蓄積する。多重バス１２
は、入力ポートＩ1 〜Ｉm から出力されたセルを宛先毎
に出力バッファ１３1 〜１３n に転送する。出力バッフ
ァ１３1 〜１３n は、出力ポートＰ1 〜Ｐn から出力さ
れるセルを一時蓄積する。これらの動作は制御部１５に
より制御されている。
して説明する。図４は従来例装置のブロック構成図であ
る。入力バッファ１１1 〜１１m は、入力ポートＩ1 〜
Ｉm から入力されるセルを一時蓄積する。多重バス１２
は、入力ポートＩ1 〜Ｉm から出力されたセルを宛先毎
に出力バッファ１３1 〜１３n に転送する。出力バッフ
ァ１３1 〜１３n は、出力ポートＰ1 〜Ｐn から出力さ
れるセルを一時蓄積する。これらの動作は制御部１５に
より制御されている。
【０００３】入力バッファ１１1 〜１１m にセルが入力
されるとそのヘッダ情報からセルの宛先情報が抽出され
て信号線１６1 〜１６m を介して制御部１５に伝達され
る。制御部１５は、入力バッファ１１1 〜１１m に蓄積
されたセルの宛先を認識し、信号線１７1 〜１７m を介
して読出信号を入力バッファ１１1 〜１１m に伝達す
る。この読出信号が伝達された入力バッファ１１1 〜１
１m は、この読出信号にしたがって順次セルを読出す。
読出されたセルの宛先に対応する出力バッファ１３1 〜
１３n は、信号線１８1 〜１８n を介して制御部１５か
ら伝達された書込信号により多重バス１２から転送され
たセルを書込む。複数の入力ポートＩ1 〜Ｉm から一つ
の出力ポートＰ1 、Ｐ2 、…、Ｐn にセルの転送が集中
するときや出力ポートＰ1 〜Ｐn の出力先のＡＴＭ通信
回線が停止状態のときなどは、出力バッファ１３1 〜１
３n にセルを蓄積させて出力を待つ。
されるとそのヘッダ情報からセルの宛先情報が抽出され
て信号線１６1 〜１６m を介して制御部１５に伝達され
る。制御部１５は、入力バッファ１１1 〜１１m に蓄積
されたセルの宛先を認識し、信号線１７1 〜１７m を介
して読出信号を入力バッファ１１1 〜１１m に伝達す
る。この読出信号が伝達された入力バッファ１１1 〜１
１m は、この読出信号にしたがって順次セルを読出す。
読出されたセルの宛先に対応する出力バッファ１３1 〜
１３n は、信号線１８1 〜１８n を介して制御部１５か
ら伝達された書込信号により多重バス１２から転送され
たセルを書込む。複数の入力ポートＩ1 〜Ｉm から一つ
の出力ポートＰ1 、Ｐ2 、…、Ｐn にセルの転送が集中
するときや出力ポートＰ1 〜Ｐn の出力先のＡＴＭ通信
回線が停止状態のときなどは、出力バッファ１３1 〜１
３n にセルを蓄積させて出力を待つ。
【０００４】ただし、セル蓄積容量が満たされた出力バ
ッファ１３1 〜１３n は、その状態を信号線１９1 〜１
９n を介して制御部１５に通知する。これを受けて制御
部１５では、セル蓄積容量を満たされた出力バッファ１
３1 〜１３n に対し、さらにセルの読出しがあったとき
は入力バッファ１１1 〜１１m からセルを読出しても出
力バッファ１３1 〜１３n に書込むことをやめてそのセ
ルを廃棄する。この明細書では、このように出力バッフ
ァ１３1 〜１３n のセル蓄積容量に空きがないにも係わ
らず入力バッファ１１1 〜１１m から読出されるセルを
余剰セルという。
ッファ１３1 〜１３n は、その状態を信号線１９1 〜１
９n を介して制御部１５に通知する。これを受けて制御
部１５では、セル蓄積容量を満たされた出力バッファ１
３1 〜１３n に対し、さらにセルの読出しがあったとき
は入力バッファ１１1 〜１１m からセルを読出しても出
力バッファ１３1 〜１３n に書込むことをやめてそのセ
ルを廃棄する。この明細書では、このように出力バッフ
ァ１３1 〜１３n のセル蓄積容量に空きがないにも係わ
らず入力バッファ１１1 〜１１m から読出されるセルを
余剰セルという。
【０００５】
【発明が解決しようとする課題】このような従来例装置
においてセル廃棄を防ぐためには、出力ポートに対応し
た出力バッファの容量を大きくする他に対策はない。
においてセル廃棄を防ぐためには、出力ポートに対応し
た出力バッファの容量を大きくする他に対策はない。
【０００６】しかし、長い期間に対して一時的に蓄積セ
ル数が特定の出力ポートに集中する場合でもそのセル数
に見合ったバッファ容量を常に準備する必要があり、ハ
ードウェア構成が大きくなってしまう。また、バッファ
の利用効率も悪い。
ル数が特定の出力ポートに集中する場合でもそのセル数
に見合ったバッファ容量を常に準備する必要があり、ハ
ードウェア構成が大きくなってしまう。また、バッファ
の利用効率も悪い。
【０００７】本発明は、このような背景に行われたもの
であり、ハードウェア構成を小規模に抑えつつセル損失
の少ないＡＴＭセルスイッチ方式を提供することを目的
とする。
であり、ハードウェア構成を小規模に抑えつつセル損失
の少ないＡＴＭセルスイッチ方式を提供することを目的
とする。
【０００８】
【課題を解決するための手段】本発明は、ＡＴＭ通信回
線のセルが到来する入力ポートと、この入力ポート毎に
それぞれ設けられ入力するセルを一時蓄積する入力バッ
ファと、宛先毎にセルを転送する手段と、出力ポート毎
にそれぞれ設けられＡＴＭ通信回線に出力されるセルを
一時蓄積する出力バッファとを備えたＡＴＭセルスイッ
チである。
線のセルが到来する入力ポートと、この入力ポート毎に
それぞれ設けられ入力するセルを一時蓄積する入力バッ
ファと、宛先毎にセルを転送する手段と、出力ポート毎
にそれぞれ設けられＡＴＭ通信回線に出力されるセルを
一時蓄積する出力バッファとを備えたＡＴＭセルスイッ
チである。
【０００９】ここで、本発明の特徴とするところは、セ
ル蓄積容量が満たされた出力バッファに対してさらに前
記入力バッファから送出される余剰セルを一時退避させ
る共通バッファを備えたところにある。
ル蓄積容量が満たされた出力バッファに対してさらに前
記入力バッファから送出される余剰セルを一時退避させ
る共通バッファを備えたところにある。
【００１０】前記宛先毎にセルを転送する手段は、複数
の入力バッファおよび複数の出力バッファが共通に接続
された多重バスであることが望ましい。
の入力バッファおよび複数の出力バッファが共通に接続
された多重バスであることが望ましい。
【００１１】前記共通バッファは到来順に書込み、制御
にしたがって到来順にかかわらず読出されるメモリ手段
であることが望ましい。
にしたがって到来順にかかわらず読出されるメモリ手段
であることが望ましい。
【００１２】前記共通バッファに一時蓄積された前記余
剰セルのヘッダ情報によりこの余剰セルの管理を行う手
段を備えることが望ましい。
剰セルのヘッダ情報によりこの余剰セルの管理を行う手
段を備えることが望ましい。
【００１３】
【作用】セル蓄積容量が満たされた出力バッファに対し
て入力バッファから送出された余剰セルを共通バッファ
に一時蓄積する。この出力バッファに空きが発生したと
きは、共通バッファに蓄積されたこの出力バッファ宛の
セルを優先的に共通バッファから読出して出力バッファ
に転送する。すなわち、行き先のないセルを一時退避さ
せることによりセル損失を低減させている。共通バッフ
ァのメモリは、書込みはセルの到着順にしたがって行わ
れるが、読出されるときは書込順序によらずランダムに
読出される。
て入力バッファから送出された余剰セルを共通バッファ
に一時蓄積する。この出力バッファに空きが発生したと
きは、共通バッファに蓄積されたこの出力バッファ宛の
セルを優先的に共通バッファから読出して出力バッファ
に転送する。すなわち、行き先のないセルを一時退避さ
せることによりセル損失を低減させている。共通バッフ
ァのメモリは、書込みはセルの到着順にしたがって行わ
れるが、読出されるときは書込順序によらずランダムに
読出される。
【００１４】これにより、冗長なバッファ容量を必要と
せず、ハードウェア構成を小規模に抑えてかつセル損失
の少ないＡＴＭセルスイッチが実現できる。
せず、ハードウェア構成を小規模に抑えてかつセル損失
の少ないＡＴＭセルスイッチが実現できる。
【００１５】
【実施例】本発明実施例の構成を図１を参照して説明す
る。図１は本発明実施例装置のブロック構成図である。
る。図１は本発明実施例装置のブロック構成図である。
【００１６】本発明は、ＡＴＭ通信回線のセルが到来す
る入力ポートＩ1 〜Ｉm と、この入力ポートＩ1 〜Ｉm
毎にそれぞれ設けられ入力されたセルを一時蓄積する入
力バッファ１１1 〜１１m と、宛先毎にセルを転送する
多重バス１２と、出力ポートＰ1 〜Ｐn 毎にそれぞれ設
けられＡＴＭ通信回線に出力されるセルを一時蓄積する
出力バッファ１３1 〜１３n とを備えたＡＴＭセルスイ
ッチである。
る入力ポートＩ1 〜Ｉm と、この入力ポートＩ1 〜Ｉm
毎にそれぞれ設けられ入力されたセルを一時蓄積する入
力バッファ１１1 〜１１m と、宛先毎にセルを転送する
多重バス１２と、出力ポートＰ1 〜Ｐn 毎にそれぞれ設
けられＡＴＭ通信回線に出力されるセルを一時蓄積する
出力バッファ１３1 〜１３n とを備えたＡＴＭセルスイ
ッチである。
【００１７】ここで、本発明の特徴とするところは、セ
ル蓄積容量が満たされた出力バッファ１３1 〜１３n に
対してさらに入力バッファ１１1 〜１１m から送出され
る余剰セルを一時退避させる共通バッファ１４を備えた
ところにある。
ル蓄積容量が満たされた出力バッファ１３1 〜１３n に
対してさらに入力バッファ１１1 〜１１m から送出され
る余剰セルを一時退避させる共通バッファ１４を備えた
ところにある。
【００１８】次に、図２を参照して共通バッファ１４の
構成を説明する。図２は共通バッファ１４のブロック構
成図である。共通バッファ１４のメモリ４は、書込みは
セルの到着順にしたがって行われるが、読出されるとき
は書込順序によらずランダムに読出される構成である。
信号線１７m+1 を介して制御部１５から読出信号が伝達
される。また、信号線１８m+1 を介して制御部１５から
書込信号が伝達される。
構成を説明する。図２は共通バッファ１４のブロック構
成図である。共通バッファ１４のメモリ４は、書込みは
セルの到着順にしたがって行われるが、読出されるとき
は書込順序によらずランダムに読出される構成である。
信号線１７m+1 を介して制御部１５から読出信号が伝達
される。また、信号線１８m+1 を介して制御部１５から
書込信号が伝達される。
【００１９】次に、図３を参照して本発明実施例装置の
動作を説明する。図３は制御部１５の動作を示すフロー
チャートである。特定の出力バッファ１３1 、１３2 、
…、１３n のセル蓄積容量が満たされると、制御部１５
はその出力バッファ１３1 、１３2 、…、１３n に対し
てさらに送出される余剰セルを共通バッファ１４に転送
し、ヘッダのリストを作成する（Ｓ１）。共通バッファ
１４は信号線１８m+1を介して伝達される書込信号によ
りこのセルをメモリ４に書込む。
動作を説明する。図３は制御部１５の動作を示すフロー
チャートである。特定の出力バッファ１３1 、１３2 、
…、１３n のセル蓄積容量が満たされると、制御部１５
はその出力バッファ１３1 、１３2 、…、１３n に対し
てさらに送出される余剰セルを共通バッファ１４に転送
し、ヘッダのリストを作成する（Ｓ１）。共通バッファ
１４は信号線１８m+1を介して伝達される書込信号によ
りこのセルをメモリ４に書込む。
【００２０】制御部１５は、共通バッファ１４に格納し
た余剰セルに関し、どの入力ポートＩ1 〜Ｉm からどの
順序で書込まれたかを管理し、特定の入力ポートＩ1 〜
Ｉmと特定の出力ポートＰ1 〜Ｐn とに関するセルの順
番を変えないように共通バッファ１４から出力バッファ
１３1 〜１３n へのセル転送を行う。この転送制御は、
信号線１７m+1 を介して制御部１５から伝達される読出
信号により行われる。
た余剰セルに関し、どの入力ポートＩ1 〜Ｉm からどの
順序で書込まれたかを管理し、特定の入力ポートＩ1 〜
Ｉmと特定の出力ポートＰ1 〜Ｐn とに関するセルの順
番を変えないように共通バッファ１４から出力バッファ
１３1 〜１３n へのセル転送を行う。この転送制御は、
信号線１７m+1 を介して制御部１５から伝達される読出
信号により行われる。
【００２１】制御部１５は、出力バッファ１３1 〜１３
n の空きの発生状態を監視する（Ｓ２）。出力バッファ
１３1 〜１３n に空き容量が発生したときには、その出
力バッファ１３1 〜１３n 宛の余剰セルが共通バッファ
１４に蓄積されているか否かをリストから検索し（Ｓ
３）、蓄積されていればその余剰セルをその書込順序に
関係なく優先的に読出す（Ｓ４）。読出した余剰セルの
ヘッダ情報をヘッダのリストから削除してヘッダのリス
トを作り直す（Ｓ５）。
n の空きの発生状態を監視する（Ｓ２）。出力バッファ
１３1 〜１３n に空き容量が発生したときには、その出
力バッファ１３1 〜１３n 宛の余剰セルが共通バッファ
１４に蓄積されているか否かをリストから検索し（Ｓ
３）、蓄積されていればその余剰セルをその書込順序に
関係なく優先的に読出す（Ｓ４）。読出した余剰セルの
ヘッダ情報をヘッダのリストから削除してヘッダのリス
トを作り直す（Ｓ５）。
【００２２】共通バッファ１４の書込読出制御回路２
は、入力バッファ１１1 〜１１m の読出信号および出力
バッファ１３1 〜１３n の書込信号を制御部１５から信
号線１７m+1 および１８m+1 を介して入力する。信号線
１８m+1 より入力される書込信号により入力バッファ１
１1 〜１１m から読出された余剰セルを共通バッファ１
４に書込む。信号線１７m+1 より入力される読出信号に
より空き容量が発生した出力バッファ１３1 〜１３n に
対して余剰セルを読出す。読出しは、書込順序にかかわ
りなくランダムに行われる。
は、入力バッファ１１1 〜１１m の読出信号および出力
バッファ１３1 〜１３n の書込信号を制御部１５から信
号線１７m+1 および１８m+1 を介して入力する。信号線
１８m+1 より入力される書込信号により入力バッファ１
１1 〜１１m から読出された余剰セルを共通バッファ１
４に書込む。信号線１７m+1 より入力される読出信号に
より空き容量が発生した出力バッファ１３1 〜１３n に
対して余剰セルを読出す。読出しは、書込順序にかかわ
りなくランダムに行われる。
【００２３】
【発明の効果】以上説明したように、本発明によればハ
ードウェア構成を小規模に抑えてセル損失の少ないＡＴ
Ｍセルスイッチが実現できる。バッファの利用効率が向
上する。
ードウェア構成を小規模に抑えてセル損失の少ないＡＴ
Ｍセルスイッチが実現できる。バッファの利用効率が向
上する。
【図１】本発明実施例装置のブロック構成図。
【図２】共通バッファのブロック構成図。
【図３】制御部の動作を示すフローチャート。
【図４】従来例装置のブロック構成図。
２ 書込読出制御回路 ４ メモリ １１1 〜１１m 入力バッファ １２ 多重バス １３1 〜１３n 出力バッファ １４ 共通バッファ １５ 制御部 １６1 〜１６m 、１７1 〜１７m 、１８1 〜１８n 、１
９1 〜１９n 信号線 Ｉ1 〜Ｉm 入力ポート Ｐ1 〜Ｐn 出力ポート
９1 〜１９n 信号線 Ｉ1 〜Ｉm 入力ポート Ｐ1 〜Ｐn 出力ポート
Claims (4)
- 【請求項１】 ＡＴＭ通信回線のセルが到来する入力ポ
ートと、この入力ポート毎にそれぞれ設けられ入力する
セルを一時蓄積する入力バッファと、宛先毎にセルを転
送する手段と、出力ポート毎にそれぞれ設けられＡＴＭ
通信回線に出力されるセルを一時蓄積する出力バッファ
とを備えたＡＴＭセルスイッチにおいて、 セル蓄積容量が満たされた出力バッファに対してさらに
前記入力バッファから送出される余剰セルを一時退避さ
せる共通バッファを備えたことを特徴とするＡＴＭセル
スイッチ。 - 【請求項２】 前記宛先毎にセルを転送する手段は、複
数の入力バッファおよび複数の出力バッファが共通に接
続された多重バスである請求項１記載のＡＴＭセルスイ
ッチ。 - 【請求項３】 前記共通バッファは到来順に書込み、制
御にしたがって到来順にかかわらず読出されるメモリ手
段である請求項１記載のＡＴＭセルスイッチ。 - 【請求項４】 前記共通バッファに一時蓄積された前記
余剰セルのヘッダ情報によりこの余剰セルの管理を行う
手段を備えた請求項１記載のＡＴＭセルスイッチ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6866893A JPH06284453A (ja) | 1993-03-26 | 1993-03-26 | Ａｔｍセルスイッチ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6866893A JPH06284453A (ja) | 1993-03-26 | 1993-03-26 | Ａｔｍセルスイッチ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06284453A true JPH06284453A (ja) | 1994-10-07 |
Family
ID=13380327
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6866893A Pending JPH06284453A (ja) | 1993-03-26 | 1993-03-26 | Ａｔｍセルスイッチ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06284453A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5546364A (en) * | 1988-07-20 | 1996-08-13 | Sharp Kabushiki Kaisha | Magneto-optical memory apparatus utilizing edges or recording mark to manage data |
| US6567407B1 (en) | 1998-02-20 | 2003-05-20 | Nec Electronics Corporation | ATM switch circuit capable of increasing use efficiency of address memory, and ATM switch circuit controlling method |
| US7027457B1 (en) * | 1999-12-03 | 2006-04-11 | Agere Systems Inc. | Method and apparatus for providing differentiated Quality-of-Service guarantees in scalable packet switches |
| WO2019026613A1 (ja) * | 2017-08-03 | 2019-02-07 | 日立オートモティブシステムズ株式会社 | 制御装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63102527A (ja) * | 1986-10-20 | 1988-05-07 | Fujitsu Ltd | パケツト交換機 |
| JPS6473943A (en) * | 1987-09-16 | 1989-03-20 | Nec Corp | Decentralized type packet switching equipment |
| JPH03117137A (ja) * | 1989-09-29 | 1991-05-17 | Nec Corp | Ａｔｍセル転送方式 |
-
1993
- 1993-03-26 JP JP6866893A patent/JPH06284453A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63102527A (ja) * | 1986-10-20 | 1988-05-07 | Fujitsu Ltd | パケツト交換機 |
| JPS6473943A (en) * | 1987-09-16 | 1989-03-20 | Nec Corp | Decentralized type packet switching equipment |
| JPH03117137A (ja) * | 1989-09-29 | 1991-05-17 | Nec Corp | Ａｔｍセル転送方式 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5546364A (en) * | 1988-07-20 | 1996-08-13 | Sharp Kabushiki Kaisha | Magneto-optical memory apparatus utilizing edges or recording mark to manage data |
| US6567407B1 (en) | 1998-02-20 | 2003-05-20 | Nec Electronics Corporation | ATM switch circuit capable of increasing use efficiency of address memory, and ATM switch circuit controlling method |
| US7027457B1 (en) * | 1999-12-03 | 2006-04-11 | Agere Systems Inc. | Method and apparatus for providing differentiated Quality-of-Service guarantees in scalable packet switches |
| WO2019026613A1 (ja) * | 2017-08-03 | 2019-02-07 | 日立オートモティブシステムズ株式会社 | 制御装置 |
| JPWO2019026613A1 (ja) * | 2017-08-03 | 2020-04-02 | 日立オートモティブシステムズ株式会社 | 制御装置 |
| CN110999225A (zh) * | 2017-08-03 | 2020-04-10 | 日立汽车系统株式会社 | 控制装置 |
| CN110999225B (zh) * | 2017-08-03 | 2021-10-22 | 日立安斯泰莫株式会社 | 控制装置 |
| US11159456B2 (en) | 2017-08-03 | 2021-10-26 | Hitachi Automotive Systems, Ltd. | Control apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6788671B2 (en) | Method and apparatus for managing the flow of data within a switching device | |
| EP0378195B1 (en) | Buffer device suitable for asynchronous transfer mode communication | |
| US5825767A (en) | ATM switch with input and output ports | |
| US6850485B2 (en) | Packet handler | |
| JPH03149936A (ja) | 通信切替素子 | |
| US8661223B1 (en) | Buffer management architecture | |
| JP2628701B2 (ja) | 優先順位付き情報パケット用交換装置 | |
| JPS5897944A (ja) | 複数マイクロプロセツサ間デ−タ転送方式 | |
| EP0503560B1 (en) | Switch coupled between input and output ports in communication system | |
| US6314489B1 (en) | Methods and systems for storing cell data using a bank of cell buffers | |
| JP3103298B2 (ja) | Ａｔｍスイッチのアドレス生成回路 | |
| US20060165055A1 (en) | Method and apparatus for managing the flow of data within a switching device | |
| JP2790112B2 (ja) | 遅延優先制御バッファの無瞬断切替装置及び切替方法 | |
| US6023469A (en) | Idle address controller for shared buffer type ATM switch | |
| KR100254588B1 (ko) | 메모리를 이용한 셀 버퍼 장치 | |
| JPH1032581A (ja) | Ａｔｍセルスイッチ | |
| JPH02179141A (ja) | スイッチ制御方式 | |
| US6831920B1 (en) | Memory vacancy management apparatus and line interface unit | |
| JPH0426249A (ja) | 共通セルバッファ型スイッチ | |
| JPS5816824B2 (ja) | 蓄積交換方式 | |
| JPH02137041A (ja) | アドレス制御方式 | |
| JPH02292929A (ja) | データメモリのアドレス制御方式 | |
| JPH06237481A (ja) | 入力バッファ形スイッチ装置 | |
| JPH073977B2 (ja) | パケツト交換方式 | |
| JPH07111505A (ja) | 非同期転送モード交換機 |