JPH0520785B2 - - Google Patents

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は多数のプロセツサを結合してなる並
列処理システムのプロセツサ間データ転送装置に
関わり、特に各プロセツサに対応させて設けられ
た各スロツトにデータを循環させてデータ転送を
行うプロセツサ間データ転送装置に関する。

（従来の技術） 多数のプロセツサから構成される並列処理シス
テムは、基本的には第８図に示すように、プロセ
ツサ１ａ，１ｂ，１ｃ，…，１ｎを結合手段２で
結合して構成される。各プロセツサ１ａ〜１ｎ
は、結合手段２を介して相互にデータ転送を行
う。

ところで、結合手段２は共通バスが共有メモリ
等を始めとして種々の手段で実現されるが、その
中の一つして第９図に示すように環状に結合され
たデータ転送路３にデータパケツトを高速に循環
させる方式が知られている。即ち、この方式は、
各プロセツサ１ａ〜１ｎ毎に、転送するデータパ
ケツトを格納するスロツトSa，Sb，Sc，…，Sn
を用意し、各プロセツサ１ａ〜１ｎは送信すべき
データを対応するスロツトSa〜Snに格納する。
そして、このスロツトSa〜Snを各プロセツサ１
ａ〜１ｎに対応させて設けられたスロツト制御装
置５ａ〜５ｎによつて高速に循環させる。

この方式では、各スロツトSa〜Snに格納され
るデータパケツトは、通常、第１０図に示すよう
な構成になつている。DATA部２１には転送す
るデータが記述され、PN部２２には転送先のプ
ロセツサ番号が記述され、Ａ部２３には転送先の
プロセツサからの応答信号が記述され、Ｖ部２４
にはDATA部２１にデータが格納されているこ
とを示す情報が記述される。データ転送を行うプ
ロセツサは、転送するデータを、そのプロセツサ
に対応するスロツトのDATA部２１に書込み、
PN部２２に転送先のプロセツサ番号を書き、Ｖ
部２４に１をセツトする。このスロツトは循環に
よつてやがて転送先のプロセツサに到達する。受
け手のプロセツサはPN部２２が自分のプロセツ
サ番号と一致する時には、そのスロツトのデータ
を受取り、応答信号としてＡ部２３を１にセツト
する。このスロツトは循環によつてさらに送り手
のプロセツサに戻る。送り手のプロセツサは、ス
ロツトのＡ部２３が１であること、つまり相手の
プロセツサがデータを受取つたことを確認する。

以上のようにして、このスロツトの情報を用い
てデータ転送を行う。このスロツト循環方式を実
現するには、第１１図に示すようなスロツト制御
装置（以下これを「SE」と呼ぶ）をLSIを用いて
構成し、これを環状に結合することがなされる。
このSEは他のSEからの情報をLSI外部から受取
り、LSI内部に取込む入力バツフア３１と、その
入力を保持する入力レジスタ３２と、入力レジス
タ３２の内容をその時のスロツトの情報として用
い、先に述べた処理を行うスロツト処理部３３
と、スロツト処理部３３が処理した結果をLSI外
部に出力する出力バツフア３４とから構成され
る。

この結合方式では、プロセツサ数をｎ、プロセ
ツサがデータを送出するときの時間間隔をｐとす
ると、スロツトがプロセツサ間を移動する時間ｓ
は、 ｓ≦ｐ／ｎ を満たす必要がある。従つて結合手段に接続され
るプロセツサが増える程、また要求されるプロセ
ツサ間のデータの転送速度が速くなる程（時間間
隔ｐが短くなる程）スロツトを高速に循環させる
必要が出てくる。例えば、10台のプロセツサで各
プロセツサが200ns毎に１データを転送する場合、
各スロツトを200／10＝20ns毎にプロセツサ間で
循環させれば良いが、もしプロセツサ数が40台に
なつた場合、或は50ns毎に１データを転送する必
要がある場合には、5ns毎にプロセツサを循環さ
せなければならない。

よつて、このような場合には、高速素子LSIを
用いる必要がある。しかし、この高速素子もパツ
ケージの内部では高速であるが、パツケージの外
部へ出る信号は入出力バツフアを通るため、それ
ほど高速化させることはできない。また、この数
ns程度の速度になると、スロツト制御装置間の配
線長による伝搬遅延も無視できなくなる。例え
ば、入出力バツフアの速度を1ns、スロツト制御
要素の配線長が30cm（この場合、略2nsの遅延と
なる）と仮定した場合、第１２図に示すように、
入出力バツフアと配線による遅延が4nsとなり、
5ns毎にプロセツサを循環させるには残り1nsで先
に述べたような転送の制御処理をしなければなら
ず、実質的に不可能に近い。また、たとえ超高速
な処理を可能にする素子ができたとしても、第１
２図に示すように、処理には1nsしか時間が使わ
れず、非常に処理効率の悪いものとなつている。
以上のことから、従来のスロツトを循環させる方
法では高速素子LSIを用いても入出力バツフアや
配線遅延のため、その循環速度を上げることがで
きず、プロセツサ台数やデータ転送速度に制限が
あつた。また、超高速素子LSIを用いても、スロ
ツト間の全転送処理時間に対するスロツト処理時
間の比率が極めて低く効率が悪いという問題があ
つた。

（発明が解決しようとする問題点） 上述のように、従来のスロツトを循環させる方
法によるプロセツサ間データ転送装置では、入出
力バツフアやプロセツサ間の配線等の遅延の影響
で循環速度を上げることができず、プロセツサ台
数やデータ転送速度を増すことができなかつた。
また、超高速素子LSIを用いてこれを実現しても
その処理効率は非常に悪いものになつていた。

本発明は、以上の問題点に鑑みなされたもの
で、その目的とするところは、スロツトの循環速
度を上げ、プロセツサ台数やデータ転送速度を増
すことを可能にさせるプロセツサ間データ転送装
置を提供することにある。また、他の目的は、超
高速な素子を用いた場合でも、その高速性を十分
にいかせる処理効率の良いデータ転送装置を提供
することにある。

［発明の構成］ （問題点を解決するための手段） 本本発明は、複数のプロセツサのそれぞれに対
応して設けられたスロツト制御装置をデータ転送
路を介して環状に接続し、転送データを格納する
スロツトを前記スロツト制御装置間で循環させる
ことにより、前記各プロセツサ間での相互データ
転送を行うプロセツサ間データ転送装置におい
て、前記各スロツト制御装置が、連続する２つの
スロツトをそれぞれ格納する２段構成のレジスタ
を備え、かつ１つのモジユールで構成されてなる
ことを特徴としている。

（作用） 本発明によれば、各プロセツサに対して２段構
成のレジスタを用意して各プロセツサに２つのス
ロツトを対応させている。これにより、各プロセ
ツサはスロツトが１周する間に２つのスロツトに
２つのデータを出力できる。よつて、プロセツサ
のデータ転送速度を同じにした場合、スロツトの
循環速度、即ちスロツトが１周する時間は従来の
１／２で良くなる。また２スロツト分の処理を１つ
のスロツト制御装置で実現することから入出力バ
ツフアやスロツト制御装置間の配線長による遅延
の影響を１回で済ませることができるので、スロ
ツトの平均的な転送速度を上げることができる。
以上のことから、スロツト制御装置内でスロツト
を処理する時間は従来に比べて長くとることがで
き、効率が向上する。

（実施例） 以下、本発明の実施例を図面に基づいて説明す
る。

第１図に本実施例に係るデータ転送方式を採用
した並列処理システムの構成を示す。複数のプロ
セツサ４１ａ，４１ｂ，…，４１ｎには、それぞ
れSE（スロツト制御部）４２ａ，４２ｂ，…，４
２ｎが接続されており、各SE４２ａ〜４２ｎは
データ転送路４３を介して環状に接続されてい
る。

各SE４２ａ〜４２ｎは、外部からのデータを
内部に取込む受信バツフア５１と、この受信バツ
フア５１を介して内部に取込まれたデータパケツ
トを一時記憶するレジスタ５２と、データパケツ
トが偶数番目のデータか奇数番目のデータかを示
すトグル情報を発生させるトグル発生装置５３
と、前記レジスタ５２に格納された内容、上記ト
グル情報及びプロセツサ４１ａ〜４１ｎからの要
求に基づいてスロツトに対するアクセスやスロツ
トの転送のための処理を行うスロツト処理部５４
と、このスロツト処理部５４で処理されたデータ
を一時格納するレジスタ５５と、このレジスタ５
５に格納されたデータパケツトを外部に出力する
出力バツフア５６とで構成されている。即ち、こ
の実施例では、従来のSEの構成に加え、新たに
トグル発生装置５３と、出力側のレジスタ５５と
が加えられている。トグル発生装置は、例えば
JKフリツプ・フロツプを用いて構成できる。

次に、このように構成された本システムの動作
について説明する。

データ転送路４３を循環するデータパケツトの
流れは、各SE４２ａ〜４２ｎを、入力バツフア
５１→レジスタ５２→スロツト処理部５４→レジ
スタ５５→出力バツフア５６の経路で転送され
る。即ち、各SE４２ａ〜４２ｎには２つのレジ
スタ５２，５５が備えられているので、各SEは
常に２つのスロツトを保持している。そこで、各
プロセツサと各スロツトと対応関係を模式的に示
すと第２図のようになる。各プロセツサ４１ａ〜
４１ｎは、それぞれ２つのスロツトを保持してい
る。SE４２ａにおいて、スロツトＳ１の情報を
保持するのはレジスタ５２であり、スロツトＳ２
の情報を保持するのはレジスタ５５であるが、ス
ロツトとプロセツサとの対応は任意で、例えばプ
ロセツサ４１ａにスロツトＳ１，Ｓ５が対応し、
プロセツサ４１ｂにスロツトＳ２，Ｓ６が対応
し、プロセツサ４１ｃにスロツトＳ３，Ｓ７が対
応し、プロセツサ４１ｎにスロツトＳ４，Ｓ８が
それぞれ対応するという関係でも良い。これらス
ロツトＳ１〜Ｓ８は一定の周期で循環する。

スロツトによつて転送されるデータパケツトの
構造を第３図に示す。DATA部６１には転送す
るデータの内容が格納され、PN部６２には転送
先のプロセツサ番号が格納され、Ｖ部６３には
DATA部６１にデータが格納されていることを
示す情報が格納され、Ａ部６４には転送先のプロ
セツサからの応答信号が格納され、Ｔ部６５には
データの前後関係を表わすトグル情報が格納され
る。

データを転送するプロセツサ、例えば４１ａ
は、DATA部６１に転送するデータを記述し、
PN部６２に転送先のプロセツサ番号を記述し、
Ｖ部６３にデータ転送を示す１を記述し、Ｔ部６
５にトグル情報として奇数番目のデータには
“０”を、偶数番目のデータには“１”をセツト
したデータパケツトを、そのプロセツサ４１ａに
対応するスロツトＳ１又はＳ５に格納する。この
データパケツトは、スロツトの循環につてやがて
転送先のプロセツサに到達する。受け手のプロセ
ツサはデータパケツトのPN部６２が自分のプロ
セツサ番号と一致し、かつ奇数番目のデータを受
取る場合には、Ｔ部６５が“０”、偶数番目のデ
ータを受取る場合にはＴ部６５が“１”のデータ
パケツトを受取り、応答信号としてＡ部６４を１
にセツトする。Ａ部６４が１にセツトされたこの
データパケツトは、さらにスロツトの循環によつ
てさらに送り手のプロセツサに返送される。送り
手のプロセツサは、返送されたデータパケツトの
Ａ部６４が１であること、つまり相手のプロセツ
サがデータを受取つたことを確認し、必要ならば
次のデータを送る。

本方式では、１つのプロセツサに対する２つの
データパケツトがデータ転送路４３上に同時に循
環しているので、受け手はこの２つのデータパケ
ツトを常に正しい順序で受取る必要がある。この
ため、データパケツトにＴ部６５を設け、奇数番
目のデータに“０”、偶数番目のデータに“１”
をセツトし、データの順番が前後することを避け
ている。なお、第３図のようなデータフオーマツ
トでは、送り手の番号が記述されていないので、
プロセツサ側で自己のスロツトの位置を常に監視
しておく必要があるが、例えば第４図に示すよう
にデータパケツトに送り手PN部６６を設け、こ
の部分で送り手プロセツサの番号を明示すればこ
のような監視は必要としない。

次に第１図に基づき本システムの動作をより詳
細に説明する。SE４２ｎからSE４２ａに送られ
てくるデータパケツトは、入力バツフア５１を通
つてレジスタ５２に格納される。このレジスタ５
２にデータが格納されると、スロツト処理部５４
は、次のような処理を行う。

レジスタ５２に格納されたデータパケツトの
PN部６２に、当該SE４２ａに接続されている
プロセツサ４１ａの番号が記述され、かつその
プロセツサ４１ａから転送要求があるときに
は、プロセツサ４１ａから出力されるデータ、
転送先のプロセツサ番号及びトグル発生装置５
３からのトグル情報を、それぞれDATA部６
１、PN部６２及びＴ部６５に記述するととも
に、Ａ部６４を“０”、Ｖ部６３を“１”にし
てレジスタ６５に出力する。また、プロセツサ
４１ａからの転送要求が無いときには、Ｖ部６
３を“１”にしてレジスタ６５に出力する。

プロセツサ４１ａから受取り要求があり、そ
のレジスタ５２に格納されているパケツトデー
タのPN部６２がSE４２ａに接続されているプ
ロセツサの番号で、Ｖ部６３が“１”で、かつ
Ｔ部６５がトグル発生装置５３の発生するトグ
ル情報と一致するときには、レジスタ５２に格
納されたデータを取出し、プロセツサ４１ａに
送るとともに、データパケツトのＡ部６４を
“１”にしてレジスタ５５に出力する。

，以外の場合には、レジスタ５２に格納
されたデータパケツトをそのままレジスタ５５
に転送する。

スロツト処理部５４の上記〜の処理結果
は、レジスタ５５に保持され、出力バツフア５６
を通して次のSE４２ｂに転送される。なお、レ
ジスタ５２は、スロツト処理部５４での処理が終
われば次のスロツトの情報を格納できるので、１
つのSE内には常に２つのスロツト情報が保持さ
れることになる。

ここで、このシステムにおけるプロセツサ台数
やデータ転送速度とスロツトの循環速度の関係を
考える。本システムでは、１つのプロセツサに２
つのスロツトが対応しているので、スロツトが１
周する間に２つのスロツトへデータを乗せること
ができる。よつて、プロセツサ数をｎ、スロツト
があるプロセツサから次のプロセツサまで移動す
る時間をｓとすると、スロツトが１周するには
ｎ・ｓの時間がかかる。この間、２つのスロツト
データを乗せられるので、プロセツサのデータ転
送間隔をｐとすると、ｎ・ｓ／２＝ｐの関係が成
立つ。よつてスロツトの移動時間ｓ＝2p／ｎと
なり、従来の方式ｓ＝ｐ／ｎの２倍になる。この
性質を利用して従来の方式では不可能であつた高
速素子LSIによる循環速度の向上が可能となる。
しかも、この実施例によれば、レジスタ５５とト
グル発生装置５３を単に付加するだけの極めて簡
単な改良によつて上記の効果が得られるという効
果がある。

なお、上記実施例では、各SEは、内部に入つ
て来るスロツト情報を次々と処理しなければなら
ない。このため、第５図に示すように、スロツト
処理部５４を時分割で使うことにより処理を進め
ている。つまり、プロセツサ間をスロツトが移動
する時間を半分に分け、前半でスロツトを処理
し、後半で隣のSEへの転送を行つている。

プロセツサ間でのスロツトの移動時間の内訳は
次のようになる。先に述べたように、本発明で
は、プロセツサ間のスロツトの循環速度が1/2で
良いので、従来例で述べた10台で50ns毎にデータ
を送る場合や40台で200ns毎にデータを送る場合
には、ｓ＝２×50／10＝２×200／40＝10nsでス
ロツトをプロセツサ間で移動させることになる。
よつて、入出力バツフアと配線による遅延とで
4nsのロスがあると仮定しても10−４＝6nsのスロ
ツト処理時間が得られる。しかし、第１図のSE
４２ａ〜４２ｎではスロツト処理部を時分割で使
つているため、10／２＝5nsでスロツト処理部５
４は処理を終わらなければならない。実際には、
この２つの最小値である5nsがスロツト処理部の
時間となる。このときのSE内の時間配分を第５
図に示す。5nsあれば先に述べたスロツト処理部
の処理を高速素子LSIを用いて実現可能であり、
全体に占めるスロツト処理の時間も50％に高める
ことができる。さらに1nsの余裕もあり、配線長
をさらに長くすることもできる。

なお、第１図のSE４２ａ〜４２ｎでは、スロ
ツト処理部５４を時分割で使つているため、上記
のようにスロツト処理の時間として6nsが割当て
られても実際には5nsで処理しなければならない
が、SEを第６図のように構成すればこの点を改
善できる。即ち、この第６図のSEは、第１のSE
に対し、２系統のレジスタ５２ａ，５２ｂとスロ
ツト処理部５４ａ，５４ｂを並列的に設けて構成
されている。

この構成においては、他のSEから送られてく
る第１のスロツトをレジスタ５２ａに格納し、ス
ロツト処理部５４ａで処理を行ない、続いて入力
される第２のスロツトをレジスタ５２ｂに格納
し、スロツト処理部５４ｂで処理を行なう。スロ
ツト処理部５４ａ，５４ｂは、処理した結果をそ
れぞれレジスタ５５に出力する。

このようにすることにより、スロツト処理部５
４ａ，５４ｂでの同時並列的な処理が可能になる
ので、第７図に示すように、本発明で得られる最
大のスロツト処理時間（6ns）で処理を行うこと
ができる。

［発明の効果］ 以上のように、本発明によれば、１つのプロセ
ツサに２つのスロツトを対応させることができる
ので、スロツトの循環速度は従来の1/2まで許容
でき、しかもスロツト制御装置間の配線等の遅延
は２スロツトに１回しか含まないので、スロツト
の転送に必要な時間のうちのロス時間を減少でき
る。このため、高速素子を用いて処理効率の良い
システムが構成でき、より高速なデータ転送やよ
り多くのプロセツサの接続が可能になる。

【図面の簡単な説明】

第１図は本発明の一実施例に係る並列処理シス
テムの構成を示すブロツク図、第２図は同システ
ムのデータ転送の概念を説明するための図、第３
図及び第４図は同システムにおけるデータパケツ
トのフオーマツトをそれぞれ示す図、第５図は同
システムにおけるデータ転送のタイミングを示す
図、第６図は本発明の他の実施例に係る並列処理
システムにおけるスロツト処理装置の構成を示す
ブロツク図、第７図は同システムにおけるデータ
転送のタイミングを示す図、第８図は並列処理シ
ステムの基本構成を示すブロツク図、第９図は従
来のスロツト循環型の並列処理システムの概念を
示す図、第１０図は同システムにおけるデータパ
ケツトのフオーマツトを示す図、第１１図は同シ
ステムにおけるスロツト処理装置の構成を示すブ
ロツク図、第１２図は同システムにおけるデータ
転送タイミングを示す図である。 １ａ〜１ｎ，４１ａ〜４１ｎ…プロセツサ、２
…結合手段、３，４３…データ転送路、５ａ〜５
ｎ，４２ａ〜４２ｎ…スロツト制御装置、３１，
５１…入力バツフア、３２，５２，５２ａ，５２
ｂ，５５，５５ａ，５５ｂ…レジスタ、３３，５
４…スロツト処理部、３４，５６…出力バツフ
ア、５３…トグル発生装置。

Claims (1)

【特許請求の範囲】
1. １ 複数のプロセツサのそれぞれに対応して設け
   られたスロツト制御装置をデータ転送路を介して
   環状に接続し、転送データを格納するスロツトを
   前記スロツト制御装置間で循環させることによ
   り、前記各プロセツサ間での相互データ転送を行
   うプロセツサ間データ転送装置において、前記各
   スロツト制御装置は、外部からのデータを受入れ
   る入力バツフアと、この入力バツフアを介して入
   力されたデータを格納する第１のレジスタと、奇
   数番目のデータ及び偶数番目のデータを区別する
   トグル情報を発生するトグル発生装置と、前記第
   １のレジスタに格納されたデータを、その内容、
   前記プロセツサからの転送若しくは受取り要求及
   び前記トグル情報に基づいて処理するスロツト処
   理部と、このスロツト処理部で処理されたデータ
   を格納する第２のレジスタと、この第２のレジス
   タに格納されたデータを外部に出力する出力バツ
   フアとを具備したことを特徴とするプロセツサ間
   データ転送装置。