JPH01206449A - プロセッサ間データ転送装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は多数のプロセッサを結合してなる並列処理シ
ステムのプロセッサ間データ転送装置に関わり、特に各
プロセッサに対応させて設けられた各スロットにデータ
を循環させてデータ転送を行うプロセッサ間データ転送
装置に関する。

（従来の技術） 多数のプロセッサから構成される並列処理システムは、
基本的には第８図に示すように、プロセッサ１　ａ　ｒ
　　１　ｂ　＋　　１　ｃ　ｒ　・・・＋　　１　ｎを
結合手段２で結合して構成される。各プロセッサ１８〜
１ｎは、結合手段２を介して相互にデータ転送を行う。

ところで、結合手段２は共通バスや共有メモリ等を始め
として種々の手段で実現されるが、その゛ケラトを格納
するスロットＳａ、Ｓｂ、Ｓｃ、　・・・。

Ｓｎを用意し、各プロセッサ１ａ〜１ｎは送信すべきデ
ータを対応するスロットＳａ　−Ｓ　ｎに格納セッサ１
ａ〜１ｎに対応させて設けられたスロ・ソト制御装置５
ａ〜５ｎによって高速に循環させる。

この方式では、各スロ・ソトＳ　ａ　−Ｓ　ｎに格納さ
れるデータパケットは、通常、第１０図に示すような構
成になっている。ＤＡＴＡ部２１には転送するデータが
記述され、ＰＮ部２２には転送先のプロセッサ番号が記
述され、Ａ部２３には転送先のプロセッサからの応答信
号が記述され、Ｖ部２４にはＤＡＴＡ部２１にデータが
格納されていることを示す情報が記述される。データ転
送を行うプロセッサは、転送するデータを、そのプロセ
ッサに対応するスロットのＤＡＴＡ部２１に書込み、Ｐ
Ｎ部２２に転送先のプロセッサ番号を書き、Ｖ部２４に
１をセットする。このスロットは循環によってやがて転
送先のプロセッサに到達する。

手のプロセッサに戻る。送り手のプロセッサは、スロッ
トのＡ部２３が１であること、つまり相手のプロセッサ
がデータを受取ったことを確認する。

以上のようにして、このスロットの情報を用いてデータ
転送を行う。このスロット循環方式を実現するには、第
１１図に示すようなスロット制御装置（以下これを「Ｓ
Ｅ」と呼ぶ）をＬＳＩを用いて構成し、これを環状に結
合することがなされる。このＳＥは他のＳＥからの情報
をＬＳＩ外部から受取り、ＬＳＩ内部に取込む入力バッ
ファ３１と、その入力を保持する入力レジスタ３２と、
入力レジスタ３２の内容をその時のスロットの情報とし
て用い、先に述べた処理を行うスロット処理部３３と、
スロット処理部３３が処理した結果をＬＳＩ外部に出力
する出力バッファ′う４とから構成される。

この結合方式では、プロセッサ数を０１プロセツサがデ
ータを送出するときの時間間隔をｐとすると、スロット
がプロセッサ間を移動する時間Ｓは、 隔ｐが短くなる程）スロットを高速に循環させる必要が
出てくる。例えば、１０台のプロセッサで各プロセッサ
が２００　ｎｓ毎に１データを転送する場合、各スロッ
トを２００／１Ｏ−２０ｎｓ毎にプロセッサ間で循環さ
せれば良いが、もしプロセッサ数が４０台になった場合
、或は５０ｎｓ毎に１データを転送する必要がある場合
には、５ｎｓ毎にプロセッサを循環させなければならな
い。

よって、このような場合には、高速素子ＬＳＩを用いる
必要がある。しかし、この高速素子もパッケージの内部
では高速であるが、パッケージの外部へ出る信号は人出
力バッファを通るため、それほど高速化させることはで
きない。また、この数ｎｓ程度の速度になると、スロッ
ト制御装置間の配線長による伝搬遅延も無視できなくな
る。例えば、人出力バッファの速度をＩ　ｎｓ、スロッ
ト制御人出力バッファと配線による遅延が４ｎｓとなり
、１２図に示すように、処理には１ｎｓＬか時間が使わ
れず、非常に処理効率の悪いものとなっている。

以上のことから、従来のスロットを循環させる方法では
高速素子ＬＳＩを用いても人出力バッファや配線遅延の
ため、その循環速度を上げることができず、プロセッサ
台数やデータ転送速度に制限があった。また、超高速素
子ＬＳＩを用いても、スロット間の全転送処理時間に対
するスロット処理時間の比率が極めて低く効率が悪いと
いう問題があった。

（発明が解決しようとする問題点） 上述のように、従来のスロットを循環させる方法による
プロセッサ間データ転送装置では、人出力バッファやプ
ロセッサ間の配線等の遅延の影響で循環速度を上げるこ
とができず、プロセッサ台数やデータ転送速度を増すこ
とができなかった。

また、超高速素子ＬＳＩを用いてこれを実現してもその
処理効率は非常に悪いものになっていた。

本発明は、以上の問題点に鑑みなされたもので、その目
的とするところは、スロットの循環速度を提供すること
にある。また、他の目的は、超高速な素子を用いた場合
でも、その高速性を十分にいかせる処理効率の良いデー
タ転送装置を提供することにある。

［発明の構成］ （問題点を解決するための手段） 本発明は、複数のプロセッサのそれぞれに対応して設け
られたスロット制御装置をデータ転送路を介して環状に
接続し、転送データを格納するスロットを前記スロット
制御装置間で循環させることにより、前記各プロセッサ
間での相互データ転送を行うプロセッサ間データ転送装
置において、前記各スロット制御装置が、連続する２つ
のスロットをそれぞれ格納する２段構成のレジスタを備
え、かつ１つのモジュールで構成されてなることを特徴
としている。

（作用） 本発明によれば、各プロセッサに対して２段構成のレジ
スタを用意して各プロセッサに２つのスロットを対応さ
せている。これにより、各プロの１／２で良くなる。ま
た２スロット分の処理を１つのスロット制御装置で実現
することから人出カバッファやスロット制御装置間の配
線長による遅延の影響を１回で済ませることができるの
で、スロットの平均的な転送速度を上げることができる
。以上のことから、スロット制御装置内でスロットを処
理する時間は従来に比べて長くとることができ、効率が
向上する。

（実施例） 以下、本発明の実施例を図面に基づいて説明する。

第１図に本実施例に係るデータ転送方式を採用した並列
処理システムのｆ５ｉ成を示す。段数のプロセッサ４１
ａ、４１ｂ、−，４１ｎｉ：は、それぞれＳＥ（ス０，
７ト制御部）　４２　ａ　、　４２　ｂ　、−。

４２ｎが接続されており、各５Ｅ４２ａ　〜４２ｎはデ
ータ転送路４３を介して環状に接続されている。

各５Ｅ４２ａ〜４２ｎは、外部からのデータをすトグル
情報を発生させるトグル発生装置５３と、前記レジスタ
５２に格納された内容、上記トグル情報及びプロセッサ
４１ａ〜４１ｎからの要求に基づいてスロットに対する
アクセスやスロットの転送のための処理を行うスロット
処理部５４と、このスロット処理部５４で処理されたデ
ータを一時格納するレジスタ５５と、このレジスタ５５
に格納されたデータパケットを外部に出力する出力バッ
ファ５６とで構成されている。即ち、コノ実施例では、
従来のＳＥの構成に加え、新たにトグル発生装置５３と
、出力側のレジスタ５５とが加えられている。トグル発
生装置は、例えばＪＫフリップ・フロップを用いて構成
できる。

次に、このように構成された本システムの動作について
説明する。

データ転送路４３を循環するデータパケットの流れは、
各５Ｅ４２ａ〜４２ｎを、入カッく・ソファ５１→レジ
スタ５２−スロット処理部５４→レジスタ５５−出力バ
ッファ５６の経路で転送される。

即チ、各Ｓ　Ｅ　４２　ａ〜４２ｎには２つのレジスタ
４１ｎは、それぞれ２つのスロットを保持している。５
Ｅ４２ａにおいて、スロットＳ１の情報を保持するのは
レジスタ５２であり、スロ・ソトＳ２の情報を保持する
のはレジスタ５５であるが、スロットとプロセッサとの
対応は任意で、例えばプロセッサ４１ａにスロットｓ１
．Ｓ５が対応し、プロセッサ４１ｂにスロット３２．３
６が対応し、プロセッサ４１ｃにスロットＳ３．Ｓ７が
対応し、プロセッサ４１ｎにスロットＳ４．Ｓ８がそれ
ぞれ対応するという関係でも良い。これらスロ・ノドＳ
１〜Ｓ８は一定の周期で循環する。

スロットによって転送されるデータＩくケ・ノドの構造
を第３図に示す。ＤＡＴＡ部６１には転送するデータの
内容が格納され、ＰＮ部６２には転送先のプロセッサ番
号が格納され、７部６３にはＤＡＴＡ部６１にデータが
格納されていることを示す情報が格納され、Ａ部６４に
は転送先のプロセッサからの応答信号が格納され、１部
６５にはデータの前後関係を表わすトグル情報が格納さ
れる。

６３にデータ転送を示ずｌを記述し、１部６５にトグル
情報として奇数番目のデータには“０”を、トは、スロ
ットの循環によってやがて転送先のプロセッサに到達す
る。受は手のプロセッサはデータパケットのＰＮ部６２
が自分のプロセッサ番号と一致し、かつ奇数番目のデー
タを受取る場合には、１部６５が“Ｏ“、偶数番目のデ
ータを受取る場合には１部６５が“１“のデータパケッ
トを受取り、応答信号としてＡ部６４を１にセットする
。Ａ部６４が１にセットされたこのデータパケットは、
さらにスロットの循環によってさらに送り手のプロセッ
サに返送される。送り手のプロセッサは、返送されたデ
ータパケットのＡ部６４が１であること、つまり相手の
プロセッサがデータを受取ったことを確認し、必要なら
ば次のデータを送る。

本方式では、１つのプロセッサに対する２つの目のデー
タに“Ｏ“、偶数番目のデータに“１“をセットし、デ
ータの順番が前後することを避けている。なお、第３図
のようなデータフォーマットでは、送り手の番号が記述
されていないので、プロセッサ側で自己のスロットの位
置を常に監視しておく必要があるが、例えば第４図に示
すようにデータパケットに送り手ＰＮ部６６を設け、こ
の部分で送り手プロセッサの番号を明示すればこのよう
な監視は必要としない。

次に第１図に基づき本システムの動作をより詳細に説明
する。５Ｅ４２ｎから５Ｅ４２ａに送られてくるデータ
パケットは、大力バッファ５１を通ってレジスタ５２に
格納される。このレジスタ５２にデータが格納されると
、スロット処理部５４は、次のような処理を行う。

■　レジスタ５２に格納されたデータパケットのＰＮ部
６２に、当該５Ｅ４２ａに接続されているプロセッサ４
１ａの番号が記述され、かつそのプロセッサ４１ａから
転送要求があるときには、６２及び１部６５に記述する
とともに、Ａ部６４を“Ｏ”、Ｖ部６３を“１”にして
レジスタ６５に出力する。また、プロセッサ４］ａから
の転送要求が無いときには、Ｖ部６′３を１″にしてレ
ジスタ６５に出力する。

■　プロセッサ４１ａから受取り要求があり、そのレジ
スタ５２に格納されているパケットデータのＰＮ部６２
が５Ｅ４２ａに接続されているプロセッサの番号で、Ｖ
部６３が“１”で、かつ１部６５がトグル発生装置５３
の発生するトグル情報と一致するときには、レジスタ５
２に格納されたデータを取出し、プロセッサ４１ａに送
るとともに、データパケットのＡ部６４を“１″にして
レジスタ５５に出力する。

■　Ｏ）、■以外の場合には、レジスタ５２に格納され
たデータパケットをそのままレジスタ５５に転送する。

スロット処理部５４の上記■〜■の処理結果は、レジス
タ５５に保持され、出カバソファ５６を通して次の５Ｅ
４２ｂに転送される。なお、レジスことになる。

ここで、このシステムにおけるプロセッサ台数やデータ
転送速度とスロットの循環速度の関係を考える。本シス
テムでは、１つのプロセッサに２つのスロットが対応し
ているので、スロットが１周する間に２つのスロットへ
データを乗せることができる。よって、プロセッサ数を
０１スロツトがあるプロセッサから次のプロセッサまで
移動する時間をＳとすると、スロットが１周するにはｎ
・Ｓの時間がかかる。この間、２つのスロットデータを
乗せられるので、プロセッサのデータ転送間隔をｐとす
ると、ｎ−ｓ／２−ｐの関係が成立つ。よってスロット
の移動時間ｓ　−２ｐ　／　ｎとなり、従来の方式ｓ　
−ｐ　／　ｎの２倍になる。この性質を利用して従来の
方・式では不可能であった高速素子ＬＳＩによる循環速
度の向上が可能となる。

しかも、この実施例によれば、レジスタ５５とトて来る
スロット情報を次々と処理しなければならない。このた
め、第５図に示すように、スロット処理部５４を時分割
で使うことにより処理を進めている。つまり、プロセッ
サ間をスロットが移動する時間を１！−分に分け、前゛
１９でスロットを処理し、後半で隣のＳＥへの転送を行
っている。

プロセッサ間でのスロットの移動時間の内訳は次のよう
になる。先に述べたように、本発明では、プロセッサ間
のスロットの循環速度が１／２で良いので、従来例で述
べた１０台で５０ｎｓ毎にデータを送る場合や４０台で
２００ｎｓ毎にデータを送る場合には、５−２Ｘ５０／
１Ｏ−２Ｘ２００／４Ｏ−１０ｎｓでスロットをプロセ
ッサ間で移動させることになる。よって、入出力バッフ
ァと配線による遅延とで４ｎｓのロスがあると（現定し
ても１Ｏ−４＝６ｎｓのスロット処理時間か得られる。

しかし、第１図の５Ｅ４２ａ〜４２ｎてはスロット処理
部を時分割で使っているため、１０／２−５ｎｓでスロ
ット処理部５４は処理を終わらなければならない。実際
には、この２つの最小値である５ｎｓがスロット処理部
の時間となる。このときのＳＥ内の時間配分を第５図に
示す。５１１ｓあれば先に述べたスロット処理部の処理
を高速素子ＬＳＩを用いて実現可能であり、全体に占め
るスロット処理の時間も５０％に高めることができる。

さらにＩｎｓの余裕もあり、配線長をさらに長くするこ
ともできる。

なお、第１図の５Ｅ４２ａ−４２ｎでは、スロット処理
部５４を時分割で使っているため、上記のようにスロッ
ト処理の時間として６ｎｓが割当てられても実際には５
ｎｓで処理しなければならないが、ＳＥを第６図のよう
に構成すればこの点を改善できる。即ち、この第６図の
ＳＥは、第１のＳＥに対し、２系統のレジスタ５２ａ、
５２ｂとスロット処理部５４ａ、５４ｂを並列的に設け
て構成されている。

この構成においては、他のＳＥから送られてくる第１の
スロットをレジスタ５２ａに格納し、スロット処理部５
４ａで処理を行ない、続いて入力される第２のスロット
をレジスタ５”ｂに格納し、スロット処理部５４ｂて処
理を行なう。スロット処理部５４ａ、５４ｔ）は、処理
した結果をそれぞれレジスタ５５に出力する。

このようにすることにより、スロット処理部５４　ａ、
５４ｂでの同時並列的な処理が可能になるので、第７図
に示すように、本発明で得られる最大のスロット処理時
間（６ｎｓ）で処理を行うことができる。

［発明の効果］ 以上のように、本発明によれば、１つのプロセッサに２
つのスロットを対応させることができるので、スロット
の循環速度は従来の１／２まで許容でき、しかもスロッ
ト制御装置間の配線等の遅延は２スロツトに１回しか含
まないので、スロットの転送に必要な時間のうちのロス
時間を減少できる。このため、高速素子を用いて処理効
率の良いシステムが構成でき、より高速なデータ転送や
より多くのプロセッサの接続が口■能になる。

【図面の簡単な説明】

第１図は本発明の一実施例に係る並列処理システムの構
成を示すブロック図、第２図は同システムノテータ転送
の概念を説明するための図、第３図及び第４図は同シス
テムにおけるデータ転送路のタイミングを示す図、第８
図は並列処理システムの基本構成を示すブロック図、第
９図は従来のスロット循環型の並列処理システムの概念
を示す図、第１０図は同システムにおけるデータパケッ
トのフォーマットを示す図、第１１図は同システムにお
けるスロット処理装置の構成を示すブロック図、第１２
図は同システムにおけるデータ転送タイミングを示す図
である。 １　ａ　〜１　ｎ、　４１　ａ　〜４１　ｎ−プロセッ
サ、２・・・結合手段、３．４３・・・データ転送路、
５ａ〜出願人　工業技術院長　飯塚　幸三 朶３Ｎ 帛４図 第５図 ′：６８図 第　９図 ブＵ）乞ツプベ ￥、１１図

Claims (2)

【特許請求の範囲】
1. （１）複数のプロセッサのそれぞれに対応して設けられ
   たスロット制御装置をデータ転送路を介して環状に接続
   し、転送データを格納するスロットを前記スロット制御
   装置間で循環させることにより、前記各プロセッサ間で
   の相互データ転送を行うプロセッサ間データ転送装置に
   おいて、前記各スロット制御装置は、連続する２つのス
   ロットをそれぞれ格納する２段構成のレジスタを備え、
   かつ１つのモジュールで構成されてなることを特徴とす
   るプロセッサ間データ転送装置。
2. （２）前記スロット制御装置は、外部からのデータを受
   入れる入力バッファと、この入力バッファを介して入力
   されたデータを格納する第１のレジスタと、トグル情報
   を発生するトグル発生装置と、前記第１のレジスタに格
   納されたデータを、その内容、前記プロセッサからの転
   送若しくは受取り要求及び前記トグル情報に基づいて処
   理するスロット処理部と、このスロット処理部で処理さ
   れたデータを格納する第２のレジスタと、この第２のレ
   ジスタに格納されたデータを外部に出力する出力バッフ
   ァとを具備し、前記第１及び第２のレジスタで前記２段
   構成のレジスタを構成したものであることを特徴とする
   特許請求の範囲第１項記載のプロセッサ間データ転送装
   置。