JPH0520927B2 - - Google Patents
Info
- Publication number
- JPH0520927B2 JPH0520927B2 JP62061093A JP6109387A JPH0520927B2 JP H0520927 B2 JPH0520927 B2 JP H0520927B2 JP 62061093 A JP62061093 A JP 62061093A JP 6109387 A JP6109387 A JP 6109387A JP H0520927 B2 JPH0520927 B2 JP H0520927B2
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- drain
- circuit
- field effect
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
- Networks Using Active Elements (AREA)
Description
【発明の詳細な説明】
〔概要〕
電界効果トランジスタと、可変容量ダイオード
を用いた並列同調回路とにより、入力信号の位相
を所望の位相に調整するものであり、数100MHz
以上の高速クロツク信号の最適位相制御に適用で
きるものである。
を用いた並列同調回路とにより、入力信号の位相
を所望の位相に調整するものであり、数100MHz
以上の高速クロツク信号の最適位相制御に適用で
きるものである。
本発明は、高速クロツク信号等の信号の位相を
調整する移相回路に関するものである。
調整する移相回路に関するものである。
デイジタル信号伝送方式に於いては、受信パル
スを再生クロツク信号を用いて識別するが、識別
誤りを最小とする為には、受信パルスの中央を識
別タイミングとする必要がある。その為、受信信
号波形を識別し易いように等化増幅した等化出力
信号と、識別用の再生クロツク信号との何れか一
方の時間位置を調整する為の位相調整回路が必要
となる。
スを再生クロツク信号を用いて識別するが、識別
誤りを最小とする為には、受信パルスの中央を識
別タイミングとする必要がある。その為、受信信
号波形を識別し易いように等化増幅した等化出力
信号と、識別用の再生クロツク信号との何れか一
方の時間位置を調整する為の位相調整回路が必要
となる。
このような位相調整回路として移相回路が用い
られるものであり、低速デイジタル信号伝送方式
に於いては、比較的簡単に位相調整が可能である
が、光デイジタル信号伝送方式等の高速デイジタ
ル信号伝送方式に於いては、高速信号の位相を調
整するものであるから、構成が複雑となる。従つ
て、高速信号の位相を安定に且つ簡単な構成で調
整できるようにすることが要望されている。
られるものであり、低速デイジタル信号伝送方式
に於いては、比較的簡単に位相調整が可能である
が、光デイジタル信号伝送方式等の高速デイジタ
ル信号伝送方式に於いては、高速信号の位相を調
整するものであるから、構成が複雑となる。従つ
て、高速信号の位相を安定に且つ簡単な構成で調
整できるようにすることが要望されている。
〔従来の技術〕
従来の移相回路として最も単純な構成として、
同軸ケーブルを用いた構成が知られている。この
移相回路は、同軸ケーブルを遅延線として用いる
もので、その長さを調整することにより、信号位
相を調整するものであり、同軸ケーブルを切断し
て長さを短くすることはできるが、長くすること
は困難である。
同軸ケーブルを用いた構成が知られている。この
移相回路は、同軸ケーブルを遅延線として用いる
もので、その長さを調整することにより、信号位
相を調整するものであり、同軸ケーブルを切断し
て長さを短くすることはできるが、長くすること
は困難である。
又第４図に示す従来例の移相回路は、コイルＬ
１１〜Ｌ１５とコンデンサＣ１１〜Ｃ１４とを組
合せて、同軸ケーブルの特性に近似させ、又抵抗
Ｒを終端抵抗とし、入力タツプＴ１〜Ｔ４を選択
することにより、出力端子OUTからの信号位相
を調整するものであり、入力タツプＴ１〜Ｔ４の
選択によつても、入出力インピーダンスの整合が
くずれない構成である。
１１〜Ｌ１５とコンデンサＣ１１〜Ｃ１４とを組
合せて、同軸ケーブルの特性に近似させ、又抵抗
Ｒを終端抵抗とし、入力タツプＴ１〜Ｔ４を選択
することにより、出力端子OUTからの信号位相
を調整するものであり、入力タツプＴ１〜Ｔ４の
選択によつても、入出力インピーダンスの整合が
くずれない構成である。
又第５図に示す従来例の移相回路は、コイルＬ
２１〜Ｌ１ｎとコンデンサＣ２１〜Ｃ２ｍとを組
合せて前述の従来例と同様に同軸ケーブルの特性
に近似させ、それぞれの素子値を変更又は素子数
を変更することにより、入力端子INから入力し
て出力端子OUTから出力される信号位相を調整
するものである。
２１〜Ｌ１ｎとコンデンサＣ２１〜Ｃ２ｍとを組
合せて前述の従来例と同様に同軸ケーブルの特性
に近似させ、それぞれの素子値を変更又は素子数
を変更することにより、入力端子INから入力し
て出力端子OUTから出力される信号位相を調整
するものである。
又第６図に示す従来例の移相回路は、可変容量
ダイオード３３とトランジスタ３２により構成し
たもので、３１は入力端子、３４は可変抵抗、３
５は出力端子、Ｃ３１，Ｃ３２はコンデンサ、Ｒ
３１〜Ｒ３５は抵抗、＋Ｖ，−Ｖは電源電圧であ
る。
ダイオード３３とトランジスタ３２により構成し
たもので、３１は入力端子、３４は可変抵抗、３
５は出力端子、Ｃ３１，Ｃ３２はコンデンサ、Ｒ
３１〜Ｒ３５は抵抗、＋Ｖ，−Ｖは電源電圧であ
る。
トランジスタ３２のベースは入力端子３１に接
続され、コレクタは抵抗Ｒ３１を介して＋Ｖの電
源に、エミツタは抵抗Ｒ３２を介して−Ｖの電源
にそれぞれ接続され、又コレクタに接続されたコ
ンデンサＣ３１、可変容量ダイオード３３、コン
デンサＣ３２の回路と、エミツタに接続された抵
抗Ｒ３３との回路とが出力端子３５に接続されて
いる。
続され、コレクタは抵抗Ｒ３１を介して＋Ｖの電
源に、エミツタは抵抗Ｒ３２を介して−Ｖの電源
にそれぞれ接続され、又コレクタに接続されたコ
ンデンサＣ３１、可変容量ダイオード３３、コン
デンサＣ３２の回路と、エミツタに接続された抵
抗Ｒ３３との回路とが出力端子３５に接続されて
いる。
可変抵抗３４により可変容量ダイオード３３の
印加電圧を調整することにより、その容量を可変
できるものであり、この可変容量ダイオード３３
の容量をＣとし、トランジスタ３２のエミツタと
出力端子３５との間に接続した抵抗Ｒ３３をＲと
し、抵抗Ｒ３１，Ｒ３２を等しい値とすると、こ
の移相回路の電圧伝達函数Ｔは、 Ｔ＝jX−Ｒ／jX＋Ｒ となる。但し、Ｘ＝１／ωCである。従つて、電
圧伝達函数Ｔの絶対値を１とすると、 ∠Ｔ＝−2tan-1Ｘ／Ｒ となるから、可変容量ダイオード３３の容量Ｃを
変化させることにより、位相を調整することがで
きることが判る。
印加電圧を調整することにより、その容量を可変
できるものであり、この可変容量ダイオード３３
の容量をＣとし、トランジスタ３２のエミツタと
出力端子３５との間に接続した抵抗Ｒ３３をＲと
し、抵抗Ｒ３１，Ｒ３２を等しい値とすると、こ
の移相回路の電圧伝達函数Ｔは、 Ｔ＝jX−Ｒ／jX＋Ｒ となる。但し、Ｘ＝１／ωCである。従つて、電
圧伝達函数Ｔの絶対値を１とすると、 ∠Ｔ＝−2tan-1Ｘ／Ｒ となるから、可変容量ダイオード３３の容量Ｃを
変化させることにより、位相を調整することがで
きることが判る。
従来の同軸ケーブルを用いた移相回路は、同軸
ケーブルを切断してその長さを調整することにな
り、且つ切断毎に回路又はコネクタに半田付けす
る必要があるから、位相調整が容易でない欠点が
ある。
ケーブルを切断してその長さを調整することにな
り、且つ切断毎に回路又はコネクタに半田付けす
る必要があるから、位相調整が容易でない欠点が
ある。
又第４図及び第５図に示す従来例の移相回路に
於いては、集中定数回路により分布定数回路を近
似する為、高周波特性が良くない欠点があり、又
第４図に於いては、入力タツプＴ１〜Ｔ４の選択
毎に半田づけを必要とし、又第５図に於いても、
素子数あるいは素子値の変更毎に半田づけを必要
とするから、位相調整が容易でない欠点がある。
於いては、集中定数回路により分布定数回路を近
似する為、高周波特性が良くない欠点があり、又
第４図に於いては、入力タツプＴ１〜Ｔ４の選択
毎に半田づけを必要とし、又第５図に於いても、
素子数あるいは素子値の変更毎に半田づけを必要
とするから、位相調整が容易でない欠点がある。
又第６図に示す従来例の移相回路に於いては、
可変容量ダイオード３３に印加する電圧を可変抵
抗３４により連続的に変化することができるが、
Siバイポーラトランジスタ３２を用いているもの
であるから、数100MHz以上の周波数では充分な
動作が期待できない欠点がある。
可変容量ダイオード３３に印加する電圧を可変抵
抗３４により連続的に変化することができるが、
Siバイポーラトランジスタ３２を用いているもの
であるから、数100MHz以上の周波数では充分な
動作が期待できない欠点がある。
本発明は、数100MHz以上の周波数の信号に対
しても、所望の位相調整を可能とすることを目的
とするものである。
しても、所望の位相調整を可能とすることを目的
とするものである。
本発明の移相回路は、電界効果トランジスタと
並列同調回路とを用いたものであり、第１図を参
照して説明する。
並列同調回路とを用いたものであり、第１図を参
照して説明する。
入力端子１にゲートを接続した電界効果トラン
ジスタ２のソース及びドレインにそれぞれ抵抗
３，４を介して電源の一方及び他方の端子（−
Ｖ，＋Ｖ）を接続し、前記ドレインと出力端子５
との間に、可変容量ダイオード７とコイル８とか
らなる並列同調回路６を接続し、ソースと前記出
力端子５との間に抵抗９を接続し、このソースと
前記電源の一方の端子（−Ｖ）との間に接続した
抵抗３に比較して、前記ドレインと前記電源の他
方の端子（＋Ｖ）との間に接続した抵抗４の値を
大きくしたものである。
ジスタ２のソース及びドレインにそれぞれ抵抗
３，４を介して電源の一方及び他方の端子（−
Ｖ，＋Ｖ）を接続し、前記ドレインと出力端子５
との間に、可変容量ダイオード７とコイル８とか
らなる並列同調回路６を接続し、ソースと前記出
力端子５との間に抵抗９を接続し、このソースと
前記電源の一方の端子（−Ｖ）との間に接続した
抵抗３に比較して、前記ドレインと前記電源の他
方の端子（＋Ｖ）との間に接続した抵抗４の値を
大きくしたものである。
電界効果トランジスタ２の相互コンダクタンス
をｇｍ、抵抗３，４，９をR1，R2，R3、並列同
調回路６のリアクタンスをjXとすると、電圧伝
達函数Ｔは、 Ｔ＝jXR1−R2R3／jXR1（１＋１／R1ｇｍ）＋１／ｇｍ
（R1＋R2＋R3）＋R1R3…(1) となる。そして、各素子の値を、 Ｔ＝jX−R0／jX＋R0（但し、R0は定数） となるように選定すれば、リアクタンスjXの変
化により電圧伝達函数Ｔの絶対値は変化しないで
位相のみ変化する。
をｇｍ、抵抗３，４，９をR1，R2，R3、並列同
調回路６のリアクタンスをjXとすると、電圧伝
達函数Ｔは、 Ｔ＝jXR1−R2R3／jXR1（１＋１／R1ｇｍ）＋１／ｇｍ
（R1＋R2＋R3）＋R1R3…(1) となる。そして、各素子の値を、 Ｔ＝jX−R0／jX＋R0（但し、R0は定数） となるように選定すれば、リアクタンスjXの変
化により電圧伝達函数Ｔの絶対値は変化しないで
位相のみ変化する。
又(1)式から次の条件が得られる。即ち、
R1｛１／ｇｍ（R1＋R2＋R3）＋R1R3）｝＝R1R2R3（１
＋１／R1ｇｍ）…(2) この(2)式から、 １／ｇｍ（R1＋R2＋R3−R2R3／R1）＋R1R3−R2R3＝０ 従つて、 １／ｇｍ（R1R3−R2R3／R1）＋１／ｇｍ（R1＋R2）＋
R3（R1−R2）＝０ （R1−R2）（R3／ｇmR1＋R3）＝−１／ｇｍ（R1＋R
2）＜０…(3) となる。即ち、左辺の（R1−R2）が負となるに
は、R1＜R2の条件が必要となる。
＋１／R1ｇｍ）…(2) この(2)式から、 １／ｇｍ（R1＋R2＋R3−R2R3／R1）＋R1R3−R2R3＝０ 従つて、 １／ｇｍ（R1R3−R2R3／R1）＋１／ｇｍ（R1＋R2）＋
R3（R1−R2）＝０ （R1−R2）（R3／ｇmR1＋R3）＝−１／ｇｍ（R1＋R
2）＜０…(3) となる。即ち、左辺の（R1−R2）が負となるに
は、R1＜R2の条件が必要となる。
以下図面を参照して本発明の実施例について詳
細に説明する。
細に説明する。
第２図は本発明の実施例の回路図であり、１１
は入力端子、１２，１３は電界効果トランジス
タ、１４は可変抵抗、１５は出力端子、１６は並
列同調回路、１７は可変容量ダイオード、１８は
コイル、Ｒ１〜Ｒ１１は抵抗、Ｃ１〜Ｃ７はコン
デンサ、Ｌ１，Ｌ２はチヨークコイル、＋Ｖ，−Ｖ
は電源電圧である。
は入力端子、１２，１３は電界効果トランジス
タ、１４は可変抵抗、１５は出力端子、１６は並
列同調回路、１７は可変容量ダイオード、１８は
コイル、Ｒ１〜Ｒ１１は抵抗、Ｃ１〜Ｃ７はコン
デンサ、Ｌ１，Ｌ２はチヨークコイル、＋Ｖ，−Ｖ
は電源電圧である。
入力端子１１にコンデンサＣ１を介して電界効
果トランジスタ１２のゲートが接続され、このゲ
ートに、抵抗Ｒ２，Ｒ３により分圧された電圧が
バイアス電圧として印加される。この電界効果ト
ランジスタ１２は、第１図に於ける電界効果トラ
ンジスタ２に対応し、ドレインにチヨークコイル
Ｌ１及び抵抗Ｒ４を介して＋Ｖの電圧が印加さ
れ、ソースに抵抗Ｒ５，Ｒ６を介して−Ｖの電圧
が印加され、又ドレインとコンデンサＣ５との間
に並列同調回路１６が接続され、ソースとコンデ
ンサＣ５との間に抵抗Ｒ７とコンデンサＣ３とが
接続され、コンデンサＣ５は電界効果トランジス
タ１３のゲートに接続され、この電界効果トラン
ジスタ１３のドレインは、コンデンサＣ７を介し
て出力端子１５に接続されている。又コンデンサ
Ｃ２，Ｃ６は高周波バイパス用である。
果トランジスタ１２のゲートが接続され、このゲ
ートに、抵抗Ｒ２，Ｒ３により分圧された電圧が
バイアス電圧として印加される。この電界効果ト
ランジスタ１２は、第１図に於ける電界効果トラ
ンジスタ２に対応し、ドレインにチヨークコイル
Ｌ１及び抵抗Ｒ４を介して＋Ｖの電圧が印加さ
れ、ソースに抵抗Ｒ５，Ｒ６を介して−Ｖの電圧
が印加され、又ドレインとコンデンサＣ５との間
に並列同調回路１６が接続され、ソースとコンデ
ンサＣ５との間に抵抗Ｒ７とコンデンサＣ３とが
接続され、コンデンサＣ５は電界効果トランジス
タ１３のゲートに接続され、この電界効果トラン
ジスタ１３のドレインは、コンデンサＣ７を介し
て出力端子１５に接続されている。又コンデンサ
Ｃ２，Ｃ６は高周波バイパス用である。
電界効果トランジスタ１２のドレインに接続さ
れた抵抗Ｒ４及び並列同調回路１６は、第１図に
於ける抵抗４及び並列同調回路６に対応し、ソー
スに接続された抵抗Ｒ５，Ｒ７は、第１図に於け
る抵抗３，９に対応する。従つて、抵抗Ｒ４，Ｒ
５は、(3)式の条件からＲ４＞Ｒ５の関係に選定さ
れる。
れた抵抗Ｒ４及び並列同調回路１６は、第１図に
於ける抵抗４及び並列同調回路６に対応し、ソー
スに接続された抵抗Ｒ５，Ｒ７は、第１図に於け
る抵抗３，９に対応する。従つて、抵抗Ｒ４，Ｒ
５は、(3)式の条件からＲ４＞Ｒ５の関係に選定さ
れる。
又電界効果トランジスタ１３は、抵抗Ｒ９，Ｒ
１０により分圧された電圧がゲートにバイアス電
圧として印加され、ドレインにチヨークコイルＬ
２を介して＋Ｖの電圧が印加され、ソースに抵抗
Ｒ１１を介して−Ｖの電圧が印加され、電界効果
トランジスタ１２の負荷インピーダンスを高くす
る為のバツフア回路を構成している。
１０により分圧された電圧がゲートにバイアス電
圧として印加され、ドレインにチヨークコイルＬ
２を介して＋Ｖの電圧が印加され、ソースに抵抗
Ｒ１１を介して−Ｖの電圧が印加され、電界効果
トランジスタ１２の負荷インピーダンスを高くす
る為のバツフア回路を構成している。
並列同調回路１６は、可変容量ダイオード１７
とコイル１８と直流カツト用のコンデンサＣ４と
により構成され、可変容量ダイオード１７には、
チヨークコイルＬ１を介して＋Ｖの電圧が印加さ
れ、抵抗Ｒ８と可変抵抗１４とを介して直流電流
の経路が形成されるから、可変抵抗１４により可
変容量ダイオード１４の印加電圧を調整して、そ
の容量Ｃを調整することができる。
とコイル１８と直流カツト用のコンデンサＣ４と
により構成され、可変容量ダイオード１７には、
チヨークコイルＬ１を介して＋Ｖの電圧が印加さ
れ、抵抗Ｒ８と可変抵抗１４とを介して直流電流
の経路が形成されるから、可変抵抗１４により可
変容量ダイオード１４の印加電圧を調整して、そ
の容量Ｃを調整することができる。
入力端子１１と出力端子１５との間の電圧伝達
函数Ｔを、前述のように、 Ｔ＝jX−R0／jX＋R0（但し、R0は定数） とすることにより、可変容量ダイオード１７の容
量Ｃを変化させることにより、電圧伝達函数Ｔの
絶対値を変化させないで、位相のみ変化させるこ
とができる。
函数Ｔを、前述のように、 Ｔ＝jX−R0／jX＋R0（但し、R0は定数） とすることにより、可変容量ダイオード１７の容
量Ｃを変化させることにより、電圧伝達函数Ｔの
絶対値を変化させないで、位相のみ変化させるこ
とができる。
又可変容量ダイオード１７のみでなく、コイル
１８を用いて並列同調回路１６を構成しているこ
とにより、電界効果トランジスタ１２の相互コン
ダクタンスｇｍのばらつきによる利得の変化は、
直列同調回路を用いた場合より小さくなるもので
ある。即ち、第３図に示すように、直列同調回路
を用いた場合は、曲線ｂに示すものとなり、僅か
なｇｍの変化に対して利得｜Ｔ｜は大きく変化す
ることになる。これに対して、本発明のように、
並列同調回路を用いた場合は、曲線ａに示すもの
となり、ｇｍの変化に対しても利得｜Ｔ｜の変化
は僅かなものとなる。又同調回路を用いることに
より、リアクタンスを正負に変化させることがで
きるから、位相の変化量を大きくすることができ
る。
１８を用いて並列同調回路１６を構成しているこ
とにより、電界効果トランジスタ１２の相互コン
ダクタンスｇｍのばらつきによる利得の変化は、
直列同調回路を用いた場合より小さくなるもので
ある。即ち、第３図に示すように、直列同調回路
を用いた場合は、曲線ｂに示すものとなり、僅か
なｇｍの変化に対して利得｜Ｔ｜は大きく変化す
ることになる。これに対して、本発明のように、
並列同調回路を用いた場合は、曲線ａに示すもの
となり、ｇｍの変化に対しても利得｜Ｔ｜の変化
は僅かなものとなる。又同調回路を用いることに
より、リアクタンスを正負に変化させることがで
きるから、位相の変化量を大きくすることができ
る。
以上説明したように、本発明は、電界効果トラ
ンジスタ２のソースに接続した抵抗３，（R1）と
ドレインに接続した抵抗４（R2）とを、R1＜R2
の関係に選定し、ドレインに並列同調回路６を接
続したものであり、GaAs等の高周波用の電界効
果トランジスタ２を用いることにより、数100M
Hz以上の高周波のクロツク信号等の位相を安定に
調整することができる。又並列同調回路６を用い
たことにより、電界効果トランジスタ２の相互コ
ンダクタンスｇｍのばらつきによる利得の変化が
僅かとなるから、所望の特性の移相回路を容易に
実現することができる。
ンジスタ２のソースに接続した抵抗３，（R1）と
ドレインに接続した抵抗４（R2）とを、R1＜R2
の関係に選定し、ドレインに並列同調回路６を接
続したものであり、GaAs等の高周波用の電界効
果トランジスタ２を用いることにより、数100M
Hz以上の高周波のクロツク信号等の位相を安定に
調整することができる。又並列同調回路６を用い
たことにより、電界効果トランジスタ２の相互コ
ンダクタンスｇｍのばらつきによる利得の変化が
僅かとなるから、所望の特性の移相回路を容易に
実現することができる。
第１図は本発明の原理説明図、第２図は本発明
の実施例の回路図、第３図はｇｍのばらつきによ
る利得の変化説明図、第４図、第５図及び第６図
は従来例の移相回路を示す。 １は入力端子、２は電界効果トランジスタ、
３，４，９は抵抗、（R1，R2，R3）、５は出力端
子、６は並列同調回路、７は可変容量ダイオー
ド、８はコイルである。
の実施例の回路図、第３図はｇｍのばらつきによ
る利得の変化説明図、第４図、第５図及び第６図
は従来例の移相回路を示す。 １は入力端子、２は電界効果トランジスタ、
３，４，９は抵抗、（R1，R2，R3）、５は出力端
子、６は並列同調回路、７は可変容量ダイオー
ド、８はコイルである。
Claims (1)
- 【特許請求の範囲】 １ 入力端子１にゲートを接続した電界効果トラ
ンジスタ２のソース及びドレインにそれぞれ抵抗
３，４を介して電源の一方及び他方の端子を接続
し、 前記ドレインと出力端子５との間に、可変容量
ダイオード７とコイル８とからなる並列同調回路
６を接続し、 前記ソースと前記出力端子５との間に抵抗９を
接続し、 前記ソースと前記電源の一方の端子との間に接
続した抵抗３に比較して、前記ドレインと前記電
源の他方の端子との間に接続した抵抗４の値を大
きくした ことを特徴とする移相回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62061093A JPS63228816A (ja) | 1987-03-18 | 1987-03-18 | 移相回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62061093A JPS63228816A (ja) | 1987-03-18 | 1987-03-18 | 移相回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63228816A JPS63228816A (ja) | 1988-09-22 |
| JPH0520927B2 true JPH0520927B2 (ja) | 1993-03-22 |
Family
ID=13161121
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62061093A Granted JPS63228816A (ja) | 1987-03-18 | 1987-03-18 | 移相回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63228816A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4338873C1 (de) * | 1993-11-13 | 1995-06-08 | Fraunhofer Ges Forschung | Vorrichtung zur Taktrückgewinnung |
-
1987
- 1987-03-18 JP JP62061093A patent/JPS63228816A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63228816A (ja) | 1988-09-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5510751A (en) | Line driver with adaptive output impedance | |
| JP2002064569A (ja) | ハイブリッドを具備する自己調節可能インピーダンスラインドライバ | |
| US6237107B1 (en) | Dynamic slew rate control output buffer | |
| US3336539A (en) | Variable equalizer system having a plurality of parallel connected tuned circuits | |
| US4935701A (en) | Phase shift circuit | |
| JP2830087B2 (ja) | 周波数特性補正回路 | |
| JPH02190022A (ja) | データ遅延回路 | |
| US4818952A (en) | Oscillation circuit | |
| JPH0520927B2 (ja) | ||
| TW202226749A (zh) | 用於高速數位接收器之阻抗匹配系統 | |
| US4365206A (en) | Differential amplifier | |
| US5805031A (en) | Transistor ratio controlled CMOS transmission line equalizer | |
| US4087762A (en) | Cable equalization resonant amplifier circuit | |
| JPS63286016A (ja) | 位相調整回路 | |
| US3701955A (en) | Delay equalizing amplifier having bridge circuit input | |
| JP2747335B2 (ja) | ディジタル信号を増幅する増幅器装置 | |
| JPS60146510A (ja) | 選択増幅段 | |
| JPS5935525B2 (ja) | 可変遅延回路 | |
| JP2002198798A (ja) | 出力回路 | |
| JPH0215401Y2 (ja) | ||
| JPS63100827A (ja) | 可変振幅等化器 | |
| JPS63187810A (ja) | 試験信号発生回路 | |
| JPS63228815A (ja) | 移相回路 | |
| JPH0514580Y2 (ja) | ||
| JPS596676A (ja) | 情報信号插入回路 |