JPH0520972B2 - - Google Patents

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は回線選択継電装置、特に静止化された
しや断器取外し回路の引外し阻止制御に関するも
のである。

〔発明の技術的背景〕

近年の電力系統制御、保護機器のトランジスタ
及び半導体阻止を用いた静止化、更にはマイクロ
コンピユータ応用を目指したデイジタル化の傾向
が、素子の進歩と情報・通信技術の進歩と共に著
しく増大してきている。

このような状況の中で系統保護分野において
も、デジタル技術応用としてマイクロコンピユー
タを用いたデイジタルリレーが研究段階から実用
化段階を抑えている。しかし保護装置の中枢部と
なるリレー単体部がデイジタル化されても、しや
断器及び外部制御機器とのインターフエース部は
未だ、静止化されていないのが実情である。その
一例として電力系統の中で低位系統と呼ばれる、
系統の２回線送電線の保護に適用されている回線
選択保護方式のしや断引外し回路を挙げて説明す
る。

第４図に代表的な引外し回路例を示す。図中、
１５２AX，２５２AXは各々第１回線１Ｌ用し
や断器１LCB、第２回線２Ｌ用しや断器２LCB
のしや断器閉時に動作する補助リレーの常開接点
第１回線用デイジタルリレー１Ａより出力される
主検出リレー（１Ｍリレー）及び故障検出リレー
（１Ｆリレー）により駆動される補助リレー１
MX、１FXの動作時「閉」となるａ接点が１Ｌ
用しや断器１LCBを引外すように構成している。
又、この時、第２回線２Ｌ側にてデイジタルリレ
ー２Ａが動作し、その結果主検出リレー２Ｍ及び
故障検出リレー２Ｆが動作し、補助リレー２
MX，２FXが閉路したとしても、第１回線１Ｌ
側の引外し指令により阻止用補助リレー１５０
TLが付勢されて、第２回線側の引外し回路が開
路しているために、第２回線２Ｌ側のしや断器に
は引外し電流が流れないようになつている。これ
は第１回線１Ｌ側と第２回線２Ｌ側の関係が逆に
なれば前述した制御回路が逆になるだけである。
このような第１回線１Ｌ側しや断指令と第２回線
２Ｌ側しや断指令が互いに阻止信号を出力する必
要があるのは保護方式上の問題である。

第５図はその機能の必要性を示すものである。
即ち、回線選択保護方式の概略説明図である。本
方式については電気書院版「保護継電技術」（小
林進著）の306頁以降に詳細に記されている。こ
こでは前述した第４図中の第１回線１Ｌ側、第２
回線２Ｌ側しや断器へのしや断指令による、相互
の阻止用補助リレー１５０TL，２５０TLの必要
性についてのみ説明する。第５図ａはＸ端子付近
の１Ｌ側Ｆ点に事故があつた場合、デイジタルリ
レー１Ａ，１Ｂには第１回線１Ｌ側電流入力変成
器２Ａを介して事故電流_1F、同じく第２回線２
Ｌ側電流入力変成器２Ｂを介して事故電流_2Fが
取込まれ、その差分電流_SFを合成する。

_SF＝_1F−_2F ……(1) 差分電流_SFは第１回線１Ｌ側事故電流_1Fが
第２回線２Ｌ側事故電流より大きいので、正の値
になつて１号線側の事故と判定し、主検出リレー
の動作出力１Ｍ、故障検出リレーの動作出力１Ｆ
により、第４図の第１回線１Ｌ側の引外し用補助
リレー１MX，１FXを駆動させる。その結果第
１回線１Ｌ側のしや断器が引外されて、しや断器
１LCBが開となり、その様相が第５図ｂに示さ
れている。その後事故点Ｆに流れる事故電流は、
今までの第１回線１Ｌ側に流れていた電流がなく
なり、第２回線２Ｌ側に廻り込んで第５図ｂのよ
うに、事故電流′_2FがＸ端子２Ｌ側を介してＹ
端子２Ｌ側から、第１回線１Ｌ側に流れ込んで事
故点Ｆに流れる。従つてＸ端子のデイジタルリレ
ーは、第２回線２Ｌ側の電流の流れから２Ｌ側の
主検出リレー及び故障検出リレーが動作側の出力
を出すことになり、引外し条件が成立してしまう
ことになる。しかし前述した第１回線１Ｌ側引外
し回路にある阻止用補助リレー１５０TLの動作
により、第２回線２Ｌ側の引外し回路は１５０
TLのｂ接点により開路されているため、第２回
線２Ｌ側しや断器を誤しや断することは阻止でき
る。しかし送電線には事故電流′_2Fは残つたま
まである。この電流をしや断するのはＹ端子の第
１回線１Ｌ側の電流が送電線の内部方向に流れて
いることから、Ｘ端子と同一原理、同一保護動作
により第１回線１Ｌ側しや断器を引外す制御がな
され、第５図ｃのように事故回線１Ｌ側のＸ，Ｙ
端子のしや断器のみが開放され、健全回線２Ｌ側
のしや断器はそのまま残り、電力の送受電は健全
状態のまま残る。

以上の内容は回線選択継電方式のシーケンシヤ
ルしや断と呼称されている機能であり、前述した
第１回線１Ｌ側、第２回線２Ｌ側相互の阻止信号
の有効性を説明したものである。しかし、前述し
たようにマイクロコンピユータ応用によるデイジ
タルリレー技術と相俟つて、引外し回路の機械機
構、及び電磁力を利用した補助リレーの半導体素
子への置換えが急務になつてきている。このよう
な状況下で引外し回路の静止化ということから注
目されているのが制御極付制御整流素子（以下半
導体スイツチング素子と云う）の適用である。こ
の素子の動作機能については半導体の書物等に記
載されている。半導体スイツチング素子の特性例
を第６図に示す。前記素子のシンボルを図中のｂ
に示す。（Ａ、Ｋ、Ｇ）は各々アノード、カソー
ド、ゲートのシンボル名である。同図ａの逆阻止
領域は通常のダイオードと略々同特性である。順
阻止領域が通常のダイオードと異なり、ゲートの
電流制御により阻止電圧が変わるが、図中の高導
通領域にある時は通常のダイオードの順方向状態
と同一であるが、この時ゲート電流を_G1から
_Ｇ２の状態にゲートレベルを低下させても阻止状態
には戻らない。更に阻止状態に戻すには、アノー
ド・カソード間の電圧を開放するか、又は逆阻止
電圧を加えればよい。即ち半導体スイツチング素
子の高導通領域特性と順阻止領域の関係が、第４
図に示されるように引外し指令により動作する補
助リレー１５２TX，２５２TXが動作した時、
第１回線１Ｌ側しや断器が開放するまで動作継続
となるモードと同一となる。このような半導体ス
イツチング素子の特性を利用して、しや断器引外
し回路を構成すると第７図のようになる。デイジ
タルリレー１Ａ，１Ｂから出力される主検出リレ
ー動作出力１Ｍ、故障検出リレー動作出力１Ｆが
動作することにより、ゲート入力インターフエー
ス５Ａ，５Ｂを介して半導体スイツチング素子５
Ｃ，５Ｄのゲートに電流が入力され、半導体スイ
ツチング素子５Ｃ，５Ｄは共に高導通領域にな
る。その結果しや断器が開放されて、半導体スイ
ツチング素子５Ｃ，５Ｄのアノード・カソード間
は開放状態になり所定時間後にはしや断器が投入
されても阻止状態を保持できる。

又、第７図の回路で系統事故が保護区間外で故
障検出リレー１Ｆが動作して、主検出リレーが不
動作で１Ｍが不動作の時は、半導体スイツチング
素子５Ｃのゲートには電流が流れず順阻止状態の
ままであり、半導体スイツチング素子５Ｄのゲー
トに電流が流れてもアノード・カソード間に順電
流が流れない。従つて事故がなくなつて、半導体
スイツチング素子５Ｄのゲート電流がなくなれば
元の状態に戻る。

以上がしや断器引外し回路の静止化を狙つた時
の制御極付制御整流素子の適用回路である。

〔背景技術の問題点〕

しかしこのような半導体スイツチング素子を使
つた場合に、しや断器に引外し指令が出されたこ
とを確認できる信号、即ち第４図の１５２TX，
２５２TXに相当する信号が作成できない。第７
図の静止化された引外し回路に第４図の１５２
TXを接続できれば何ら問題はないが、静止化と
いう目的から大きく外れることになる。

〔発明の目的〕

本発明は上記問題点を解決するためになされた
ものであり、回線選択保護方式のしや断器引外し
回路に半導体スイツチング素子を適用した場合で
も、事故回線側のしや断器に確実にしや断電流が
流れたことを確認して、健全回線の誤しや断を防
止し得る回線選択継電装置を提供することを目的
としている。

〔発明の概要〕

本発明では、従来の回線選択リレー及び故障検
出リレーの各接点に代えて、半導体スイツチング
素子を用いたトリツプ回路とし、この半導体スイ
ツチング素子のオン・オフ操作をフリツプ・フロ
ツプ素子と論理回路とによつて構成し、他回線の
しや断器を引外する指令がないことで「１」とな
る信号をフリツプ・フロツプ素子のセツト側入力
とし、両回線しや断器の少なくとも一方が閉じて
いることで「１」となる信号をリセツト側入力と
し、リセツト側入力が「０」の時にセツト側入力
を保持するように動作させることにより、各半導
体スイツチング素子を操作させ、従来の接点操作
の場合による選択性と同様な動作結果を静止化に
ても得るようにしたものである。

〔発明の実施例〕

以下図面を参照して実施例を説明する。第１図
は本発明による回線選択継電装置の一実施例図で
ある。

第１図において、５Ｃ１，５Ｄ１は半導体スイ
ツチング素子であり、従来例で説明した主検出リ
レー及び故障検出リレーの接点１MX，１FXに
対応している。５Ａ１，５Ａ２は半導体スイツチ
ング素子５Ｃ１，５Ｄ１のゲート回路に接続され
たゲート入力インターフエイスで、第１回線側の
デイジタルリレー１Ａからの入力が導入される。
前記したデイジタルリレー１Ａ内にはインヒビツ
ト回路６３Ｍ，６３Ｆがあり、インヒビツト回路
６３Ｍ及び６３Ｆの禁止入力端は共通になつてフ
リツプ・フロツプFF１の出力端に接続される。
インヒビツト回路６３Ｍ，６３Ｆの夫々他方の入
力端には主検出リレー１Ｍ及び故障検出リレー１
Ｆの入力が接続され、更にフリツプ・フロツプ回
路FF１のセツト入力端Ｓには後述する第２回線
側からの２５０TL出力が接続され、又リセツト
端Ｒは第２回線側のフリツプ・フロツプFF２に
共通接続され、NAND回路６２に接続される。
なおNAND回路６２には第１回線及び第２回線
の各しや断器のパレツトスイツチの開閉信号１５
２Ａ，２５２Ａが入力される。又、半導体スイツ
チング素子５Ｃ１，５Ｄ１には夫々並列にフオト
カプラー６Ａ１，６Ｂ１が抵抗６４を介して接続
され、２次例のフオトトランジスタはNOR₁回路
６１を介して、第２回線用のデイジタルリレー内
にあるフリツプ・フロツプFF２のセツト入力端
子Ｓに接続されている。なお１５２−ａ，２５２
−ａはしや断器のパレツトスイツチである。以上
の説明は第１回線側についてであるが、第２回線
側も全く同様である。そして第２回線側のNOR
回路６１₂からの出力２５０TLが第１回線用FF
１のセツト入力端Ｓに入力される。

上記構成を有する回線選択継電装置の動作を説
明する。

先ず定常状態から説明する。第１回線しや断器
１LCB及び第２回線しや断器２LCBが共に閉時
は、論理信号１５２Ａ，２５２Ａは共に「１」で
あり、NAND回路６２の出力は「０」になつて
いる。したがつて、フリツプ・フロツプ（FF１，
FF２）のリセツトＲ側に「０」の信号が入り、
フリツプ・フロツプ（FF１，FF２）は共にセツ
ト信号の状態に依存する。又、半導体スイツチン
グ素子５Ｃ１，５Ｄ１は共にOFF状態（順阻止
状態）にあり、ホトカプラー６Ａ１，６Ｂ１の１
次側に制限抵抗６４を介して電流が流れ、ホトカ
プラー６Ａ１，６Ｂ１の出力が共に「１」で、
NORゲート６１を介して第２回線２Ｌ側デイジ
タルリレー１Ｂに取込まれ、フリツプ・フロツプ
FF２のセツトＳ側に入力される。第２回線２Ｌ
側のホトカプラーについても同様のことが言え
る。即ち、デイジタルリレー１Ａに取込まれる第
２回線２Ｌ側からのホトカプラー出力２５０TL
は、フリツプ・フロツプFF１のセツトＳ側に入
力される。したがつてフリツプ・フロツプFF１
の出力が「０」の状態でインヒビツト回路６３
Ｍ，６３Ｆに入力されている。

次に第１回線１Ｌ側に第５図ａに示す事故が発
生した場合の応動を説明する。即ち、第１回線１
Ｌに内部事故が発生すると、デイジタルリレー１
Ａの主検出リレー１Ｍ及び故障検出リレー１Ｆが
動作状態になり、デイジタルリレー１Ａのインヒ
ビツト回路６３Ｍ，６３Ｆの出力が共に「１」
で、ゲート入力インターフエイス５Ａ１，５Ｂ１
を介して半導体スイツチング素子５Ｃ１，５Ｄ１
が共にターンオンして、第６図に示す特性の高導
通領域に入り、しや断器１LCBのコイル１５２
TCに電流が流れて動作することになる。その結
果第１回線１Ｌ側しや断器１LCBがしや断動作
することにより、NAND回路６２に第１回線１
Ｌしや断器１LCBの開時「０」なる信号１５２
Ａが入力され、NAND回路６２の出力が「１」
となり、前述したフリツプ・フロツプFF２のリ
セツト側に「１」が入力され、デイジタルリレー
１Ｂの出力が「０」側に阻止され、第１回線１Ｌ
側事故でしや断器が開になつても第５図のｂに相
当する状態でありながら、第２回線２Ｌ側しや断
器２LCBに引外し指令が出力されて健全回線側
の誤しや断を防止することができる。前述の説明
中に再三記しているデイジタルリレー１Ａ，１Ｂ
中のフリツプ・フロツプFF１，FF２、又はイン
ヒビツト回路６３は全て機能を説明するためのも
のであり、実際には取込まれたしや断器情報等は
プログラムで処理し、前記機能を満足するように
処理される。第２図にデイジタルリレーの構成図
を示す。第２図中の電流入力変成器CT及び電圧
入力変成器PDを介して得られる電流、電圧を所
定の出力レベルに変換する入力変換器２１に入力
する。その出力は所望外の周波数成分を除くため
のフイルター２２に入力され、その出力は一定の
サンプリング周期でサンプリングして次サンプリ
ングまでホールドするサンプルホールド回路
（Ｓ／Ｈ）２３及びその並列出力を直列データに
変換するMPX２４を介してアナログデイジタル
変換器（Ａ／Ｄ）２５にてデイジタル量に変換さ
れる。デイジタル量に変換されたデータはデータ
メモリー（RAM）２６に格納され、保護演算プ
ログラムを記憶するプログラムメモリー２７に従
つてCPU２８にて所定の保護演算を実行する。
又、保護演算に必要な１Ｌ側、２Ｌ側しや断器の
開閉状態を示す補助リレーの接点１５２Ａ，２５
２Ａの状態をインターフエース２９を介して入出
力インターフエース３０に取込む。更に所定の保
護演算及び論理制御した結果を入出力インターフ
エース３０及び外部機構インターフエースを介し
て引外し回路指令を出力する。即ち引外し回路指
令としては、第１図の出力１Ｍ，１Ｆとインヒビ
ツト回路を通した出力が該当する。又第２図の整
定部３１はリレー動作判定演算等に必要な整定値
を取込むためのインターフエース及及専用メモリ
ーを内蔵している。

本発明は半導体スイツチング素子のみを対称に
して記述したが、前記素子に代わつて従来からの
補助リレー接点を適用した引外し回路においても
同様の効果を期待できることは言うまでもない。
その一例を第３図に示す。第３図の補助リレー１
MX，１FX及び２MX，２FXは第４図の補助リ
レーと同目的のものであることは言うまでもな
い。

〔発明の効果〕

以上の如く本発明では低位系統の保護方式とし
て汎く適用されている２回線送電線保護を目的と
する回線選択保護方式のしや断器引外し回路に半
導体スイツチング素子を適用した場合でも、事故
回線側のしや断器に確実にしや断電流が流れたこ
とを確認して、健全回線側の誤しや断を防止でき
る。

【図面の簡単な説明】

第１図は本発明による回線選択継電装置に適用
される回線間トリツプ阻止回路の実施例図、第２
図は本発明の適用リレーであるデイジタルリレー
の構成図、第３図は回線間トリツプ阻止回路の他
の実施例図、第４図は従来の引外し回路例図、第
５図は回線選択保護方式のしや断器引外し回路の
相互阻止機能の必要性を示す図、第６図は半導体
スイツチング素子の特性図、第７図は半導体スイ
ツチング素子のしや断器引外し回路例を示す図で
ある。 １Ａ，１Ｂ……デイジタルリレー、５Ａ，５Ｂ
……半導体スイツチング素子ゲート入力インター
フエース、５Ｃ，５Ｄ……SCR回路、６Ａ１，
６Ｂ１，６Ｃ１，６Ｄ１……ホトカプラー回路。

Claims (1)

【特許請求の範囲】
1. １ ２回線送電線の保護を行なう回線選択継電装
   置において、事故回線の選択機能を有する第１の
   手段と、事故発生を検出する第２の手段と、他回
   線のしや断器を引外する指令がないことで「１」
   となる信号をセツト側入力とし、両回線のしや断
   器の少なくとも一方が閉じていることで「１」と
   なる信号をリセツト側入力とし、リセツト側入力
   が「０」の時にセツト側入力を保持するフリツプ
   フロツプ機能を有する第３の手段と、第３の手段
   のノツト出力と前記第１の手段の出力とを入力と
   するアンド機能を有する第４の手段と、第３の手
   段のノツト出力と前記第２の手段の出力とを入力
   とするアンド機能を有する第５の手段と、第４の
   手段の出力を入力として所定のレベルに変換する
   第６の手段と、第５の手段の出力を入力として所
   定のレベルに変換する第７の手段と、第６の手段
   及び第７の手段の出力が各ゲートに入力してアノ
   ード・カソード間にしや断器引外し電流を流す制
   御極付制御整流素子からなる第８の手段及び第９
   の手段と、第８の手段及び第９の手段のアノー
   ド・カソード間に所定の電圧が印加されているこ
   とを検出する第10の手段及び第11の手段と、第10
   の手段及び第11の手段との出力を入力として各々
   が共に「０」の状態にある時「１」と判断する、
   即ち自回線の引外し回路に引外し指令が出力され
   ていないことを検出する第12の手段とからなるこ
   とを特徴とする回線選択継電装置。