JPH05210971A - マルチポートメモリ - Google Patents
マルチポートメモリInfo
- Publication number
- JPH05210971A JPH05210971A JP4015979A JP1597992A JPH05210971A JP H05210971 A JPH05210971 A JP H05210971A JP 4015979 A JP4015979 A JP 4015979A JP 1597992 A JP1597992 A JP 1597992A JP H05210971 A JPH05210971 A JP H05210971A
- Authority
- JP
- Japan
- Prior art keywords
- data
- access memory
- memory
- random access
- image
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dram (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】
【目的】 本発明は、計算記上で作成された図形や文字
と合わせてビデオ信号等の画像データを表示するマルチ
メディア表示装置に用いる画像メモリに関するものであ
り、表示モニタと異なるフレ−ムレ−トの画像を表示す
る場合に追越しノイズを削除することができるマルチポ
−トメモリを提供することを目的とする。 【構成】 書き込み画像データを入力する第１のシリア
ルアクセスメモリ４と、第１のシリアルアクセスメモリ
４より１行のデータを転送する第１のランダムアクセス
メモリ１−１と、第１のランダムアクセスメモリ１−１
の記憶データを保持する第２のランダムアクセスメモリ
１−２と、第１のランダムアクセスメモリ１−１と第２
のランダムアクセスメモリ１−２間のデータ転送を行う
転送ゲートと、第２のランダムアクセスメモリ１−２の
１行のデータを転送する第２のシリアルアクセスメモリ
５を備え、第２のシリアルアクセスメモリ５より表示デ
ータを読みだす。
と合わせてビデオ信号等の画像データを表示するマルチ
メディア表示装置に用いる画像メモリに関するものであ
り、表示モニタと異なるフレ−ムレ−トの画像を表示す
る場合に追越しノイズを削除することができるマルチポ
−トメモリを提供することを目的とする。 【構成】 書き込み画像データを入力する第１のシリア
ルアクセスメモリ４と、第１のシリアルアクセスメモリ
４より１行のデータを転送する第１のランダムアクセス
メモリ１−１と、第１のランダムアクセスメモリ１−１
の記憶データを保持する第２のランダムアクセスメモリ
１−２と、第１のランダムアクセスメモリ１−１と第２
のランダムアクセスメモリ１−２間のデータ転送を行う
転送ゲートと、第２のランダムアクセスメモリ１−２の
１行のデータを転送する第２のシリアルアクセスメモリ
５を備え、第２のシリアルアクセスメモリ５より表示デ
ータを読みだす。
Description
【０００１】
【産業上の利用分野】本発明は半導体記憶装置に関する
ものであり、特に、画像メモリに利用すると有効である
マルチポートメモリに関するものである。
ものであり、特に、画像メモリに利用すると有効である
マルチポートメモリに関するものである。
【０００２】
【従来の技術】計算機上で作成した図形や文字等の画像
データをラスタースキャン型ＣＲＴの画面上に表示する
画像表示装置においては、フレームバッファと呼ばれる
表示画像データを記憶するメモリが必要である。計算機
上で作成した図形や文字を表示するためのメモリとして
は、ランダムアクセスメモリとシリアルアクセスメモリ
を有し、計算機上で作成したＣＲＴ上の任意の位置に発
生される画像データをランダムアクセスメモリへ書き込
むためのランダムポートと、ランダムアクセスメモリの
一行のデータをシリアルアクセスメモリへ転送し、ＣＲ
Ｔへの表示に必要な連続データの読み出しをシリアルア
クセスメモリから行なうシリアルポートを備えたデュア
ルポートメモリが一般に用いられる。近年の情報処理技
術の向上により、このような画像表示装置に計算機上で
作成した図形や文字と合わせてビデオ信号等を表示する
マルチメディア表示機能が要求されている。このような
マルチメディア表示装置に用いる画像メモリには計算機
上で作成した図形や文字デ−タを書き込むランダムポー
トと、ＣＲＴへの表示に必要な連続データの読み出しを
行なうシリアルポートに加えビデオ信号等を書き込むた
めのシリアルポートを備えたトリプルポ−トメモリが用
いられる。
データをラスタースキャン型ＣＲＴの画面上に表示する
画像表示装置においては、フレームバッファと呼ばれる
表示画像データを記憶するメモリが必要である。計算機
上で作成した図形や文字を表示するためのメモリとして
は、ランダムアクセスメモリとシリアルアクセスメモリ
を有し、計算機上で作成したＣＲＴ上の任意の位置に発
生される画像データをランダムアクセスメモリへ書き込
むためのランダムポートと、ランダムアクセスメモリの
一行のデータをシリアルアクセスメモリへ転送し、ＣＲ
Ｔへの表示に必要な連続データの読み出しをシリアルア
クセスメモリから行なうシリアルポートを備えたデュア
ルポートメモリが一般に用いられる。近年の情報処理技
術の向上により、このような画像表示装置に計算機上で
作成した図形や文字と合わせてビデオ信号等を表示する
マルチメディア表示機能が要求されている。このような
マルチメディア表示装置に用いる画像メモリには計算機
上で作成した図形や文字デ−タを書き込むランダムポー
トと、ＣＲＴへの表示に必要な連続データの読み出しを
行なうシリアルポートに加えビデオ信号等を書き込むた
めのシリアルポートを備えたトリプルポ−トメモリが用
いられる。
【０００３】このトリプルポートメモリは、例えば１９
９０年５月２４日付「ＥＬＥＣＴＲＯＮＩＣ ＤＥＳＩ
ＧＮ(エレクトロニック テ゛サ゛イン)」Ｐ３７〜４３に記載されてお
り、図４に示す構成からなる。同図において、１は表示
画面に対応する画像データを記憶するメモリセルから成
るランダムアクセスメモリ（ＲＡＭ）であり、アドレス
端子７からのアドレス信号をロウデコーダ２およびカラ
ムデコーダ３に与えることより、ＲＡＭ１内の任意の位
置のメモリセルからのランダムデ−タ端子６に対する書
き込みおよび読みだしを行う。４および５はＲＡＭ１内
の１行分に対応するデータを記憶するシリアルアクセス
メモリ（ＳＡＭａおよびＳＡＭｂ）であり、ＲＡＭ１内
の任意の行とのデ−タ転送が可能である。
９０年５月２４日付「ＥＬＥＣＴＲＯＮＩＣ ＤＥＳＩ
ＧＮ(エレクトロニック テ゛サ゛イン)」Ｐ３７〜４３に記載されてお
り、図４に示す構成からなる。同図において、１は表示
画面に対応する画像データを記憶するメモリセルから成
るランダムアクセスメモリ（ＲＡＭ）であり、アドレス
端子７からのアドレス信号をロウデコーダ２およびカラ
ムデコーダ３に与えることより、ＲＡＭ１内の任意の位
置のメモリセルからのランダムデ−タ端子６に対する書
き込みおよび読みだしを行う。４および５はＲＡＭ１内
の１行分に対応するデータを記憶するシリアルアクセス
メモリ（ＳＡＭａおよびＳＡＭｂ）であり、ＲＡＭ１内
の任意の行とのデ−タ転送が可能である。
【０００４】図５はＲＡＭ１の構成を示すものであり、
ワ−ド線１１〜１４（ＷＬ１〜ＷＬｍ）およびビット線
１５〜１８（ＢＬ１、／（ＢＬ１）〜ＢＬｎ、／（ＢＬ
ｎ）の各交点にトランスファゲ−トとコンデンサにより
構成されるメモリセルが配置されている。ビット線１５
〜１８の信号はセンスアンプ１０−１〜１０−ｎにより
増幅され、カラムデコーダ３、ＳＡＭａ４およびＳＡＭ
ｂ５に供給されている。
ワ−ド線１１〜１４（ＷＬ１〜ＷＬｍ）およびビット線
１５〜１８（ＢＬ１、／（ＢＬ１）〜ＢＬｎ、／（ＢＬ
ｎ）の各交点にトランスファゲ−トとコンデンサにより
構成されるメモリセルが配置されている。ビット線１５
〜１８の信号はセンスアンプ１０−１〜１０−ｎにより
増幅され、カラムデコーダ３、ＳＡＭａ４およびＳＡＭ
ｂ５に供給されている。
【０００５】図４に示す構成のトリプルポ−トメモリを
前述のマルチメディア表示装置に用いる場合には、計算
機上で作成した図形や文字デ−タはランダムデ−タ端子
６を介して、アドレス端子７に与えられるアドレス信号
により指定されたＲＡＭ１内任意の位置に書き込まれ
る。ＲＡＭ１からのランダムデ−タ端子６へのデータ読
みだしにおいては書き込みと同様、アドレス端子７に与
えられるアドレス信号により指定されたＲＡＭ１内任意
の位置の記憶データがランダムデ−タ端子６へ読みださ
れる。
前述のマルチメディア表示装置に用いる場合には、計算
機上で作成した図形や文字デ−タはランダムデ−タ端子
６を介して、アドレス端子７に与えられるアドレス信号
により指定されたＲＡＭ１内任意の位置に書き込まれ
る。ＲＡＭ１からのランダムデ−タ端子６へのデータ読
みだしにおいては書き込みと同様、アドレス端子７に与
えられるアドレス信号により指定されたＲＡＭ１内任意
の位置の記憶データがランダムデ−タ端子６へ読みださ
れる。
【０００６】シリアルデータａ端子８からのビデオデー
タ書き込みにおいては、シリアルデータａ端子８からビ
デオデータがＳＡＭａ４へ書き込まれ、アドレス端子７
に与えられたＲＡＭ１に対する行アドレスにより指定さ
れたＲＡＭ１内の任意の１行にＳＡＭａ４に記憶された
デ−タが転送される。シリアルデータｂ端子９からの表
示データ読みだしにおいては、アドレス端子７に与えら
れたＲＡＭ１に対する行アドレスにより指定されたＲＡ
Ｍ１内の任意の１行のデータがＳＡＭｂ５へ転送され、
連続的にシリアルデータｂ端子９へ読みだされる。
タ書き込みにおいては、シリアルデータａ端子８からビ
デオデータがＳＡＭａ４へ書き込まれ、アドレス端子７
に与えられたＲＡＭ１に対する行アドレスにより指定さ
れたＲＡＭ１内の任意の１行にＳＡＭａ４に記憶された
デ−タが転送される。シリアルデータｂ端子９からの表
示データ読みだしにおいては、アドレス端子７に与えら
れたＲＡＭ１に対する行アドレスにより指定されたＲＡ
Ｍ１内の任意の１行のデータがＳＡＭｂ５へ転送され、
連続的にシリアルデータｂ端子９へ読みだされる。
【０００７】このようにランダムアクセスメモリ（ＲＡ
Ｍ）と、ランダムアクセスメモリに対してデータ転送が
可能な２個のシリアルアクセスメモリ（ＳＡＭａ、ＳＡ
Ｍｂ）を備え、ランダムアクセスメモリに対してのデ−
タ入出力を行うランダムデ−タ端子および２個のシリア
ルアクセスメモリに対してのデ−タ入出力を行う２個の
シリアルデータ端子を備えることにより、マルチメディ
ア表示装置に用いる画像メモリとして、計算機上で作成
した図形や文字と合わせてビデオ信号等を書き込み、表
示のための連続データを読みだしが可能となる。
Ｍ）と、ランダムアクセスメモリに対してデータ転送が
可能な２個のシリアルアクセスメモリ（ＳＡＭａ、ＳＡ
Ｍｂ）を備え、ランダムアクセスメモリに対してのデ−
タ入出力を行うランダムデ−タ端子および２個のシリア
ルアクセスメモリに対してのデ−タ入出力を行う２個の
シリアルデータ端子を備えることにより、マルチメディ
ア表示装置に用いる画像メモリとして、計算機上で作成
した図形や文字と合わせてビデオ信号等を書き込み、表
示のための連続データを読みだしが可能となる。
【０００８】
【発明が解決しようとする課題】ビデオ信号としてＮＴ
ＳＣ信号を書き込み、ワ−クステ−ション等のモニタに
表示する場合には、画像情報を更新するフレ−ムレ−ト
はＮＴＳＣ信号が５９．９４Ｈｚ、モニタは６０Ｈｚ〜
７７Ｈｚと異なるため、追越しノイズと呼ばれるものが
発生する。追越しノイズとは、フレ−ムレ−トの差によ
り、モニタでの表示走査線が入力画像の走査線を追い越
すことにより、モニタ表示画面の上下でＮＴＳＣ信号の
異なるフレ−ムの画像がモニタ表示画面に現われる現象
であり、図６を用いてその説明をおこなう。
ＳＣ信号を書き込み、ワ−クステ−ション等のモニタに
表示する場合には、画像情報を更新するフレ−ムレ−ト
はＮＴＳＣ信号が５９．９４Ｈｚ、モニタは６０Ｈｚ〜
７７Ｈｚと異なるため、追越しノイズと呼ばれるものが
発生する。追越しノイズとは、フレ−ムレ−トの差によ
り、モニタでの表示走査線が入力画像の走査線を追い越
すことにより、モニタ表示画面の上下でＮＴＳＣ信号の
異なるフレ−ムの画像がモニタ表示画面に現われる現象
であり、図６を用いてその説明をおこなう。
【０００９】図６において、４５はモニタおよび入力Ｎ
ＴＳＣ画像を示しており、モニタおよび入力ＮＴＳＣ画
像４５内の各ラインはそれぞれの走査線であるととも
に、フレ−ムバッファを構成するメモリにおいては行を
表すワ−ド線に対応する。入力ＮＴＳＣ画像の走査線を
ａ、モニタ画像の走査線をｂとする。フレ−ムレ−トの
差により（６−１）に示すようにＮＴＳＣ画像の走査線
ａがモニタ画像の走査線ｂに対して先行する状態から、
（６−２）に示すようにモニタ画像の走査線ｂがＮＴＳ
Ｃ画像の走査線ａを追い越す状態が生じる。（６−２）
に示す状態においては、モニタ表示画面上の走査線Ｙよ
り上では入力ＮＴＳＣ画像の新しいフレ−ムの画像を、
走査線Ｙより下では１フレ−ム前の画像を表示すること
になり表示画面が乱れる。この現象はモニタとＮＴＳＣ
画像のフレ−ムレ−ト差の周期で現われ、モニタのフレ
−ムレ−トが６０Ｈｚの場合には、１７秒に１回生じ
る。
ＴＳＣ画像を示しており、モニタおよび入力ＮＴＳＣ画
像４５内の各ラインはそれぞれの走査線であるととも
に、フレ−ムバッファを構成するメモリにおいては行を
表すワ−ド線に対応する。入力ＮＴＳＣ画像の走査線を
ａ、モニタ画像の走査線をｂとする。フレ−ムレ−トの
差により（６−１）に示すようにＮＴＳＣ画像の走査線
ａがモニタ画像の走査線ｂに対して先行する状態から、
（６−２）に示すようにモニタ画像の走査線ｂがＮＴＳ
Ｃ画像の走査線ａを追い越す状態が生じる。（６−２）
に示す状態においては、モニタ表示画面上の走査線Ｙよ
り上では入力ＮＴＳＣ画像の新しいフレ−ムの画像を、
走査線Ｙより下では１フレ−ム前の画像を表示すること
になり表示画面が乱れる。この現象はモニタとＮＴＳＣ
画像のフレ−ムレ−ト差の周期で現われ、モニタのフレ
−ムレ−トが６０Ｈｚの場合には、１７秒に１回生じ
る。
【００１０】このように、モニタ表示画面に異なるフレ
−ムレ−トの画像を表示する場合には、フレ−ムレ−ト
の差により追越しノイズが生じてしまう。
−ムレ−トの画像を表示する場合には、フレ−ムレ−ト
の差により追越しノイズが生じてしまう。
【００１１】本発明は、上述の課題に鑑みてなされ、２
画面分のデ−タを記憶するメモリセルを有し、１画面の
記憶デ−タを他の画面へ転送することにより、追越しノ
イズを削除することができる画像メモリを提供すること
を目的とする。
画面分のデ−タを記憶するメモリセルを有し、１画面の
記憶デ−タを他の画面へ転送することにより、追越しノ
イズを削除することができる画像メモリを提供すること
を目的とする。
【００１２】
【課題を解決するための手段】本発明は上記問題点を解
決するため、アレイ状に配置されたメモリセルがデ−タ
を記憶する第１のコンデンサ、前記第１のコンデンサに
接続された第１のトランスファ−ゲ−ト、前記第１のコ
ンデンサに記憶されたデ−タを保持する第２のコンデン
サ、前記第２のコンデンサに接続された第２のトランス
ファ−ゲ−トと前記第１のコンデンサに記憶されたデ−
タを前記第２のコンデンサへ転送する転送手段により構
成されるランダムアクセスメモリと、前記第１のトラン
スファ−ゲ−トに接続される第１のビット線と、前記第
２のトランスファ−ゲ−トに接続される第２のビット線
と、前記第１のトランスファ−ゲ−トに接続される第１
のワ−ド線と、前記第２のトランスファ−ゲ−トに接続
される第２のワ−ド線と、前記第１のワ−ド線を駆動す
るための第１のロ−デコ−ダと、前記第２のワ−ド線を
駆動するための第２のロ−デコ−ダと、前記第１のビッ
ト線の信号を増幅する第１のセンスアンプと、前記第２
のビット線の信号を増幅する第２のセンスアンプと、前
記第１のビット線との間でデ−タ転送を行うための第１
のシリアルアクセスメモリと、前記第２のビット線との
間でデ−タ転送を行うための第２のシリアルアクセスメ
モリを備えた構成とするものである。
決するため、アレイ状に配置されたメモリセルがデ−タ
を記憶する第１のコンデンサ、前記第１のコンデンサに
接続された第１のトランスファ−ゲ−ト、前記第１のコ
ンデンサに記憶されたデ−タを保持する第２のコンデン
サ、前記第２のコンデンサに接続された第２のトランス
ファ−ゲ−トと前記第１のコンデンサに記憶されたデ−
タを前記第２のコンデンサへ転送する転送手段により構
成されるランダムアクセスメモリと、前記第１のトラン
スファ−ゲ−トに接続される第１のビット線と、前記第
２のトランスファ−ゲ−トに接続される第２のビット線
と、前記第１のトランスファ−ゲ−トに接続される第１
のワ−ド線と、前記第２のトランスファ−ゲ−トに接続
される第２のワ−ド線と、前記第１のワ−ド線を駆動す
るための第１のロ−デコ−ダと、前記第２のワ−ド線を
駆動するための第２のロ−デコ−ダと、前記第１のビッ
ト線の信号を増幅する第１のセンスアンプと、前記第２
のビット線の信号を増幅する第２のセンスアンプと、前
記第１のビット線との間でデ−タ転送を行うための第１
のシリアルアクセスメモリと、前記第２のビット線との
間でデ−タ転送を行うための第２のシリアルアクセスメ
モリを備えた構成とするものである。
【００１３】
【作用】本発明は上記した構成により、書き込んだ画像
デ−タを記憶する第１のコンデンサの記憶デ−タを表示
モニタのフレ−ムレ−トに同期して第２のコンデンサに
転送し、第２のコンデンサの記憶デ−タを読みだし、モ
ニタに表示することが可能となる。したがって、モニタ
の１フレ−ム表示期間内に第２のコンデンサに記憶した
画像デ−タが変化することがなくなるで、追越しノイズ
を削除することができる。
デ−タを記憶する第１のコンデンサの記憶デ−タを表示
モニタのフレ−ムレ−トに同期して第２のコンデンサに
転送し、第２のコンデンサの記憶デ−タを読みだし、モ
ニタに表示することが可能となる。したがって、モニタ
の１フレ−ム表示期間内に第２のコンデンサに記憶した
画像デ−タが変化することがなくなるで、追越しノイズ
を削除することができる。
【００１４】
【実施例】本発明は表示モニタへ与えるフレ−ムバッフ
ァからの読みだしデ−タを、表示モニタの１フレ−ム期
間は変化させないようするため、デ−タを記憶するため
の２個のコンデンサと、該２個のコンデンサ間のデ−タ
転送手段を備えたメモリセルを有する構成としたもので
ある。
ァからの読みだしデ−タを、表示モニタの１フレ−ム期
間は変化させないようするため、デ−タを記憶するため
の２個のコンデンサと、該２個のコンデンサ間のデ−タ
転送手段を備えたメモリセルを有する構成としたもので
ある。
【００１５】図７は、ライン６９を介してカラーマップ
５６に接続されたカラーモニタ５７を有するシステム環
境に用いらている、本発明のマルチポートメモリ５１を
示している。このシステムでは、カラーマップ５６は、
ビデオデータバス６８を介して本発明のマルチポートメ
モリ５１に接続され、マルチポートメモリ５１とカラー
マップ５６はライン６６および６７を介してシリアルポ
ート制御回路５５によって制御されている。
５６に接続されたカラーモニタ５７を有するシステム環
境に用いらている、本発明のマルチポートメモリ５１を
示している。このシステムでは、カラーマップ５６は、
ビデオデータバス６８を介して本発明のマルチポートメ
モリ５１に接続され、マルチポートメモリ５１とカラー
マップ５６はライン６６および６７を介してシリアルポ
ート制御回路５５によって制御されている。
【００１６】マルチポートメモリ５１はデータバス６２
およびアドレスバス６３を介して描画ハードウェア５３
に接続されている。ランダムポート制御回路５４によっ
て、描画ハードウェア５３はライン６４を介して、マル
チポートメモリ５１はライン６５を介して制御されてい
る。描画ハードウェア５３は標準バス６０に接続されて
いるインターフェイス５２にライン６１を介して接続さ
れている。また、マルチポートメモリ５１はシリアルデ
ータライン７１を介してシリアルデータ書き込み回路７
０に接続されている。
およびアドレスバス６３を介して描画ハードウェア５３
に接続されている。ランダムポート制御回路５４によっ
て、描画ハードウェア５３はライン６４を介して、マル
チポートメモリ５１はライン６５を介して制御されてい
る。描画ハードウェア５３は標準バス６０に接続されて
いるインターフェイス５２にライン６１を介して接続さ
れている。また、マルチポートメモリ５１はシリアルデ
ータライン７１を介してシリアルデータ書き込み回路７
０に接続されている。
【００１７】本発明のマルチポートメモリ５１は、カラ
ーモニタ５７に実際に表示されている画像を格納する。
マルチポートメモリ５１に格納されている情報は、ビデ
オデータバス６８を介してカラーマップ５６に順次送ら
れ、カラーモニタ５７に表示される。シリアルポート制
御回路５５は、マルチポートメモリ５１へシリアル読み
だしを行うための行アドレス７２を与えるとともに、マ
ルチポートメモリ５１に格納されている情報のカラーマ
ップ５６への転送を制御する。
ーモニタ５７に実際に表示されている画像を格納する。
マルチポートメモリ５１に格納されている情報は、ビデ
オデータバス６８を介してカラーマップ５６に順次送ら
れ、カラーモニタ５７に表示される。シリアルポート制
御回路５５は、マルチポートメモリ５１へシリアル読み
だしを行うための行アドレス７２を与えるとともに、マ
ルチポートメモリ５１に格納されている情報のカラーマ
ップ５６への転送を制御する。
【００１８】カラーモニタ５７に表示する画像を変える
ために、マルチポートメモリ５１内に格納されている情
報を描画ハードウェア５３を介して変更する場合には、
標準バス６０から適宜の命令がインターフェイス５２を
介して描画ハードウェア５３に送られる。ランダムポー
ト制御回路５４は、バス６１から描画ハードウェア５３
が受け取った情報に基づいて、マルチポートメモリ５１
内に格納されている情報の変更を制御する。変更する情
報のアドレスはアドレスバス６３を介して、変更のため
のデータはデータバス６２を介してそれぞれ供給され
る。標準バス６０は、コンピュータに接続されており、
コンピュータにより作成された文字や図形データ等が標
準バス６０を介して描画ハードウェア５３に与えられ
る。
ために、マルチポートメモリ５１内に格納されている情
報を描画ハードウェア５３を介して変更する場合には、
標準バス６０から適宜の命令がインターフェイス５２を
介して描画ハードウェア５３に送られる。ランダムポー
ト制御回路５４は、バス６１から描画ハードウェア５３
が受け取った情報に基づいて、マルチポートメモリ５１
内に格納されている情報の変更を制御する。変更する情
報のアドレスはアドレスバス６３を介して、変更のため
のデータはデータバス６２を介してそれぞれ供給され
る。標準バス６０は、コンピュータに接続されており、
コンピュータにより作成された文字や図形データ等が標
準バス６０を介して描画ハードウェア５３に与えられ
る。
【００１９】またマルチポートメモリ５１内に格納され
ている情報をシリアルデータ書き込み回路７０を介して
変更する場合には、シリアルデータバス７３からシリア
ルデータが与えられる。シリアルデータ書き込み回路７
０はシリアルデータライン７１を介して、マルチポート
メモリ５１内にシリアルデータを転送する。このように
して、マルチポートメモリ５１に格納される情報は修正
される。修正されたマルチポートメモリ５１の格納情報
はシリアルポ−ト制御回路５５からの制御信号６６によ
り表示可能な状態に変更され、ビデオバス６８を介して
カラ−マップ５６へ転送することによりカラーモニタ５
７上の画像を変更することができる。
ている情報をシリアルデータ書き込み回路７０を介して
変更する場合には、シリアルデータバス７３からシリア
ルデータが与えられる。シリアルデータ書き込み回路７
０はシリアルデータライン７１を介して、マルチポート
メモリ５１内にシリアルデータを転送する。このように
して、マルチポートメモリ５１に格納される情報は修正
される。修正されたマルチポートメモリ５１の格納情報
はシリアルポ−ト制御回路５５からの制御信号６６によ
り表示可能な状態に変更され、ビデオバス６８を介して
カラ−マップ５６へ転送することによりカラーモニタ５
７上の画像を変更することができる。
【００２０】図１に本発明におけるマルチポ−トメモリ
構成の一実施例を示す。同図において、１−１および１
−２は表示画面に対応する画像データを記憶するメモリ
セルから成るランダムアクセスメモリ（ＲＡＭａ、ＲＡ
Ｍｂ）であり、ＲＡＭａ１−１はアドレス端子７−１か
らのアドレス信号をロウデコーダ２−１およびカラムデ
コーダ３に与えることより、ＲＡＭａ１−１内の任意の
位置のメモリセルからのランダムデ−タ端子６に対する
書き込みおよび読みだしを行う。ＲＡＭｂ１−２はＲＡ
Ｍａ１−１と等しい記憶容量を持つメモリであり、転送
制御信号４１の制御により転送ゲ−ト４０を介してＲＡ
Ｍａ１−１から転送された記憶データを保持する機能を
有する。
構成の一実施例を示す。同図において、１−１および１
−２は表示画面に対応する画像データを記憶するメモリ
セルから成るランダムアクセスメモリ（ＲＡＭａ、ＲＡ
Ｍｂ）であり、ＲＡＭａ１−１はアドレス端子７−１か
らのアドレス信号をロウデコーダ２−１およびカラムデ
コーダ３に与えることより、ＲＡＭａ１−１内の任意の
位置のメモリセルからのランダムデ−タ端子６に対する
書き込みおよび読みだしを行う。ＲＡＭｂ１−２はＲＡ
Ｍａ１−１と等しい記憶容量を持つメモリであり、転送
制御信号４１の制御により転送ゲ−ト４０を介してＲＡ
Ｍａ１−１から転送された記憶データを保持する機能を
有する。
【００２１】４および５はＲＡＭａ１−１およびＲＡＭ
ｂ１−２内の１行分に対応するデータを記憶するシリア
ルアクセスメモリ（ＳＡＭａおよびＳＡＭｂ）であり、
ＳＡＭａ４はアドレス端子７−１からのアドレス信号に
応じてロ−デコ−ダａ２−１によって指定されたＲＡＭ
ａ１−１内の任意の行とのデ−タ転送が、ＳＡＭｂはア
ドレス端子７−２からのアドレス信号に応じてロ−デコ
−ダｂ２−２によって指定されたＲＡＭｂ１−２内の任
意の行からのデ−タ転送を行う。
ｂ１−２内の１行分に対応するデータを記憶するシリア
ルアクセスメモリ（ＳＡＭａおよびＳＡＭｂ）であり、
ＳＡＭａ４はアドレス端子７−１からのアドレス信号に
応じてロ−デコ−ダａ２−１によって指定されたＲＡＭ
ａ１−１内の任意の行とのデ−タ転送が、ＳＡＭｂはア
ドレス端子７−２からのアドレス信号に応じてロ−デコ
−ダｂ２−２によって指定されたＲＡＭｂ１−２内の任
意の行からのデ−タ転送を行う。
【００２２】図２はＲＡＭａ１−１、ＲＡＭｂ１−２お
よび転送ゲ−ト４０の構成を示すものであり、図３は図
２におけるメモリセルの具体回路構成例を示すものであ
る。ＲＡＭａ１−１、ＲＡＭｂ１−２および転送ゲ−ト
ＴＧは図２におけるメモリセル内に一体化して構成され
ている。
よび転送ゲ−ト４０の構成を示すものであり、図３は図
２におけるメモリセルの具体回路構成例を示すものであ
る。ＲＡＭａ１−１、ＲＡＭｂ１−２および転送ゲ−ト
ＴＧは図２におけるメモリセル内に一体化して構成され
ている。
【００２３】ワ−ド線１１−１〜１４−１（ＷＬａ１〜
ＷＬａｍ）、ビット線１５−１〜１８−１（ＢＬａ１、
／（ＢＬａ１）〜ＢＬａｎ、／（ＢＬａｎ）およびワ−
ド線１１−２〜１４−２（ＷＬｂ１〜ＷＬｂｍ）、ビッ
ト線１５−２〜１８−２（ＢＬｂ１、／（ＢＬｂ１）〜
ＢＬｂｎ、／（ＢＬｂｎ）の各交点に図２に示すような
メモリセルｍｃが配置されている。
ＷＬａｍ）、ビット線１５−１〜１８−１（ＢＬａ１、
／（ＢＬａ１）〜ＢＬａｎ、／（ＢＬａｎ）およびワ−
ド線１１−２〜１４−２（ＷＬｂ１〜ＷＬｂｍ）、ビッ
ト線１５−２〜１８−２（ＢＬｂ１、／（ＢＬｂ１）〜
ＢＬｂｎ、／（ＢＬｂｎ）の各交点に図２に示すような
メモリセルｍｃが配置されている。
【００２４】各メモリセルｍｃは図３に示すように、２
個のトランスファゲ−トＴ１（３０）、Ｔ４（３３）と
２個のコンデンサＣ１（３４）、Ｃ２（３５）および２
個のトランジスタＴ２（３１）、Ｔ３（３２）より成る
転送ゲート（ＴＧ）により構成される。コンデンサＣ１
（３４）にはワ−ド線ＷＬａによりトランスファゲ−ト
Ｔ１（３０）が駆動され導通状態となることにより、ビ
ットＢＬａを介してデータが書き込まれるとともに読み
だされる。転送ゲ−トＴＧはトランジスタＴ２（３１）
およびＴ３（３２）で構成されており、転送制御信号か
らの制御によりトランジスタＴ３（３２）を導通するこ
とにより、コンデンサＣ１（３４）に蓄えられている電
荷に相当する電荷がトランジスタＴ２（３１）により供
給されコンデンサＣ２（３５）に蓄えられる。コンデン
サＣ２（３５）に蓄えられデータはワ−ド線ＷＬｂによ
りトランスファゲ−トＴ４（３３）が駆動され導通状態
となることにより、ビットＢＬｂを介して読みだされ
る。
個のトランスファゲ−トＴ１（３０）、Ｔ４（３３）と
２個のコンデンサＣ１（３４）、Ｃ２（３５）および２
個のトランジスタＴ２（３１）、Ｔ３（３２）より成る
転送ゲート（ＴＧ）により構成される。コンデンサＣ１
（３４）にはワ−ド線ＷＬａによりトランスファゲ−ト
Ｔ１（３０）が駆動され導通状態となることにより、ビ
ットＢＬａを介してデータが書き込まれるとともに読み
だされる。転送ゲ−トＴＧはトランジスタＴ２（３１）
およびＴ３（３２）で構成されており、転送制御信号か
らの制御によりトランジスタＴ３（３２）を導通するこ
とにより、コンデンサＣ１（３４）に蓄えられている電
荷に相当する電荷がトランジスタＴ２（３１）により供
給されコンデンサＣ２（３５）に蓄えられる。コンデン
サＣ２（３５）に蓄えられデータはワ−ド線ＷＬｂによ
りトランスファゲ−トＴ４（３３）が駆動され導通状態
となることにより、ビットＢＬｂを介して読みだされ
る。
【００２５】ビット線１５−１〜１８−１の信号はセン
スアンプ１０ａ−１〜１０ａ−ｎにより増幅されカラム
デコーダ３、ＳＡＭａ４に供給され、ビット線１５−２
〜１８−２の信号はセンスアンプ１０ｂ−１〜１０ｂ−
ｎにより増幅されＳＡＭｂ５に供給されている。
スアンプ１０ａ−１〜１０ａ−ｎにより増幅されカラム
デコーダ３、ＳＡＭａ４に供給され、ビット線１５−２
〜１８−２の信号はセンスアンプ１０ｂ−１〜１０ｂ−
ｎにより増幅されＳＡＭｂ５に供給されている。
【００２６】図１に示す構成のトリプルポ−トメモリを
前述のマルチメディア表示装置に用いる場合には、計算
機上で作成した図形や文字デ−タはランダムデ−タ端子
６を介して、アドレス端子７からロ−デコ−ダａ２−１
およびカラムデコ−ダ３に与えられるアドレス信号によ
り指定されたＲＡＭａ１−１内任意の位置に書き込まれ
る。ＲＡＭａ１−１からのランダムデ−タ端子６へのデ
ータ読みだしにおいては書き込みと同様、アドレス端子
７に与えられるアドレス信号により指定されたＲＡＭａ
１−１内任意の位置の記憶データがランダムデ−タ端子
６へ読みだされる。
前述のマルチメディア表示装置に用いる場合には、計算
機上で作成した図形や文字デ−タはランダムデ−タ端子
６を介して、アドレス端子７からロ−デコ−ダａ２−１
およびカラムデコ−ダ３に与えられるアドレス信号によ
り指定されたＲＡＭａ１−１内任意の位置に書き込まれ
る。ＲＡＭａ１−１からのランダムデ−タ端子６へのデ
ータ読みだしにおいては書き込みと同様、アドレス端子
７に与えられるアドレス信号により指定されたＲＡＭａ
１−１内任意の位置の記憶データがランダムデ−タ端子
６へ読みだされる。
【００２７】シリアルデータａ端子８からのビデオデー
タ書き込みにおいては、シリアルデータａ端子８からビ
デオデータがＳＡＭａ４へ書き込まれ、アドレス端子７
−１からＲＡＭａ１−１に対する行アドレスを与え、ロ
−デコ−ダａ２−１によって指定されたＲＡＭａ１−１
内の任意の１行に対してＳＡＭａ４に記憶されたデ−タ
が転送される。ＲＡＭａ１−１に書き込まれたデータは
シリアルデータｂ端子９に接続される表示モニタのフレ
−ムレ−トに同期した転送制御信号４１により、転送ゲ
ート４０を介してＲＡＭｂ１−２へ転送される。
タ書き込みにおいては、シリアルデータａ端子８からビ
デオデータがＳＡＭａ４へ書き込まれ、アドレス端子７
−１からＲＡＭａ１−１に対する行アドレスを与え、ロ
−デコ−ダａ２−１によって指定されたＲＡＭａ１−１
内の任意の１行に対してＳＡＭａ４に記憶されたデ−タ
が転送される。ＲＡＭａ１−１に書き込まれたデータは
シリアルデータｂ端子９に接続される表示モニタのフレ
−ムレ−トに同期した転送制御信号４１により、転送ゲ
ート４０を介してＲＡＭｂ１−２へ転送される。
【００２８】シリアルデータｂ端子９からの表示データ
読みだしにおいては、アドレス端子７−２からＲＡＭｂ
１−２に対する行アドレスを与え、ロ−デコ−ダｂ２−
２によって指定されたＲＡＭｂ１−２内の任意の１行の
データがＳＡＭｂ５へ転送され、ＳＡＭｂ５から連続的
にシリアルデータｂ端子９へ読みだされる。
読みだしにおいては、アドレス端子７−２からＲＡＭｂ
１−２に対する行アドレスを与え、ロ−デコ−ダｂ２−
２によって指定されたＲＡＭｂ１−２内の任意の１行の
データがＳＡＭｂ５へ転送され、ＳＡＭｂ５から連続的
にシリアルデータｂ端子９へ読みだされる。
【００２９】このように２個のランダムアクセスメモリ
（ＲＡＭａ、ＲＡＭｂ）と、該２個のランダムアクセス
メモリ間のデータ転送手段と、それぞれのランダムアク
セスメモリに対してデータ転送が可能な２個のシリアル
アクセスメモリ（ＳＡＭａ、ＳＡＭｂ）を備え、ランダ
ムアクセスメモリに対してのデ−タ入出力を行うランダ
ムデ−タ端子および２個のシリアルアクセスメモリに対
してのデ−タ入出力を行う２個のシリアルデータ端子を
備えることにより、一方のシリアルデータ端子からの書
き込みデータに依存されずに、他方のシリアルデータ端
子からランダムアクセスメモリ全体のデータ読みだしが
可能となる。
（ＲＡＭａ、ＲＡＭｂ）と、該２個のランダムアクセス
メモリ間のデータ転送手段と、それぞれのランダムアク
セスメモリに対してデータ転送が可能な２個のシリアル
アクセスメモリ（ＳＡＭａ、ＳＡＭｂ）を備え、ランダ
ムアクセスメモリに対してのデ−タ入出力を行うランダ
ムデ−タ端子および２個のシリアルアクセスメモリに対
してのデ−タ入出力を行う２個のシリアルデータ端子を
備えることにより、一方のシリアルデータ端子からの書
き込みデータに依存されずに、他方のシリアルデータ端
子からランダムアクセスメモリ全体のデータ読みだしが
可能となる。
【００３０】以上のように本実施例によれば、マルチポ
−トメモリを計算機上で作成した図形や文字等の画像デ
ータと同時にＮＴＳＣなどのビデオデ−タを同一モニタ
画面上に表示するマルチメディア表示装置に適用する場
合には、ビデオデ−タの書き込みとは無関係に、固定さ
れた一画面のデータを読みだしモニタに表示することが
できるので、簡単な構成で追越しノイズの発生しないシ
ステムを実現できる。
−トメモリを計算機上で作成した図形や文字等の画像デ
ータと同時にＮＴＳＣなどのビデオデ−タを同一モニタ
画面上に表示するマルチメディア表示装置に適用する場
合には、ビデオデ−タの書き込みとは無関係に、固定さ
れた一画面のデータを読みだしモニタに表示することが
できるので、簡単な構成で追越しノイズの発生しないシ
ステムを実現できる。
【００３１】
【発明の効果】本発明のマルチポ−トメモリを計算機上
で作成した図形や文字等の画像データと同時にＮＴＳＣ
などのビデオデ−タを同一モニタ画面上に表示するマル
チメディア表示装置に適用する場合には、ビデオデ−タ
の書き込みとは無関係に、固定された一画面のデータを
読みだしモニタに表示することができるので、簡単な構
成で追越しノイズの発生しないシステムを実現できる。
で作成した図形や文字等の画像データと同時にＮＴＳＣ
などのビデオデ−タを同一モニタ画面上に表示するマル
チメディア表示装置に適用する場合には、ビデオデ−タ
の書き込みとは無関係に、固定された一画面のデータを
読みだしモニタに表示することができるので、簡単な構
成で追越しノイズの発生しないシステムを実現できる。
【００３２】また、計算機上で作成した図形や文字等の
画像データを表示する画像表示装置においては、２個の
フレ−ムバッファを有し、一方のフレ−ムバッファに図
形や文字等の画像データを書き込んでいる期間は他方の
フレ−ムバッファから表示データを読みだし、一方のフ
レ−ムバッファに図形や文字等の画像データを書き終え
た時点で表示データの読みだしを開始し、他方のフレ−
ムバッファに図形や文字等の画像データを書き込むダブ
ルバッファと呼ばれる機能がアニメ−ションの作成等に
広く用いられている。このようなダブルバッファ機能を
実現するためにはフレ−ムバッファを２個備えなくては
ならないため、システムを構成するには膨大な部品点数
を必要としていた。本発明のマルチポ−トメモリをこの
ダブルバッファ機能を必要とするシステムに用いること
により、計算機上で作成した図形や文字等の画像データ
を一方のランダムアクセスメモリ（ＲＡＭａ）に書き込
み、書き込みが終了した時点で他方のランダムアクセス
メモリ（ＲＡＭｂ）へ転送し、ランダムアクセスメモリ
（ＲＡＭｂ）から表示データを読みだすことにより上記
のダブルバッファ機能実現することができるので、フレ
−ムバッファを１個備えるだけでダブルバッファ機能を
構成でき、部品点数の削減にきわめて有効である。この
ように本発明は実用上きわめて有用である。
画像データを表示する画像表示装置においては、２個の
フレ−ムバッファを有し、一方のフレ−ムバッファに図
形や文字等の画像データを書き込んでいる期間は他方の
フレ−ムバッファから表示データを読みだし、一方のフ
レ−ムバッファに図形や文字等の画像データを書き終え
た時点で表示データの読みだしを開始し、他方のフレ−
ムバッファに図形や文字等の画像データを書き込むダブ
ルバッファと呼ばれる機能がアニメ−ションの作成等に
広く用いられている。このようなダブルバッファ機能を
実現するためにはフレ−ムバッファを２個備えなくては
ならないため、システムを構成するには膨大な部品点数
を必要としていた。本発明のマルチポ−トメモリをこの
ダブルバッファ機能を必要とするシステムに用いること
により、計算機上で作成した図形や文字等の画像データ
を一方のランダムアクセスメモリ（ＲＡＭａ）に書き込
み、書き込みが終了した時点で他方のランダムアクセス
メモリ（ＲＡＭｂ）へ転送し、ランダムアクセスメモリ
（ＲＡＭｂ）から表示データを読みだすことにより上記
のダブルバッファ機能実現することができるので、フレ
−ムバッファを１個備えるだけでダブルバッファ機能を
構成でき、部品点数の削減にきわめて有効である。この
ように本発明は実用上きわめて有用である。
【図１】本発明の一実施例におけるマルチポートメモリ
の構成図
の構成図
【図２】同メモリにおけるランダムアクセスメモリの一
構成図
構成図
【図３】同メモリにおけるメモリセルの一回路構成図
【図４】従来のマルチポートメモリの構成図
【図５】同メモリにおけるランダムアクセスメモリの構
成図
成図
【図６】追越しノイズの説明図
【図７】本発明のマルチポートメモリを用いたシステム
構成の説明図
構成の説明図
１−１、１−２ ランダムアクセスメモリ ２−１、２−２ ロウデコーダ ３ カラムデコーダ ４，５ シリアルアクセスメモリ ６ ランダムデ−タ端子 ７ アドレス端子 ８、９ シリアルデ−タ端子 ４０ 転送ゲート ４１ 転送制御信号
Claims (1)
- 【請求項１】アレイ状に配置されたメモリセルがデ−タ
を記憶する第１のコンデンサ、前記第１のコンデンサに
接続された第１のトランスファ−ゲ−ト、前記第１のコ
ンデンサに記憶されたデ−タを保持する第２のコンデン
サ、前記第２のコンデンサに接続された第２のトランス
ファ−ゲ−ト、前記第１のコンデンサに記憶されたデ−
タを前記第２のコンデンサへ転送する転送手段により構
成されるランダムアクセスメモリと、前記第１のトラン
スファ−ゲ−トに接続される第１のビット線と、前記第
２のトランスファ−ゲ−トに接続される第２のビット線
と、前記第１のトランスファ−ゲ−トに接続される第１
のワ−ド線と、前記第２のトランスファ−ゲ−トに接続
される第２のワ−ド線と、前記第１のワ−ド線を駆動す
るための第１のロ−デコ−ダと、前記第２のワ−ド線を
駆動するための第２のロ−デコ−ダと、前記第１のビッ
ト線の信号を増幅する第１のセンスアンプと、前記第２
のビット線の信号を増幅する第２のセンスアンプと、前
記第１のビット線との間でデ−タ転送を行うための第１
のシリアルアクセスメモリと、前記第２のビット線との
間でデ−タ転送を行うための第２のシリアルアクセスメ
モリを備えたことを特徴とするマルチポートメモリ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4015979A JPH05210971A (ja) | 1992-01-31 | 1992-01-31 | マルチポートメモリ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4015979A JPH05210971A (ja) | 1992-01-31 | 1992-01-31 | マルチポートメモリ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05210971A true JPH05210971A (ja) | 1993-08-20 |
Family
ID=11903808
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4015979A Pending JPH05210971A (ja) | 1992-01-31 | 1992-01-31 | マルチポートメモリ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05210971A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998019309A1 (fr) * | 1996-10-30 | 1998-05-07 | Oki Electric Industry Co., Ltd. | Memoire |
| JP2015038797A (ja) * | 2013-07-17 | 2015-02-26 | 株式会社半導体エネルギー研究所 | 半導体装置及びその駆動方法 |
-
1992
- 1992-01-31 JP JP4015979A patent/JPH05210971A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998019309A1 (fr) * | 1996-10-30 | 1998-05-07 | Oki Electric Industry Co., Ltd. | Memoire |
| JP2015038797A (ja) * | 2013-07-17 | 2015-02-26 | 株式会社半導体エネルギー研究所 | 半導体装置及びその駆動方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5473566A (en) | Memory architecture and devices, systems and methods utilizing the same | |
| US5129059A (en) | Graphics processor with staggered memory timing | |
| US5687132A (en) | Multiple-bank memory architecture and systems and methods using the same | |
| US5945974A (en) | Display controller with integrated half frame buffer and systems and methods using the same | |
| JPH0141994B2 (ja) | ||
| US5594474A (en) | VRAM having isolated array sections for providing write functions that will not affect other array sections | |
| US4608678A (en) | Semiconductor memory device for serial scan applications | |
| JP2889149B2 (ja) | 画像表示制御方法及び画像表示制御装置 | |
| JPH11510620A (ja) | 統合されたシステム／フレームバッファメモリ及びシステム、ならびにそれらの使用方法 | |
| JPH05210971A (ja) | マルチポートメモリ | |
| US5500819A (en) | Circuits, systems and methods for improving page accesses and block transfers in a memory system | |
| JP3061824B2 (ja) | 半導体メモリ | |
| JP2907630B2 (ja) | フレームメモリ制御装置 | |
| KR20000018627A (ko) | 높은 멀티 비트 자유도의 반도체 메모리장치 | |
| JPH07160572A (ja) | 画像メモリシステム | |
| JPS6024586A (ja) | 表示デ−タの処理回路 | |
| JPH06223577A (ja) | Ｓｒａｍ | |
| HK1004836A (en) | Display controller with internal half frame buffer and systems and methods using the same | |
| GB2208095A (en) | Display systems | |
| JPH1040412A (ja) | 三次元図形描画方法及びその装置 | |
| JPH0429193A (ja) | 液晶表示装置 | |
| JPH0863138A (ja) | 表示装置 | |
| JPH05151771A (ja) | フレームメモリ装置 | |
| JPS63144490A (ja) | 半導体記憶装置 | |
| JPH05159566A (ja) | デュアルポートメモリ |