JPH0521476A - Ｉｉ−ｖｉ族化合物半導体の製造方法 - Google Patents
Ｉｉ−ｖｉ族化合物半導体の製造方法Info
- Publication number
- JPH0521476A JPH0521476A JP3176711A JP17671191A JPH0521476A JP H0521476 A JPH0521476 A JP H0521476A JP 3176711 A JP3176711 A JP 3176711A JP 17671191 A JP17671191 A JP 17671191A JP H0521476 A JPH0521476 A JP H0521476A
- Authority
- JP
- Japan
- Prior art keywords
- compound semiconductor
- substrate
- group compound
- group
- iii
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
Abstract
(57)【要約】
【目的】 本発明は、III-Ｖ族化合物半導体基板上に結
晶性の優れたII-ＶI族化合物半導体を作製すること目的
とする。 【構成】 III-Ｖ族化合物半導体であるＩｎＰ基板の表
面を、過硫化アンモニウム水溶液を用いて硫化し、続い
て酸素を含まない雰囲気中で３００℃の加熱により基板
表面のイオウを単原子化し、その上にＭＢＥ法をもちい
てII-ＶI族化合物半導体のＣｄＳを結晶成長する。 【効果】 成長直前の熱処理温度の低下が達成され、基
板構成原子の脱離が抑えた平坦な基板が得られ、その上
に作製したII-ＶI族化合物半導体の結晶性が向上する。
晶性の優れたII-ＶI族化合物半導体を作製すること目的
とする。 【構成】 III-Ｖ族化合物半導体であるＩｎＰ基板の表
面を、過硫化アンモニウム水溶液を用いて硫化し、続い
て酸素を含まない雰囲気中で３００℃の加熱により基板
表面のイオウを単原子化し、その上にＭＢＥ法をもちい
てII-ＶI族化合物半導体のＣｄＳを結晶成長する。 【効果】 成長直前の熱処理温度の低下が達成され、基
板構成原子の脱離が抑えた平坦な基板が得られ、その上
に作製したII-ＶI族化合物半導体の結晶性が向上する。
Description
【０００１】
【産業上の利用分野】本発明は、可視短波長域の発光素
子や大きな光非線形性を持つ光機能性素子に用いられる
II-ＶI族化合物半導体に関するもので、特に結晶性の優
れたII-ＶI族化合物半導体薄膜の製造方法に関するもの
である。
子や大きな光非線形性を持つ光機能性素子に用いられる
II-ＶI族化合物半導体に関するもので、特に結晶性の優
れたII-ＶI族化合物半導体薄膜の製造方法に関するもの
である。
【０００２】
【従来の技術】従来のこの分野のII-ＶI族化合物半導体
の製造方法としては、ジャーナル・オブ・バキュウム・
サイエンス・テクノロジーＢ第７巻（１９８９年）８０
７〜８１４頁（Journal of Vacuum Science Technology
B7(1989)p.807〜814）に記載されているように、以下
の成長手順を用いている。
の製造方法としては、ジャーナル・オブ・バキュウム・
サイエンス・テクノロジーＢ第７巻（１９８９年）８０
７〜８１４頁（Journal of Vacuum Science Technology
B7(1989)p.807〜814）に記載されているように、以下
の成長手順を用いている。
【０００３】まず、III-Ｖ族化合物半導体基板を硫酸系
の溶液などで化学的にエッチングして、表面酸化膜のな
い清浄な表面を得る。しかしながら、清浄なIII-Ｖ族化
合物半導体の表面は一般に化学的に非常に活性であるの
で、成長装置へ移送する間に空気などに含まれる酸素と
の反応によって、薄いながらも再び酸化膜を形成する。
そこで、成長直前に、この酸化膜を加熱すること（以下
サーマルエッチングと称す）により脱離させる。こうし
て、清浄な基板表面を得、この上にII-ＶI族化合物半導
体を成長する。
の溶液などで化学的にエッチングして、表面酸化膜のな
い清浄な表面を得る。しかしながら、清浄なIII-Ｖ族化
合物半導体の表面は一般に化学的に非常に活性であるの
で、成長装置へ移送する間に空気などに含まれる酸素と
の反応によって、薄いながらも再び酸化膜を形成する。
そこで、成長直前に、この酸化膜を加熱すること（以下
サーマルエッチングと称す）により脱離させる。こうし
て、清浄な基板表面を得、この上にII-ＶI族化合物半導
体を成長する。
【０００４】
【発明が解決しようとする課題】しかしながら、従来の
方法ではサーマルエッチングの温度が高く、基板からの
Ｖ族原子の脱離が無視できない程多いため、基板表面の
ストイキオメトリーがずれ、表面の平坦性が失われてい
た。したがって、この基板上にIIーＶI族化合物半導体を
形成した場合、結晶性が良くないといった課題があっ
た。
方法ではサーマルエッチングの温度が高く、基板からの
Ｖ族原子の脱離が無視できない程多いため、基板表面の
ストイキオメトリーがずれ、表面の平坦性が失われてい
た。したがって、この基板上にIIーＶI族化合物半導体を
形成した場合、結晶性が良くないといった課題があっ
た。
【０００５】本発明はかかる点に鑑み、結晶性の優れた
II-ＶI族化合物半導体を提供することを目的とする。
II-ＶI族化合物半導体を提供することを目的とする。
【０００６】
【課題を解決するための手段】本発明は、上記問題点を
解決するために、III-Ｖ族化合物半導体基板の表面に硫
化処理を施し、つづいて加熱処理を行い、その上にII-
ＶI族化合物半導体を結晶成長をすることである。
解決するために、III-Ｖ族化合物半導体基板の表面に硫
化処理を施し、つづいて加熱処理を行い、その上にII-
ＶI族化合物半導体を結晶成長をすることである。
【０００７】
【作用】本発明は上記の手段により得られる以下の作用
に基づくものである。
に基づくものである。
【０００８】III-Ｖ族化合物半導体の表面を硫化する
と、３種類の結合が基板表面に存在している。すなわち
III族原子と硫黄原子との結合、Ｖ族原子と硫黄原子と
の結合、硫黄原子と硫黄原子との結合である。このうち
熱的に一番安定であるものは、III族原子と硫黄原子と
の結合であるため、この状態の基板を加熱していくと、
III族原子と硫黄原子との結合が残り、表面に単原子層
程度の硫黄の層が形成される。この温度は酸化膜を熱脱
離させる温度よりも低温であるので、基板からのＶ族原
子の脱離が抑えられ、表面の平坦性を維持できる。この
上にII−VI族化合物半導体を結晶成長すると、基板表面
が平坦であるということから、結晶性の優れたII−VI族
化合物半導体薄膜が形成できるものである。
と、３種類の結合が基板表面に存在している。すなわち
III族原子と硫黄原子との結合、Ｖ族原子と硫黄原子と
の結合、硫黄原子と硫黄原子との結合である。このうち
熱的に一番安定であるものは、III族原子と硫黄原子と
の結合であるため、この状態の基板を加熱していくと、
III族原子と硫黄原子との結合が残り、表面に単原子層
程度の硫黄の層が形成される。この温度は酸化膜を熱脱
離させる温度よりも低温であるので、基板からのＶ族原
子の脱離が抑えられ、表面の平坦性を維持できる。この
上にII−VI族化合物半導体を結晶成長すると、基板表面
が平坦であるということから、結晶性の優れたII−VI族
化合物半導体薄膜が形成できるものである。
【０００９】
【実施例】本発明で用いられる成長手順は以下の通りで
ある。
ある。
【００１０】まず、硫酸系などのエッチャントで清浄に
したIII-Ｖ族化合物半導体基板の表面を硫化する。硫化
した基板を成長装置に移送し、成長直前に、加熱するこ
とにより余分な硫黄を脱離させ、単原子層程度の平坦な
硫化膜を得る。そして、この基板上にII-ＶI族化合物半
導体を成長する。
したIII-Ｖ族化合物半導体基板の表面を硫化する。硫化
した基板を成長装置に移送し、成長直前に、加熱するこ
とにより余分な硫黄を脱離させ、単原子層程度の平坦な
硫化膜を得る。そして、この基板上にII-ＶI族化合物半
導体を成長する。
【００１１】本発明に使用されるIII-Ｖ族化合物半導体
基板には、例えばＧａＡｓ、ＧａＰ、ＩｎＡｓ、Ｉｎ
Ｐ、ＡｌＡｓ、ＡｌＰ、ＧａＳｂ、ＩｎＳｂなどが挙げ
られる。この中でも例えばＧａＰ、ＩｎＰもしくはＡｌ
Ｐ等の燐を含むIII-Ｖ属化合物半導体基板の場合、本発
明の製造方法による加熱処理時の基板からの燐原子の脱
離量は、従来のサーマルエッチング時の脱離量に比べ極
めて少なく、そのため基板表層面の原子組成の変化が少
なく、基板表面が平坦化されるため好ましい。なお、こ
の効果は、燐を含まないIII-Ｖ族化合物半導体が基板で
あっても同様である。
基板には、例えばＧａＡｓ、ＧａＰ、ＩｎＡｓ、Ｉｎ
Ｐ、ＡｌＡｓ、ＡｌＰ、ＧａＳｂ、ＩｎＳｂなどが挙げ
られる。この中でも例えばＧａＰ、ＩｎＰもしくはＡｌ
Ｐ等の燐を含むIII-Ｖ属化合物半導体基板の場合、本発
明の製造方法による加熱処理時の基板からの燐原子の脱
離量は、従来のサーマルエッチング時の脱離量に比べ極
めて少なく、そのため基板表層面の原子組成の変化が少
なく、基板表面が平坦化されるため好ましい。なお、こ
の効果は、燐を含まないIII-Ｖ族化合物半導体が基板で
あっても同様である。
【００１２】硫化処理には、例えば過硫化アンモニウム
（(ＮＨ4)2ＳX、Ｘ＝２〜９）、過硫化カリウム（Ｋ2Ｓ
X、Ｘ＝２〜５）、過硫化ナトリウム（Ｎａ2ＳX、Ｘ＝
２〜５）等のような過硫化物、例えば硫化アンモニウ
ム、硫化ナトリウム、硫化カリウム等のような硫化物、
もしくは硫化水素等が用いられ、硫化処理は液相中ある
いは気相中で行う。このなかも、過硫化物を用いると、
硫化作用の大きさと安全性の点で好ましく、特に、過硫
化アンモニウムを用いると、生成した硫化膜の表面モホ
ロジーが良好であるという点で望ましい。
（(ＮＨ4)2ＳX、Ｘ＝２〜９）、過硫化カリウム（Ｋ2Ｓ
X、Ｘ＝２〜５）、過硫化ナトリウム（Ｎａ2ＳX、Ｘ＝
２〜５）等のような過硫化物、例えば硫化アンモニウ
ム、硫化ナトリウム、硫化カリウム等のような硫化物、
もしくは硫化水素等が用いられ、硫化処理は液相中ある
いは気相中で行う。このなかも、過硫化物を用いると、
硫化作用の大きさと安全性の点で好ましく、特に、過硫
化アンモニウムを用いると、生成した硫化膜の表面モホ
ロジーが良好であるという点で望ましい。
【００１３】加熱処理工程は、酸化膜を新たに形成させ
ないという点で、酸素を含まない雰囲気中で行うのが好
ましい。また、硫化処理後のＶ族原子と硫黄原子との結
合と硫黄原子同士の結合を十分に解離させて、表面には
III族原子と硫黄原子との結合のみを残すという点で、
１５０℃以上に加熱するのが好ましい。
ないという点で、酸素を含まない雰囲気中で行うのが好
ましい。また、硫化処理後のＶ族原子と硫黄原子との結
合と硫黄原子同士の結合を十分に解離させて、表面には
III族原子と硫黄原子との結合のみを残すという点で、
１５０℃以上に加熱するのが好ましい。
【００１４】II-ＶI族化合物半導体は、III-Ｖ族化合物
半導体と格子定数や結晶型が似ているという点で、II族
として亜鉛、カドミウム、VI族として硫黄、セレン、テ
ルルの組み合わせから選ばれる少なくとも１種の化合物
または混晶であることが好ましい。
半導体と格子定数や結晶型が似ているという点で、II族
として亜鉛、カドミウム、VI族として硫黄、セレン、テ
ルルの組み合わせから選ばれる少なくとも１種の化合物
または混晶であることが好ましい。
【００１５】結晶成長法は、比較的に成長温度が低く、
成長前に硫化膜中の硫黄が脱離してしまわないという点
で、分子線エピタキシャル成長法や気相成長法が好まし
い。
成長前に硫化膜中の硫黄が脱離してしまわないという点
で、分子線エピタキシャル成長法や気相成長法が好まし
い。
【００１６】以下、本発明を実施例により詳細に説明す
る。図１は本発明の製造方法の実施例で用いられる化合
物半導体の作製手順を示す工程図である。そして、図２
は本発明の製造方法の実施例で用いられるＭＢＥ装置の
構造を示す概略図である。
る。図１は本発明の製造方法の実施例で用いられる化合
物半導体の作製手順を示す工程図である。そして、図２
は本発明の製造方法の実施例で用いられるＭＢＥ装置の
構造を示す概略図である。
【００１７】まず、硫化処理工程について説明する。基
板としてここではインジウム燐（ＩｎＰ）を用いた。一
般にこれらの基板の表面には酸化膜が形成されているの
で、これを化学的に除去する。化学的除去には硫酸：過
酸化水素：水＝５：１：１のエッチャントを用い、室温
溶液に２分間つけることにより行い、反応の停止は超純
水に置換することにより行う。
板としてここではインジウム燐（ＩｎＰ）を用いた。一
般にこれらの基板の表面には酸化膜が形成されているの
で、これを化学的に除去する。化学的除去には硫酸：過
酸化水素：水＝５：１：１のエッチャントを用い、室温
溶液に２分間つけることにより行い、反応の停止は超純
水に置換することにより行う。
【００１８】なお、酸化膜を除去するには、それぞれの
基板に対して何種類かのプロセスを用いることが可能で
あるが、結晶成長に適したエッチャントであれば、どん
なプロセスを用いてもよい。
基板に対して何種類かのプロセスを用いることが可能で
あるが、結晶成長に適したエッチャントであれば、どん
なプロセスを用いてもよい。
【００１９】また、ここでは酸化膜除去についてだけ述
べたが、エッチング前に基板を清浄にする処理として予
め有機溶液を用いた超音波洗浄などの処理も適用可能で
あることは言うまでもない。
べたが、エッチング前に基板を清浄にする処理として予
め有機溶液を用いた超音波洗浄などの処理も適用可能で
あることは言うまでもない。
【００２０】次にこの清浄な基板の硫化処理として、室
温で過硫化アンモニウム（(ＮＨ4)2ＳX、Ｘ＝２〜９）
水溶液に浸し静かに２分間撹拌した。そしてメチルアル
コールで反応停止を行い、乾燥窒素で基板を乾かす。過
硫化アンモニウム溶液の温度が室温の場合、処理時間は
３０秒以上であれば基板を十分に硫化することができた
が、余裕をみて２〜３分間処理を行うのが好ましい。ま
た、ここで反応停止にメチルアルコールを用いたが、こ
の他超純水や他のアルコールなどの不活性な液体若しく
は溶液であれば何れを用いても同様の効果が得られた。
温で過硫化アンモニウム（(ＮＨ4)2ＳX、Ｘ＝２〜９）
水溶液に浸し静かに２分間撹拌した。そしてメチルアル
コールで反応停止を行い、乾燥窒素で基板を乾かす。過
硫化アンモニウム溶液の温度が室温の場合、処理時間は
３０秒以上であれば基板を十分に硫化することができた
が、余裕をみて２〜３分間処理を行うのが好ましい。ま
た、ここで反応停止にメチルアルコールを用いたが、こ
の他超純水や他のアルコールなどの不活性な液体若しく
は溶液であれば何れを用いても同様の効果が得られた。
【００２１】また、本実施例では硫化処理の手段として
過硫化アンモニウム（(ＮＨ4)2ＳX、Ｘ＝２〜９）を用
いたが、他の過硫化物や硫化物、硫化水素などと反応さ
せて硫化した場合にも、同様の効果が得られた。
過硫化アンモニウム（(ＮＨ4)2ＳX、Ｘ＝２〜９）を用
いたが、他の過硫化物や硫化物、硫化水素などと反応さ
せて硫化した場合にも、同様の効果が得られた。
【００２２】つぎに、加熱処理工程について説明する。
硫化した基板を図２の基板ホルダー３に装着し、真空容
器１を１×１０-8Torr以下程度の高真空まで排気する。
この圧力は、一般的なＭＢＥ成長の成長条件であり、１
×１０-5Torr以下の圧力であればガスの吸着がなく、硫
化基板表面を清浄に保てる。つぎに、基板４を３００℃
に加熱する。この加熱により、基板表面には硫黄原子と
III族原子の結合のみが残り、単原子層程度の硫化膜が
得られる。この硫化膜は反射高速電子線回折（Refrecti
on High Energy Electron Diffraction；ＲＨＥＥＤ）
像によると、熱処理温度が１５０℃以上４５０℃以下で
あれば回折パターンが鋭い筋（以下ストリークと称す）
状であり、表面が平坦であることが確認できた。熱処理
温度が１５０℃以下では、回折パターンはストリーク状
ではあるが、その半値幅は広く、基板表面に付着した硫
黄の脱離が充分でないことが分かった。また、熱処理温
度が４５０℃以上では、回折ストリークの半値幅が増加
し、６００℃以上になると、回折パターンがスポット状
になったことから、硫黄だけでなく、基板の構成元素で
あるＶ族の燐が多量に基板から脱離し、表面が平坦でな
くなったことが分かった。
硫化した基板を図２の基板ホルダー３に装着し、真空容
器１を１×１０-8Torr以下程度の高真空まで排気する。
この圧力は、一般的なＭＢＥ成長の成長条件であり、１
×１０-5Torr以下の圧力であればガスの吸着がなく、硫
化基板表面を清浄に保てる。つぎに、基板４を３００℃
に加熱する。この加熱により、基板表面には硫黄原子と
III族原子の結合のみが残り、単原子層程度の硫化膜が
得られる。この硫化膜は反射高速電子線回折（Refrecti
on High Energy Electron Diffraction；ＲＨＥＥＤ）
像によると、熱処理温度が１５０℃以上４５０℃以下で
あれば回折パターンが鋭い筋（以下ストリークと称す）
状であり、表面が平坦であることが確認できた。熱処理
温度が１５０℃以下では、回折パターンはストリーク状
ではあるが、その半値幅は広く、基板表面に付着した硫
黄の脱離が充分でないことが分かった。また、熱処理温
度が４５０℃以上では、回折ストリークの半値幅が増加
し、６００℃以上になると、回折パターンがスポット状
になったことから、硫黄だけでなく、基板の構成元素で
あるＶ族の燐が多量に基板から脱離し、表面が平坦でな
くなったことが分かった。
【００２３】ここで、本実施例では成長法としてＭＢＥ
法を用いているために、加熱処理はその成長装置を用い
た真空容器内で行ったが、加熱処理としては、真空中に
限らず、酸素を含まない雰囲気中であればよい。しか
し、その場合、加熱処理工程と結晶成長工程の間で酸素
と接すると、酸化膜を形成してしまうために、酸素と接
触しない方法を取ることが望ましい。
法を用いているために、加熱処理はその成長装置を用い
た真空容器内で行ったが、加熱処理としては、真空中に
限らず、酸素を含まない雰囲気中であればよい。しか
し、その場合、加熱処理工程と結晶成長工程の間で酸素
と接すると、酸化膜を形成してしまうために、酸素と接
触しない方法を取ることが望ましい。
【００２４】最後に結晶成長工程について説明する。本
実施例ではＭＢＥ成長法を用いた。結晶成長条件として
は従来法と同じ一般的な条件を用いる。結晶成長温度
は、この場合には例えば３００℃とした。ルツボ６ａ、
７ａの温度はそれぞれ１２０℃程度にし、それぞれ１×
１０ー6Torr程度の適切な強度のカドミウム分子線６ｃ、
硫黄分子線７ｃが得られるようにする。この後シャッタ
ー６ｂ、７ｂを同時に開き、分子線を基板表面に供給
し、結晶成長を行う。
実施例ではＭＢＥ成長法を用いた。結晶成長条件として
は従来法と同じ一般的な条件を用いる。結晶成長温度
は、この場合には例えば３００℃とした。ルツボ６ａ、
７ａの温度はそれぞれ１２０℃程度にし、それぞれ１×
１０ー6Torr程度の適切な強度のカドミウム分子線６ｃ、
硫黄分子線７ｃが得られるようにする。この後シャッタ
ー６ｂ、７ｂを同時に開き、分子線を基板表面に供給
し、結晶成長を行う。
【００２５】以上のような方法によりＩｎＰ基板上に結
晶成長させたＣｄＳは、硫化処理せずに加熱だけのサー
マルエッチングを施した基板上に結晶成長させたものに
比べて、次のような違いが確認された。
晶成長させたＣｄＳは、硫化処理せずに加熱だけのサー
マルエッチングを施した基板上に結晶成長させたものに
比べて、次のような違いが確認された。
【００２６】３０００Å以下の膜厚の試料では、Ｘ線回
折測定において、従来法で作製した試料と比較して、θ
−２θ法の回折ピークの半値幅が３／４程度になり、結
晶性が向上していることが確認された。また、フォトル
ミネッセンス測定において深い準位からの発光が減り、
バンド端近傍の発光が強くなり、欠陥密度が減っている
ことが確認された。
折測定において、従来法で作製した試料と比較して、θ
−２θ法の回折ピークの半値幅が３／４程度になり、結
晶性が向上していることが確認された。また、フォトル
ミネッセンス測定において深い準位からの発光が減り、
バンド端近傍の発光が強くなり、欠陥密度が減っている
ことが確認された。
【００２７】３０００Å以上の試料においては、結晶性
にあまり違いがみられなかったが、これは、Ｘ線回折特
性が試料の深さ方向の平均の特性のを表わすために、全
界面付近の特性が全体の平均の特性に埋もれてしまった
ためであると考えられる。
にあまり違いがみられなかったが、これは、Ｘ線回折特
性が試料の深さ方向の平均の特性のを表わすために、全
界面付近の特性が全体の平均の特性に埋もれてしまった
ためであると考えられる。
【００２８】ここで、本実施例では成長法としてＭＢＥ
法を用いたが、このほか、気相成長法を用いても同様の
効果が得られた。
法を用いたが、このほか、気相成長法を用いても同様の
効果が得られた。
【００２９】II-ＶI族化合物半導体は、II族として亜
鉛、カドミウム、VI族として硫黄、セレン、テルルの組
み合わせから選ばれる少なくとも１種の化合物または混
晶である場合に、この効果が強く現われる。
鉛、カドミウム、VI族として硫黄、セレン、テルルの組
み合わせから選ばれる少なくとも１種の化合物または混
晶である場合に、この効果が強く現われる。
【００３０】なお、上述の実施例では基板としてＩｎＰ
を用いているが、この他、燐を含むIII-Ｖ族化合物半導
体であればガリウム燐、アルミニウム燐基板でも、同じ
硫化処理条件で、同様の効果が得られた。また、燐を含
まなくても、III-Ｖ族化合物半導体であれば、燐の場合
ほど顕著ではないが、同様の効果が得られた。これらの
各種基板を用いたどの場合でも、熱処理温度条件はほと
んど同じであり、１５０℃以上であれば単原子層程度の
硫化膜を形成することができた。
を用いているが、この他、燐を含むIII-Ｖ族化合物半導
体であればガリウム燐、アルミニウム燐基板でも、同じ
硫化処理条件で、同様の効果が得られた。また、燐を含
まなくても、III-Ｖ族化合物半導体であれば、燐の場合
ほど顕著ではないが、同様の効果が得られた。これらの
各種基板を用いたどの場合でも、熱処理温度条件はほと
んど同じであり、１５０℃以上であれば単原子層程度の
硫化膜を形成することができた。
【００３１】また、熱処理温度の上限は基板の構成元素
の蒸気圧によって違ってくるが、基板からのＶ族原子の
脱離が無視できる程度に小さい範囲であればよく、Ｖ族
原子が燐である場合はだいたい４５０℃程度で、ひ素お
よびアンチモンの場合は５００℃程度であった。
の蒸気圧によって違ってくるが、基板からのＶ族原子の
脱離が無視できる程度に小さい範囲であればよく、Ｖ族
原子が燐である場合はだいたい４５０℃程度で、ひ素お
よびアンチモンの場合は５００℃程度であった。
【００３２】また、本実施例では、II-ＶI族化合物半導
体としてＣｄＳを用いたが、このほか、II族として亜
鉛、カドミウム、VI族として硫黄、セレン、テルルの組
み合わせから選ばれる少なくとも１種の化合物または混
晶であっても同様の効果が得られた。
体としてＣｄＳを用いたが、このほか、II族として亜
鉛、カドミウム、VI族として硫黄、セレン、テルルの組
み合わせから選ばれる少なくとも１種の化合物または混
晶であっても同様の効果が得られた。
【００３３】結晶成長法は、比較的に成長温度が低く、
成長前に硫化膜中の硫黄が脱離してしまわないという点
で、分子線エピタキシャル成長法や気相成長法が好まし
い。
成長前に硫化膜中の硫黄が脱離してしまわないという点
で、分子線エピタキシャル成長法や気相成長法が好まし
い。
【００３４】
【発明の効果】以上説明したように、本発明によれば、
III-Ｖ族化合物半導体基板の表面に硫化処理を施し、つ
づいて加熱処理を行い、その後にII-ＶI族化合物半導体
を結晶成長をすることにより、結晶性の優れた薄膜を作
製することができるという効果がある。特に、界面付近
の結晶性が向上し、本発明の製造方法で作製した化合物
半導体薄膜は例えば光学的特性の向上につながり、この
II-ＶI族化合物半導体を例えば光学素子として利用した
場合に、その実用的効果として非常に大きなものとな
る。
III-Ｖ族化合物半導体基板の表面に硫化処理を施し、つ
づいて加熱処理を行い、その後にII-ＶI族化合物半導体
を結晶成長をすることにより、結晶性の優れた薄膜を作
製することができるという効果がある。特に、界面付近
の結晶性が向上し、本発明の製造方法で作製した化合物
半導体薄膜は例えば光学的特性の向上につながり、この
II-ＶI族化合物半導体を例えば光学素子として利用した
場合に、その実用的効果として非常に大きなものとな
る。
【図１】本発明の一実施例における基板処理工程の流れ
図
図
【図２】本発明の一実施例におけるＭＢＥ装置の構造を
しめす概略図
しめす概略図
１ 真空容器
２ 超高真空排気装置
３ 基板ホルダー
４ インジウム燐基板
５ 硫化カドミウム薄膜
６ａ ルツボに入った金属カドミウム
６ｂ シャッター
６ｃ カドミウム分子線
７ａ ルツボに入った硫黄
７ｂ シャッター
７ｃ 硫黄分子線
Claims (6)
- 【請求項１】III-Ｖ族化合物半導体基板の表面を硫化す
る硫化処理工程、前記硫化処理工程後に前記基板に熱を
加える加熱処理工程、前記加熱処理工程後に前記基板上
に半導体結晶を形成する結晶成長工程を有することを特
徴とするII-ＶI族化合物半導体の製造方法。 - 【請求項２】基板が、燐を含むIII-Ｖ族化合物半導体で
あることを特徴とした請求項１記載のII-ＶI族化合物半
導体の製造方法。 - 【請求項３】硫化処理工程が、基板を過硫化物と反応さ
せることを特徴とした請求項１記載のII-ＶI族化合物半
導体の製造方法。 - 【請求項４】過硫化物が、過硫化アンモニウム（(Ｎ
Ｈ4)2ＳX、Ｘ＝２〜９）であることを特徴とした請求項
３記載のII-ＶI族化合物半導体の製造方法。 - 【請求項５】加熱処理工程が、酸素を含まない雰囲気中
で、１５０℃以上に加熱することを特徴とした請求項１
記載のII-ＶI族化合物半導体の製造方法。 - 【請求項６】II-ＶI族化合物半導体が、II族として亜
鉛、カドミウム、VI族として硫黄、セレン、テルルの組
み合わせから選ばれる少なくとも１種の化合物または混
晶であることを特徴とした請求項１記載のII-ＶI族化合
物半導体の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3176711A JPH0521476A (ja) | 1991-07-17 | 1991-07-17 | Ｉｉ−ｖｉ族化合物半導体の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3176711A JPH0521476A (ja) | 1991-07-17 | 1991-07-17 | Ｉｉ−ｖｉ族化合物半導体の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0521476A true JPH0521476A (ja) | 1993-01-29 |
Family
ID=16018426
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3176711A Pending JPH0521476A (ja) | 1991-07-17 | 1991-07-17 | Ｉｉ−ｖｉ族化合物半導体の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0521476A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7045931B2 (en) | 2000-12-07 | 2006-05-16 | Amersham Biosciences Kk | Chip quartz oscillator and liquid-phase sensor |
-
1991
- 1991-07-17 JP JP3176711A patent/JPH0521476A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7045931B2 (en) | 2000-12-07 | 2006-05-16 | Amersham Biosciences Kk | Chip quartz oscillator and liquid-phase sensor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4477308A (en) | Heteroepitaxy of multiconstituent material by means of a _template layer | |
| US3969164A (en) | Native oxide technique for preparing clean substrate surfaces | |
| JPH01500313A (ja) | 化合物半導体材料をエピタキシャル成長させる方法 | |
| TWI442454B (zh) | 用於製備化合物半導體基底的方法 | |
| JPH01225114A (ja) | 半導体薄膜の製造方法 | |
| JPH06177046A (ja) | ヘテロエピタキシャル成長方法 | |
| JP2010521810A (ja) | 半導体ヘテロ構造及びその製造 | |
| JP4301592B2 (ja) | 窒化物半導体層付き基板の製造方法 | |
| JP3855061B2 (ja) | Ｓｉ基板上への化合物半導体薄膜形成方法 | |
| JPH0562911A (ja) | 半導体超格子の製造方法 | |
| JP3007971B1 (ja) | 単結晶薄膜の形成方法 | |
| JPH10290051A (ja) | 半導体装置とその製造方法 | |
| Fronius et al. | Elimination of GaAs oval defects and high-throughput fabrication of selectively doped AlxGa1− xAs/GaAs heterostructures by MBE | |
| JPH0521476A (ja) | Ｉｉ−ｖｉ族化合物半導体の製造方法 | |
| JP2861776B2 (ja) | 保護膜付き半導体ウェハ | |
| JPH08264455A (ja) | 半導体装置及びその製造方法 | |
| JP2001126985A (ja) | 化合物半導体基板 | |
| JP2970236B2 (ja) | ＧａＡｓウェハ及びその製造方法 | |
| KR910009409B1 (ko) | 분자선 에피택시에 사용되는 화합물 반도체 기판의 열에칭처리방법과 그 처리방법 | |
| US5134091A (en) | Quantum effective device and process for its production | |
| JP2003173977A (ja) | 化合物半導体の製造方法 | |
| SG186581A1 (en) | Method for fabricating longitudinally-shaped structures | |
| JPH01214017A (ja) | 分子線エピタキシアル成長方法及び装置 | |
| CN118422163A (zh) | 制备单原子层氮化物的方法 | |
| JP2811535B2 (ja) | Ｉｉｉ−ｖ族化合物薄膜の製造方法 |