JPH0521766A - 半導体基板の製造方法およびそれに用いる研磨装置 - Google Patents
半導体基板の製造方法およびそれに用いる研磨装置Info
- Publication number
- JPH0521766A JPH0521766A JP17030191A JP17030191A JPH0521766A JP H0521766 A JPH0521766 A JP H0521766A JP 17030191 A JP17030191 A JP 17030191A JP 17030191 A JP17030191 A JP 17030191A JP H0521766 A JPH0521766 A JP H0521766A
- Authority
- JP
- Japan
- Prior art keywords
- silicon wafer
- groove
- insulating layer
- semiconductor substrate
- light
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 絶縁層を埋め込まれた溝によって囲まれた素
子領域を有するSOI基板に関し，該素子領域におけるシ
リコン層を均一な厚さに薄層化することを目的とする。 【構成】 例えばSiO2を埋め込まれた分離溝２が形成さ
れたシリコンウエハ１の表面を透明な支持基板６と接合
し, 平面研削によって該シリコンウエハ１の厚さの大半
を薄くしたのち, 透明支持基板６側から溝内に光照射を
行う間に, 該シリコンウエハ１に対して化学的・機械的
研磨を施して, 前記溝内のSiO2が表出するまで薄層化を
続ける。この光照射により, 溝２近傍のシリコンの研磨
速度が増大し, 該溝によって囲まれた素子領域内が均一
に薄層化される。
子領域を有するSOI基板に関し，該素子領域におけるシ
リコン層を均一な厚さに薄層化することを目的とする。 【構成】 例えばSiO2を埋め込まれた分離溝２が形成さ
れたシリコンウエハ１の表面を透明な支持基板６と接合
し, 平面研削によって該シリコンウエハ１の厚さの大半
を薄くしたのち, 透明支持基板６側から溝内に光照射を
行う間に, 該シリコンウエハ１に対して化学的・機械的
研磨を施して, 前記溝内のSiO2が表出するまで薄層化を
続ける。この光照射により, 溝２近傍のシリコンの研磨
速度が増大し, 該溝によって囲まれた素子領域内が均一
に薄層化される。
Description
【０００１】
【産業上の利用分野】本発明は，半導体素子が形成され
るシリコンウエハと支持基板とを絶縁層を介して張り合
わせて成るSOI(silicon on insulator) 構造の半導体基
板の製造方法およびこれに用いる研磨装置に関する。
るシリコンウエハと支持基板とを絶縁層を介して張り合
わせて成るSOI(silicon on insulator) 構造の半導体基
板の製造方法およびこれに用いる研磨装置に関する。
【０００２】SOI 構造の半導体基板は, 半導体装置の寄
生容量の低減や耐放射線性の向上に対して有効であり,
また, CMOS構成の半導体装置におけるラッチアップ現象
の防止に対しても有効である。さらに, SOI 基板におけ
る能動層を１μm ないしそれ以下の厚さにすることによ
り, 微細構造のMOSFETにおいて問題となる短チャネル効
果を防止することができる。これらにより, SOI 基板
は, 将来の高密度・高性能の半導体集積回路の実現に有
力な手段として期待されている。
生容量の低減や耐放射線性の向上に対して有効であり,
また, CMOS構成の半導体装置におけるラッチアップ現象
の防止に対しても有効である。さらに, SOI 基板におけ
る能動層を１μm ないしそれ以下の厚さにすることによ
り, 微細構造のMOSFETにおいて問題となる短チャネル効
果を防止することができる。これらにより, SOI 基板
は, 将来の高密度・高性能の半導体集積回路の実現に有
力な手段として期待されている。
【０００３】
【従来の技術】上記のようなSOI 基板を実用化するため
に, 二枚のシリコンウエハを, 絶縁層を介して張り合わ
せる製造方法が検討されている。この方法によれば, 欠
陥が少なく, かつ, 実用性のある寸法の能動層を有する
SOI 基板を, 収率よく得ることができる。
に, 二枚のシリコンウエハを, 絶縁層を介して張り合わ
せる製造方法が検討されている。この方法によれば, 欠
陥が少なく, かつ, 実用性のある寸法の能動層を有する
SOI 基板を, 収率よく得ることができる。
【０００４】現在のところ, 上記のような張り合わせ構
造のSOI 基板の品質を向上するための最大の課題は, 能
動層となるシリコンウエハを, １μm ないしそれ以下の
厚さに均一に薄層化することである。すなわち，張り合
わされた直径６インチ, 厚さ数100 μm の二枚のシリコ
ンウエハの一方を, その面内において１μm まで均一に
薄くし, かつ, 最終的には鏡面仕上げを施すことが必要
である。このため, 本発明者らは, 平面研削法を導入す
ることによって平坦性を向上させる方法を提案してい
る。（特願平02-129725, 平成２年５月18日付出願, お
よび, 特願平02-237775, 平成２年９月７日付出願）
造のSOI 基板の品質を向上するための最大の課題は, 能
動層となるシリコンウエハを, １μm ないしそれ以下の
厚さに均一に薄層化することである。すなわち，張り合
わされた直径６インチ, 厚さ数100 μm の二枚のシリコ
ンウエハの一方を, その面内において１μm まで均一に
薄くし, かつ, 最終的には鏡面仕上げを施すことが必要
である。このため, 本発明者らは, 平面研削法を導入す
ることによって平坦性を向上させる方法を提案してい
る。（特願平02-129725, 平成２年５月18日付出願, お
よび, 特願平02-237775, 平成２年９月７日付出願）
【０００５】
【発明が解決しようとする課題】上記張り合わせ構造の
SOI 基板における能動層の厚さを不均一にする原因の一
つとして, シリコン層と, このシリコン層を島状の領域
に分離するためのSiO2層との研磨速度の違いがある。こ
の問題を図４を参照して説明する。
SOI 基板における能動層の厚さを不均一にする原因の一
つとして, シリコン層と, このシリコン層を島状の領域
に分離するためのSiO2層との研磨速度の違いがある。こ
の問題を図４を参照して説明する。
【０００６】図４(a) に示すように, 一方のシリコンウ
エハ１の一表面に溝２を形成する。溝２は, シリコンウ
エハ１表面に画定された素子領域を囲むように, 碁盤目
状に形成される。そして, 溝２を, 例えばSiO2から成る
絶縁層によって埋め込む。これに対して, 表面に, 例え
ば熱酸化膜４が形成された他方のシリコンウエハ３を用
意する。
エハ１の一表面に溝２を形成する。溝２は, シリコンウ
エハ１表面に画定された素子領域を囲むように, 碁盤目
状に形成される。そして, 溝２を, 例えばSiO2から成る
絶縁層によって埋め込む。これに対して, 表面に, 例え
ば熱酸化膜４が形成された他方のシリコンウエハ３を用
意する。
【０００７】次いで, 図４(b) に示すように, 絶縁層に
よって埋め込まれた溝２を有するシリコンウエハ１の表
面を, シリコンウエハ３の熱酸化膜４と密着させた状態
で熱処理する。その結果, シリコンウエハ１とシリコン
ウエハ３とが熱酸化膜４を介して強固に接合される。
よって埋め込まれた溝２を有するシリコンウエハ１の表
面を, シリコンウエハ３の熱酸化膜４と密着させた状態
で熱処理する。その結果, シリコンウエハ１とシリコン
ウエハ３とが熱酸化膜４を介して強固に接合される。
【０００８】次いで, 例えば平面研削により, 溝２が表
出する直前までシリコンウエハ１を薄層化したのち, 周
知の化学的・機械的研磨法により, シリコンウエハ１を
研磨し, 図４(c) に示すように, 溝２, すなわち，これ
を埋め込む前記絶縁層を完全に表出させ, かつ, 溝２間
のシリコンウエハ１表面を鏡面仕上げする。
出する直前までシリコンウエハ１を薄層化したのち, 周
知の化学的・機械的研磨法により, シリコンウエハ１を
研磨し, 図４(c) に示すように, 溝２, すなわち，これ
を埋め込む前記絶縁層を完全に表出させ, かつ, 溝２間
のシリコンウエハ１表面を鏡面仕上げする。
【０００９】図５は, 上記薄層化および鏡面仕上げを施
されたシリコンウエハ１表面の状態を示す拡大図であ
る。図示のように, シリコンウエハ１表面は, 溝２から
離れるにしたがって, その厚さが小さくなっている。こ
れは, 溝２に埋め込まれたSiO2等の絶縁層の研磨速度
が, シリコンウエハ１のそれよりも低いために, 素子領
域の中央部における研磨速度が相対的に高くなるからで
ある。
されたシリコンウエハ１表面の状態を示す拡大図であ
る。図示のように, シリコンウエハ１表面は, 溝２から
離れるにしたがって, その厚さが小さくなっている。こ
れは, 溝２に埋め込まれたSiO2等の絶縁層の研磨速度
が, シリコンウエハ１のそれよりも低いために, 素子領
域の中央部における研磨速度が相対的に高くなるからで
ある。
【００１０】上記のような理由により, シリコンウエハ
１の表面には, 数/10 μm 程度の非平坦性が容易に生じ
てしまう。このようにして, １μm 程度に薄層化された
シリコンウエハ１の層厚には10ないし数10％の不均一性
が生じる。
１の表面には, 数/10 μm 程度の非平坦性が容易に生じ
てしまう。このようにして, １μm 程度に薄層化された
シリコンウエハ１の層厚には10ないし数10％の不均一性
が生じる。
【００１１】本発明は, 素子領域が, これを取り囲む絶
縁層によって分離された構造のSOI基板を作製する際に
おける上記の問題を防止することを目的とする。
縁層によって分離された構造のSOI基板を作製する際に
おける上記の問題を防止することを目的とする。
【００１２】
【課題を解決するための手段】上記目的は, シリコンウ
エハの一方の表面に画定された所定領域を包囲する溝を
形成し, 所定の波長領域の光に対して透明な物質から成
り且つ該溝内を埋め尽くす絶縁層を形成し, 該絶縁層に
よって埋められた該溝を有する該シリコンウエハを前記
光に対して透明であり且つ該シリコンウエハに施される
熱処理に対して耐熱性を有する絶縁物から成る支持基板
と接合し, 該支持基板と接合された該シリコンウエハの
他方の表面を少なくとも該溝内に形成された該絶縁層が
表出するまで該支持基板に該光を照射しながら薄層化す
る諸工程を含むことを特徴とする本発明に係る半導体基
板の製造方法, または, 研磨面である上表面を有し該上
表面に垂直な軸を中心に回転する定盤と, 研磨処理が施
される平板状物体に密着する平面を有し且つ所定の波長
領域の光に対して透明な物質から成るチャック部と, 該
平面から該チャック部を貫通するように設けられた複数
の貫通孔と, 該平面が該平板状物体に密着した状態にお
いて該貫通孔内を大気圧以下に減圧する手段と, 該チャ
ック部を通して該平板状物体に前記光を照射するための
光源と, 該チャック部を支持し且つ該減圧手段により該
平面に固定された該平板状物体が該定盤に接触するよう
に前記垂直軸方向に該チャック部を移動する駆動機構と
を備えたことを特徴とする本発明に係る研磨装置によっ
て達成される。
エハの一方の表面に画定された所定領域を包囲する溝を
形成し, 所定の波長領域の光に対して透明な物質から成
り且つ該溝内を埋め尽くす絶縁層を形成し, 該絶縁層に
よって埋められた該溝を有する該シリコンウエハを前記
光に対して透明であり且つ該シリコンウエハに施される
熱処理に対して耐熱性を有する絶縁物から成る支持基板
と接合し, 該支持基板と接合された該シリコンウエハの
他方の表面を少なくとも該溝内に形成された該絶縁層が
表出するまで該支持基板に該光を照射しながら薄層化す
る諸工程を含むことを特徴とする本発明に係る半導体基
板の製造方法, または, 研磨面である上表面を有し該上
表面に垂直な軸を中心に回転する定盤と, 研磨処理が施
される平板状物体に密着する平面を有し且つ所定の波長
領域の光に対して透明な物質から成るチャック部と, 該
平面から該チャック部を貫通するように設けられた複数
の貫通孔と, 該平面が該平板状物体に密着した状態にお
いて該貫通孔内を大気圧以下に減圧する手段と, 該チャ
ック部を通して該平板状物体に前記光を照射するための
光源と, 該チャック部を支持し且つ該減圧手段により該
平面に固定された該平板状物体が該定盤に接触するよう
に前記垂直軸方向に該チャック部を移動する駆動機構と
を備えたことを特徴とする本発明に係る研磨装置によっ
て達成される。
【００１３】
【作用】SOI 基板における能動層を構成するシリコンウ
エハを透明な支持基板と接合し, この支持基板側から光
を照射しながら, このシリコンウエハに対して化学的・
機械的研磨を施す。支持基板を透過した光は, シリコン
ウエハに形成されている溝に埋め込まれた透明な絶縁層
を通って, シリコンウエハに達する。その結果,溝近傍
のシリコンウエハの研磨が促進されるため, シリコンウ
エハ全体が均一に薄層化される。
エハを透明な支持基板と接合し, この支持基板側から光
を照射しながら, このシリコンウエハに対して化学的・
機械的研磨を施す。支持基板を透過した光は, シリコン
ウエハに形成されている溝に埋め込まれた透明な絶縁層
を通って, シリコンウエハに達する。その結果,溝近傍
のシリコンウエハの研磨が促進されるため, シリコンウ
エハ全体が均一に薄層化される。
【００１４】
【実施例】図１は本発明の一実施例の工程説明図であ
る。同図(a) を参照して, 例えば直径６インチのシリコ
ンウエハ１の鏡面研磨を施された表面に, 幅約200 μm
, 深さ約１μm の溝２を形成する。溝２は, 上記シリ
コンウエハ１表面に, 配列ピッチ約10mmを以て, 縦横方
向に複数形成される。なお, シリコンウエハ１の厚さは
625 μm 程度である。
る。同図(a) を参照して, 例えば直径６インチのシリコ
ンウエハ１の鏡面研磨を施された表面に, 幅約200 μm
, 深さ約１μm の溝２を形成する。溝２は, 上記シリ
コンウエハ１表面に, 配列ピッチ約10mmを以て, 縦横方
向に複数形成される。なお, シリコンウエハ１の厚さは
625 μm 程度である。
【００１５】溝２が形成されたシリコンウエハ１表面
に, 例えば周知のCVD(化学気相成長）法を用いて, SiO2
から成る厚さ１μm 程度の絶縁層を堆積する。これによ
り, 溝２は, 前記SiO2から成る絶縁層によって埋め込ま
れる。なお, 必要に応じてシリコンウエハ１表面を研磨
し, 溝２間にシリコンウエハ１を表出させてもよい。ま
た, 研磨後に, 溝２間に表出したシリコンウエハ１の表
面に熱酸化膜を形成してもよい。
に, 例えば周知のCVD(化学気相成長）法を用いて, SiO2
から成る厚さ１μm 程度の絶縁層を堆積する。これによ
り, 溝２は, 前記SiO2から成る絶縁層によって埋め込ま
れる。なお, 必要に応じてシリコンウエハ１表面を研磨
し, 溝２間にシリコンウエハ１を表出させてもよい。ま
た, 研磨後に, 溝２間に表出したシリコンウエハ１の表
面に熱酸化膜を形成してもよい。
【００１６】一方, １と同じ直径を有する厚さ約 625 m
m の透明基板６を用意する。透明基板６は, 例えば透明
石英板から成り, その表面が鏡面仕上げされている。し
たがって, 透明基板６は, 波長領域0.1 〜１μm の光に
対して透明である。
m の透明基板６を用意する。透明基板６は, 例えば透明
石英板から成り, その表面が鏡面仕上げされている。し
たがって, 透明基板６は, 波長領域0.1 〜１μm の光に
対して透明である。
【００１７】溝２に絶縁層が埋め込まれた表面を, 図１
(b) に示すように, 透明基板６の鏡面された表面と密着
させた状態で, シリコンウエハ１と透明基板６とを, 窒
素雰囲気中, 1000℃で約30分間熱処理する。その結果,
シリコンウエハ１と透明基板６とは強固に接合する。
(b) に示すように, 透明基板６の鏡面された表面と密着
させた状態で, シリコンウエハ１と透明基板６とを, 窒
素雰囲気中, 1000℃で約30分間熱処理する。その結果,
シリコンウエハ１と透明基板６とは強固に接合する。
【００１８】上記において, 溝２に絶縁層を埋め込んだ
のちに, 溝２間にシリコンウエハ１を表出させる研磨を
施すか, あるいは，この研磨によって溝２間に表出した
シリコンウエハ１表面に熱酸化膜を形成するかしたのち
に, 透明基板６と接合してもよい。
のちに, 溝２間にシリコンウエハ１を表出させる研磨を
施すか, あるいは，この研磨によって溝２間に表出した
シリコンウエハ１表面に熱酸化膜を形成するかしたのち
に, 透明基板６と接合してもよい。
【００１９】次いで, シリコンウエハ１を, 例えば平面
研削法により厚さ２〜３μm まで薄層化したのち, 図１
(c) に示すように, 波長領域0.1 〜１μm の光７を透明
基板６側から照射しながら, 溝２に埋め込まれたSiO2絶
縁層が表出するまで, 周知の化学的・機械的研磨を施
す。この研磨中において, 溝２近傍のシリコンウエハ１
は, 光７の照射による温度上昇や光化学反応によって研
磨が促進される。したがって, 溝２間の中央部と研磨速
度がほぼ等しくなり, シリコンウエハ１が均一に薄層化
される。このようにして, 各々の素子領域における能動
層の厚さが均一なSOI 構造の半導体基板10が形成され
る。
研削法により厚さ２〜３μm まで薄層化したのち, 図１
(c) に示すように, 波長領域0.1 〜１μm の光７を透明
基板６側から照射しながら, 溝２に埋め込まれたSiO2絶
縁層が表出するまで, 周知の化学的・機械的研磨を施
す。この研磨中において, 溝２近傍のシリコンウエハ１
は, 光７の照射による温度上昇や光化学反応によって研
磨が促進される。したがって, 溝２間の中央部と研磨速
度がほぼ等しくなり, シリコンウエハ１が均一に薄層化
される。このようにして, 各々の素子領域における能動
層の厚さが均一なSOI 構造の半導体基板10が形成され
る。
【００２０】なお, 上記実施例において, 溝２内に埋め
込まれる絶縁層はSiO2に限らず, その他の透明な絶縁
層, 例えばSi3N4 層を用いてもよいことは言うまでもな
い。図２は上記実施例におけるSOI 基板構成要素の屈折
率(n) および吸収係数(k)のスペクトルを示し, 同図(a)
はシリコン, (b) はSiO2, (c) はSi3N4 に対応してい
る。
込まれる絶縁層はSiO2に限らず, その他の透明な絶縁
層, 例えばSi3N4 層を用いてもよいことは言うまでもな
い。図２は上記実施例におけるSOI 基板構成要素の屈折
率(n) および吸収係数(k)のスペクトルを示し, 同図(a)
はシリコン, (b) はSiO2, (c) はSi3N4 に対応してい
る。
【００２１】図２から, シリコンは 0.1〜１μm の波長
領域の光をほとんど透過しない。これに対し, SiO2は
0.1〜１μm の波長領域の光をほとんど透過し, Si3N4は
0.3〜１μm の波長領域の光を透過することが分かる。
また, シリコンの屈折率(n)は 0.1〜１μm の波長領域
で大きく変化するが, SiO2はこの波長領域でほぼ一定(n
≒1.43〜1.44) であり, Si3N4 は0.3 〜１μm の波長領
域でほぼ一定(n≒2.00〜2.03) であることが示されてい
る。したがって, 前記溝２内にSi3N4 を埋め込んだ場合
には, シリコンウエハ１の研磨において, 波長領域0.3
〜１μm の照射光を用いればよい。
領域の光をほとんど透過しない。これに対し, SiO2は
0.1〜１μm の波長領域の光をほとんど透過し, Si3N4は
0.3〜１μm の波長領域の光を透過することが分かる。
また, シリコンの屈折率(n)は 0.1〜１μm の波長領域
で大きく変化するが, SiO2はこの波長領域でほぼ一定(n
≒1.43〜1.44) であり, Si3N4 は0.3 〜１μm の波長領
域でほぼ一定(n≒2.00〜2.03) であることが示されてい
る。したがって, 前記溝２内にSi3N4 を埋め込んだ場合
には, シリコンウエハ１の研磨において, 波長領域0.3
〜１μm の照射光を用いればよい。
【００２２】図３は本発明の研磨装置を説明するための
概要構成図を示し, 同図(a) は要部断面図, 同図(b) は
平面図であって, 通常の研磨装置と同様に, 上表面が平
坦な直径約 450mmの定盤20を有する。定盤20は, 上表面
に垂直な軸21を中心に回転し, また, その上表面は研磨
布22によって覆われている。
概要構成図を示し, 同図(a) は要部断面図, 同図(b) は
平面図であって, 通常の研磨装置と同様に, 上表面が平
坦な直径約 450mmの定盤20を有する。定盤20は, 上表面
に垂直な軸21を中心に回転し, また, その上表面は研磨
布22によって覆われている。
【００２３】定盤20上には, 図１(b) に示した構造のSO
I 基板が固定されるチャック部24と, 例えば水銀ランプ
のような光源26が配置されている。チャック部24は, 例
えば直径 160 mm,厚さ５mmの透明石英板から成り, 前記
SOI 基板に密着する表面から該チャック部24を貫通する
複数の貫通孔26が設けられている。貫通孔26の内部は,
該チャック部24がSOI 基板に密着した状態のときに, 図
示しない真空ポンプによって減圧される。これにより,
SOI 基板はチャック部24に固定される。ただし, 通常と
同様に, SOI 基板は, ワックスにより中間板28に張り付
けられ, 中間板28がチャック部24に固定される。
I 基板が固定されるチャック部24と, 例えば水銀ランプ
のような光源26が配置されている。チャック部24は, 例
えば直径 160 mm,厚さ５mmの透明石英板から成り, 前記
SOI 基板に密着する表面から該チャック部24を貫通する
複数の貫通孔26が設けられている。貫通孔26の内部は,
該チャック部24がSOI 基板に密着した状態のときに, 図
示しない真空ポンプによって減圧される。これにより,
SOI 基板はチャック部24に固定される。ただし, 通常と
同様に, SOI 基板は, ワックスにより中間板28に張り付
けられ, 中間板28がチャック部24に固定される。
【００２４】チャック部24および光源25は, 支持アーム
30の先端に固定されており, 支持アーム30は, SOI 基板
が該定盤に接触するようにチャック部24を, 回転軸21の
軸に沿って移動する。
30の先端に固定されており, 支持アーム30は, SOI 基板
が該定盤に接触するようにチャック部24を, 回転軸21の
軸に沿って移動する。
【００２５】中間板28としては, チャック部24と同じ直
径を有する厚さ５mmの透明石英板を用いる。また, SOI
基板を中間板28に張り付けるための前記ワックスとして
は,前記光７の波長領域に対して透明であり, 屈折率が
1.4 に近いものを用いる。これにより, SOI 基板におけ
るシリコンウエハ１に設けられた前記溝２内に埋め込ま
れた絶縁層に対する光７の照射効率を高くすることがで
きる。
径を有する厚さ５mmの透明石英板を用いる。また, SOI
基板を中間板28に張り付けるための前記ワックスとして
は,前記光７の波長領域に対して透明であり, 屈折率が
1.4 に近いものを用いる。これにより, SOI 基板におけ
るシリコンウエハ１に設けられた前記溝２内に埋め込ま
れた絶縁層に対する光７の照射効率を高くすることがで
きる。
【００２６】上記本発明の研磨装置を用いて, 図１(c)
に示すように薄層化処理を施されたSOI 基板10における
シリコンウエハ１の層厚を, 従来の研磨装置を用いて薄
層化された場合のそれと比較して表１に示す。表１にお
けるΔＴは, 薄層化された直径６インチのSOI 基板全面
における 100箇所の10mm四方の各素子領域内ごとのシリ
コン層の厚さの最大値と最小値の差の平均値を表し, σ
は標準偏差である。なお, 上記薄層化のための研磨は,
研磨剤Nalco 2350を50倍に希釈して, また, 研磨布とし
てSUBA 400 を用いて行った。
に示すように薄層化処理を施されたSOI 基板10における
シリコンウエハ１の層厚を, 従来の研磨装置を用いて薄
層化された場合のそれと比較して表１に示す。表１にお
けるΔＴは, 薄層化された直径６インチのSOI 基板全面
における 100箇所の10mm四方の各素子領域内ごとのシリ
コン層の厚さの最大値と最小値の差の平均値を表し, σ
は標準偏差である。なお, 上記薄層化のための研磨は,
研磨剤Nalco 2350を50倍に希釈して, また, 研磨布とし
てSUBA 400 を用いて行った。
【００２７】
表１に示すように, 本発明の装置により, 各素子領域
における能動層の厚さの均一性が向上されている。
における能動層の厚さの均一性が向上されている。
【００２８】上記実施例においては, 透明基板６, チャ
ック部24および中間板28として透明石英板を用いたが,
本発明はこれに限定されない。とくに, 透明基板６につ
いては, 光７の波長領域において透明であり, かつ, シ
リコンウエハ１との接合のための熱処理に対して耐熱性
を有する材料であればよい。
ック部24および中間板28として透明石英板を用いたが,
本発明はこれに限定されない。とくに, 透明基板６につ
いては, 光７の波長領域において透明であり, かつ, シ
リコンウエハ１との接合のための熱処理に対して耐熱性
を有する材料であればよい。
【００２９】
【発明の効果】本発明によれば，支持基板に接合された
シリコンウエハを薄層化して成るSOI構造の半導体基板
において, 絶縁層を埋め込んだ溝によって分離された素
子領域における能動層を均一に薄層化でき, SOI 基板を
用いる高密度・高性能の半導体集積回路の実用化を促進
する効果がある。
シリコンウエハを薄層化して成るSOI構造の半導体基板
において, 絶縁層を埋め込んだ溝によって分離された素
子領域における能動層を均一に薄層化でき, SOI 基板を
用いる高密度・高性能の半導体集積回路の実用化を促進
する効果がある。
【図１】 本発明の一実施例の工程説明図
【図２】 本発明に使用する材料の物性例を示すグラフ
【図３】 本発明の研磨装置の概要構成図
【図４】 従来の問題点説明図（その１）
【図５】 従来の問題点説明図（その２）
１, ３ シリコンウエハ 21 軸
２ 溝 22 研磨布
４ 熱酸化膜 24 チャック部
６ 透明基板 25 光源
７ 光 26 貫通孔
10 SOI 基板 28 中間板
20 定盤 30 支持アーム
Claims (8)
- 【請求項１】 シリコンウエハの一方の表面に該表面に
画定された所定領域を包囲する溝を形成する工程と， 所定の波長領域の光に対して透明な物質から成り且つ該
溝内を埋め尽くす絶縁層を形成する工程と， 該絶縁層によって埋められた該溝を有する該シリコンウ
エハを前記光に対して透明であり且つ該シリコンウエハ
に施される熱処理に対して耐熱性を有する絶縁物から成
る支持基板と接合する工程と， 該支持基板と接合された該シリコンウエハの他方の表面
を少なくとも該溝内に形成された該絶縁層が表出するま
で該支持基板に該光を照射しながら薄層化する工程とを
含むことを特徴とする半導体基板の製造方法。 - 【請求項２】 前記溝の形成に先立って前記シリコンウ
エハの一方の表面に前記絶縁層とは別の絶縁層を形成し
ておく工程をさらに含むことを特徴とする請求項１記載
の半導体基板の製造方法。 - 【請求項３】 前記溝内に前記絶縁層を形成したのち前
記シリコンウエハの表面に該絶縁層とは別の絶縁層を形
成したのち該シリコンウエハを前記支持基板と接合する
ことを特徴とする請求項１記載の半導体基板の製造方
法。 - 【請求項４】 前記シリコンウエハを薄層化する工程
は， 前記溝内に形成された前記絶縁層が表出する直前まで該
シリコンウエハの前記他方の表面を平面研削する前工程
と， 該前工程の後に該他方の表面を化学的・機械的研磨する
後工程とから成ることを特徴とする請求項１記載の半導
体基板の製造方法。 - 【請求項５】 前記溝は互いに平行な複数の第１の溝
と，該第１の溝に交差する方向に延在する互いに平行な
複数の第２の溝とを含むことを特徴とする請求項１記載
の半導体基板の製造方法。 - 【請求項６】 前記溝内に前記絶縁層を形成した後に該
溝の間に前記シリコンウエハの一方の表面が表出するよ
うに該一方の表面を平坦化する工程をさらに含むことを
特徴とする請求項１記載の半導体基板の製造方法。 - 【請求項７】 前記溝の間に表出した前記シリコンウエ
ハの一方の表面を熱酸化する工程をさらに含むことを特
徴とする請求項６記載の半導体基板の製造方法。 - 【請求項８】 研磨面である上表面を有し該上表面に垂
直な軸を中心に回転する定盤と,研磨処理が施される平
板状物体に密着する平面を有し且つ所定の波長領域の光
に対して透明な物質から成るチャック部と, 該平面から該チャック部を貫通するように設けられた複
数の貫通孔と, 該平面が該平板状物体に密着した状態において該貫通孔
内を大気圧以下に減圧する手段と, 該チャック部を通して該平板状物体に前記光を照射する
ための光源と, 該チャック部を支持し且つ該減圧手段により該平面に固
定された該平板状物体が該定盤に接触するように前記垂
直軸方向に該チャック部を移動する駆動機構とを備えた
ことを特徴とする研磨装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17030191A JPH0521766A (ja) | 1991-07-11 | 1991-07-11 | 半導体基板の製造方法およびそれに用いる研磨装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17030191A JPH0521766A (ja) | 1991-07-11 | 1991-07-11 | 半導体基板の製造方法およびそれに用いる研磨装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0521766A true JPH0521766A (ja) | 1993-01-29 |
Family
ID=15902433
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17030191A Withdrawn JPH0521766A (ja) | 1991-07-11 | 1991-07-11 | 半導体基板の製造方法およびそれに用いる研磨装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0521766A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8951882B2 (en) | 2012-11-21 | 2015-02-10 | Samsung Electronics Co., Ltd. | Method of fabricating optoelectronic integrated circuit substrate |
| CN118995137A (zh) * | 2023-09-28 | 2024-11-22 | 福吉米株式会社 | 研磨用组合物 |
-
1991
- 1991-07-11 JP JP17030191A patent/JPH0521766A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8951882B2 (en) | 2012-11-21 | 2015-02-10 | Samsung Electronics Co., Ltd. | Method of fabricating optoelectronic integrated circuit substrate |
| CN118995137A (zh) * | 2023-09-28 | 2024-11-22 | 福吉米株式会社 | 研磨用组合物 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6879029B2 (en) | Semiconductor device having element isolation structure | |
| US6204079B1 (en) | Selective transfer of elements from one support to another support | |
| US5227339A (en) | Method of manufacturing semiconductor substrate and method of manufacturing semiconductor device composed of the substrate | |
| JP3321882B2 (ja) | 基板はり合わせ方法 | |
| JPH09326376A (ja) | 半導体装置の製造方法 | |
| US9543189B2 (en) | Laminated wafer processing method | |
| JP2000331899A (ja) | Ｓｏｉウェーハの製造方法およびｓｏｉウェーハ | |
| JPH09115787A (ja) | Ｓｏｉ基板および該ｓｏｉ基板の製造方法 | |
| JPH05160088A (ja) | 半導体基板の製造方法およびそれに用いる製造装置 | |
| KR20250121140A (ko) | 칩 부착 기판의 제조 방법 | |
| JPH05507390A (ja) | 基板の薄化エッチングのための方法 | |
| KR0144461B1 (ko) | 반도체 웨이퍼 제조방법 | |
| KR20010029456A (ko) | 본딩된 반도체 기판에 대한 평탄화 공정 | |
| JP3570530B2 (ja) | Ｓｏｉウェーハの製造方法 | |
| JPH02177435A (ja) | 半導体基板の製法 | |
| JPH02267950A (ja) | 半導体基板 | |
| KR100549257B1 (ko) | 에스오아이 웨이퍼의 표면 정밀 가공 방법 | |
| JPH06252109A (ja) | 半導体装置の製造方法 | |
| JPS61174661A (ja) | 半導体集積回路装置の製造方法 | |
| JPH04199632A (ja) | Ｓｏｉウエハ及びその製造方法 | |
| JPH04226031A (ja) | 半導体ウエハの製造方法および該ウエハから成る半導体装置の製造方法 | |
| JPH0521764A (ja) | 半導体基板の製造方法 | |
| JPH1126336A (ja) | 貼り合わせ半導体基板及びその製造方法 | |
| US20250366372A1 (en) | Wafer formation and processing method | |
| JPH03228326A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19981008 |