JPH05217893A - 半導体基材の作製方法 - Google Patents

半導体基材の作製方法

Info

Publication number
JPH05217893A
JPH05217893A JP4038458A JP3845892A JPH05217893A JP H05217893 A JPH05217893 A JP H05217893A JP 4038458 A JP4038458 A JP 4038458A JP 3845892 A JP3845892 A JP 3845892A JP H05217893 A JPH05217893 A JP H05217893A
Authority
JP
Japan
Prior art keywords
porous
layer
single crystal
substrate
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4038458A
Other languages
English (en)
Other versions
JP2901031B2 (ja
Inventor
Nobuhiko Sato
信彦 佐藤
Kiyobumi Sakaguchi
清文 坂口
Takao Yonehara
隆夫 米原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP4038458A priority Critical patent/JP2901031B2/ja
Application filed by Canon Inc filed Critical Canon Inc
Priority to EP02009679A priority patent/EP1251556B1/en
Priority to EP00113703A priority patent/EP1043768B1/en
Priority to DE69333619T priority patent/DE69333619T2/de
Priority to DE69334324T priority patent/DE69334324D1/de
Priority to DE69333152T priority patent/DE69333152T2/de
Priority to EP93101413A priority patent/EP0553852B1/en
Publication of JPH05217893A publication Critical patent/JPH05217893A/ja
Priority to US08/402,975 priority patent/US5869387A/en
Priority to US09/118,872 priority patent/US6121117A/en
Application granted granted Critical
Publication of JP2901031B2 publication Critical patent/JP2901031B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10FINORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00Manufacture or treatment of devices covered by this subclass
    • H10F71/139Manufacture or treatment of devices covered by this subclass using temporary substrates

Landscapes

  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】 【目的】 酸化層上に結晶性が単結晶ウエハー並に優れ
たSi結晶層を作製する。 【構成】 シリコン基板を多孔質化する工程と、多孔質
化したシリコン基板1を融点以下の温度で熱処理して、
その表面層を非多孔質シリコン単結晶層2にする工程
と、非多孔質シリコン単結晶層2を表面酸化したもう一
方のシリコン基板3に貼り合わせる工程と、多孔質化し
たシリコン基板1部分を化学エッチングにより除去する
工程とを有する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体基材の作製方法
に関し、特に、誘電体分離あるいは、絶縁物上の単結晶
半導体層に作成された電子デバイス、集積回路に適する
光透過性半導体基材の作製方法に好適に用いられるもの
である。
【0002】
【従来の技術】絶縁物上の単結晶Si半導体層の形成
は、シリコン オン インシュレーター(SOI)技術
として広く知られ、通常のSi集積回路を作製するバル
クSi基板では到達しえない数々の優位点をSOI技術
を利用したデバイスが有することから多くの研究が成さ
れてきた。すなわち、SOI技術を利用することで、 .誘電体分離が容易で高集積化が可能、 .対放射線耐性に優れている、 .浮遊容量が低減され高速化が可能、 .ウエル工程が省略できる、 .ラッチアップを防止できる、 .薄膜化による完全空乏型電界効果トランジスタが可
能、等の優位点が得られる。
【0003】上記したようなデバイス特性上の多くの利
点を実現するために、ここ数十年に渡り、SOI構造の
形成方法について研究されてきている。この内容は、例
えば、Special Issue:“Single−
crystal silicon on non−si
ngle−crystal insulators”;
edited by G.W.Cullen,Jour
nal of Crystal Growth,vol
ume 63,no3,pp 429〜590(198
3)にまとめられている。
【0004】また、古くは、単結晶サファイア基板上
に、SiをCVD法(化学気相法)で、ヘテロエピタキ
シーさせて形成するSOS(シリコン オン サファイ
ア)が知られており、最も成熟したSOI技術として一
応の成功を収めはしたが、Si層と下地サファイア基板
界面の格子不整合により大量の結晶欠陥、サファイア基
板からのアルミニュームのSi層への混入、そして何よ
りも基板の高価格と大面積化への遅れにより、その応用
の広がりが妨げられている。比較的近年には、サファイ
ア基板を使用せずにSOI構造を実現しようという試み
が行われている。この試みは、次の二つに大別される。 (1)Si単結晶基板を表面酸化後に、窓を開けてSi
基板を部分的に表出させ、その部分をシードとして横方
向へエピタキシャル成長させ、SiO2 上へSi単結晶
層を形成する(この場合には、SiO2 上にSi層の堆
積をともなう。)。 (2)Si単結晶基板そのものを活性層として使用し、
その下部にSiO2 を形成する(この方法は、Si層の
堆積をともなわない。)。
【0005】
【発明が解決しようとする課題】上記(1)を実現する
手段として、CVD法により、直接、単結晶層Siを横
方向エピタキシャル成長させる方法、非晶質Siを堆積
して、熱処理により固相横方向エピタキシャル成長させ
る方法、非晶質あるいは、多結晶Si層に電子線、レー
ザー光等のエネルギービームを収束して照射し、溶融再
結晶により単結晶層をSiO2 上に成長させる方法、そ
して、棒状ヒーターにより帯状に溶融領域を走査する方
法(Zone melting recrystall
ization)が知られている。これらの方法にはそ
れぞれ一長一短があるが、その制御性、生産性、均一
性、品質に多大の問題を残しており、いまだに、工業的
に実用化したものはない。たとえば、CVD法は平坦薄
膜化するには、犠牲酸化が必要となり、固相成長法では
その結晶性が悪い。また、ビームアニール法では、収束
ビーム走査による処理時間と、ビームの重なり具合、焦
点調整などの制御性に問題がある。このうち、Zone
Melting Recrystallizatio
n法がもっとも成熟しており、比較的大規模な集積回路
も試作されてはいるが、依然として、亜粒界等の結晶欠
陥は多数残留しており、少数キャリヤーデバイスを作成
するにいたってない。
【0006】上記(2)の方法であるSi基板をエピタ
キシャル成長の種子として用いない方法に於ては、次の
3種類の方法が挙げられる。
【0007】.V型の溝が表面に異方性エッチングさ
れたSi単結晶基板に酸化膜を形成し、該酸化膜上に多
結晶Si層をSi基板と同じ程厚く堆積した後、Si基
板の裏面から研磨によって、厚い多結晶Si層上にV溝
に囲まれて誘電分離されたSi単結晶領域を形成する方
法である。この方法に於ては、結晶性は、良好である
が、多結晶Siを数百ミクロンも厚く堆積する工程と、
単結晶Si基板を裏面より研磨して分離したSi活性層
のみを残す工程とを要するために、制御性、及び生産性
の点から問題がある。
【0008】.サイモックス(SIMOX:Sepe
ration by ion implanted o
xygen)と称されるSi単結晶基板中に酸素のイオ
ン注入によりSiO2 層を形成する方法であり、Siプ
ロセスと整合性が良いため現在もっとも成熟した方法で
ある。しかしながら、SiO2 層形成をするためには、
酸素イオンを1018ions/cm2 以上も注入する必
要があり、その注入時間は長大であり、生産性は高いと
はいえず、また、ウエハーコストは高い。更に、結晶欠
陥は多く残存し、工業的に見て少数キャリヤーデバイス
を作製できる充分な品質に至っていない。
【0009】.多孔質Siの酸化による誘電体分離に
よりSOI構造を形成する方法である。この方法は、P
型Si単結晶基板表面にN型Si層をプロトンイオン注
入、(イマイ他、J.Crystal Growth,
vol 63,547(1983)参照)、もしくは、
エピタキシャル成長とパターニングによって島状に形成
し、表面よりSi島を囲むようにHF溶液中の陽極化成
法によりP型Si基板のみを多孔質化したのち、増速酸
化によりN型Si島を誘電体分離する方法である。本方
法では、分離されているSi領域は、デバイス工程のま
えに決定されており、デバイス設計の自由度を制限する
場合があるという問題点がある。
【0010】本発明は、上記したような問題点及び上記
したような要求に応える半導体基材の作製方法を提供す
ることを目的とする。
【0011】また、本発明は、絶縁層(酸化層)上に結
晶性が単結晶ウエハー並に優れたSiを得るうえで、生
産性、均一性、制御性、コストの面において卓越した半
導体基材の作製方法を提供することを目的とする。
【0012】更に本発明は、従来のSOI構造の利点を
実現し、応用可能な半導体基材の作製方法を提供するこ
とも目的とする。
【0013】また、本発明は、SOI構造の大規模集積
回路を作製する際にも、高価なSOSや、SIMOXの
代替足り得る半導体基材の作製方法を提供することを目
的とする。
【0014】
【課題を解決するための手段】本発明の半導体基材の作
製方法は、シリコン基板を多孔質化する工程と、該多孔
質化したシリコン基板を融点以下の温度で熱処理して該
多孔質化したシリコン基板の表面層を非多孔質シリコン
単結晶層にする工程と、該非多孔質シリコン単結晶層を
表面酸化したもう一方のシリコン基板に貼り合わせる工
程と、該多孔質化したシリコン基板部分を化学エッチン
グにより除去する工程と、を有することを特徴とする。
【0015】なお、本願において、半導体基材とはシリ
コン基板の酸化層上にシリコン単結晶層が形成された基
板をいう。
【0016】
【作用】本発明は、シリコン基板を多孔質化させてか
ら、融点以下の温度により熱処理して、多孔質化したシ
リコン基板の表面層を非多孔質シリコン単結晶層にする
ことで、シラン等のソースガスを用いることなく、結晶
性の良好なシリコン単結晶層を多孔質化したシリコン基
板上の表面に形成し、さらに、形成したシリコン単結晶
層を表面酸化したもう一方のシリコン基板に貼り合わ
せ、多孔質化により著しくエッチング速度が増速された
多孔質化シリコン基板部分を化学エッチングして除去す
ることで、酸化層(SiO2 )上に良質な単結晶構造を
有する、大面積に渡り均一平坦な、欠陥の著しく少ない
単結晶シリコン層を形成するものである。
【0017】なお、本発明においては、一方の面側をN
型にしたシリコン基板の他方の面側を多孔質化してもよ
い。
【0018】
【実施態様例】以下、本発明の実施態様例について図を
参照して説明する。
【0019】図1は、本発明の半導体基材の作製方法の
一実施態様例の工程を説明する模式的断面図である。
【0020】図1(a)に示すように、先ず、Si単結
晶基板を用意して、多孔質化する。多孔質化は、全部で
もよいし、表面側のみ、あるいは、表面と裏面の両方で
もよい。続いて、融点以下の温度において、非酸化性雰
囲気、ないし真空中の熱処理を行ない、多孔質化したS
i単結晶基板1の表面層を薄膜非多孔質単結晶層2にす
る。
【0021】Si単結晶基板は、HF溶液を用いた陽極
化成法によって、多孔質化させる。この多孔質Si層
は、単結晶Siの密度2.33g/cm3 に比べて、そ
の密度をHF溶液濃度を50〜20%に変化させること
で密度1.1〜0.6g/cm3 の範囲に変化させるこ
とができる。この多孔質層は、下記の理由により、P型
Si基板に形成されやすい。この多孔質Si層は、透過
電子顕微鏡による観察によれば、平均約600オングス
トローム程度の径の孔が形成される。
【0022】多孔質Siは、Uhlir等によって19
56年に半導体の電解研磨の研究過程に於て発見された
(A.Uhlir,Bell Syst.Tech.
J.,vol 35,p.333(1956))。ま
た、ウナガミ等は、陽極化成におけるSiの溶解反応を
研究し、HF溶液中のSiの陽極反応には正孔が必要で
あり、その反応は、次のようであると報告している
(T.ウナガミ:J.Electrochem.So
c.,vol.127,p.476(1980))。
【0023】Si+2HF+(2−n)e+ → Si
2 +2H+ +ne- SiF2 +2HF → SiF4 +H2 SiF4 +2HF → H2 SiF6 又は、 Si+4HF+(4−λ)e+ → SiF4 +4H+
+λe- SiF4 +2HF → H2 SiF6 ここでe+ 及び、e- はそれぞれ、正孔と電子を表して
いる。また、n及びλは夫々シリコン1原子が溶解する
ために必要な正孔の数であり、n>2又は、λ>4なる
条件が満たされた場合に多孔質シリコンが形成されると
している。
【0024】以上のことから、正孔の存在するP型シリ
コンは、多孔質化されやすい。この多孔質化に於ける、
選択性は長野ら及び、イマイによって実証されている
(長野、中島、安野、大中、梶原;電子通信学会技術研
究報告、vol 79,SSD79−9549(197
9)、K.イマイ;Solid−State Elec
tronics vol 24,159(198
1))。このように正孔の存在するP型シリコンは多孔
質化されやすく、選択的にP型シリコンを多孔質するこ
とができる。
【0025】一方、高濃度N型シリコンも多孔質化する
という報告(R.P.Holmstorm,I.J.
Y.Chi Appl.Phys.Lett.vol.
42,386(1983))もあり、P、Nにこだわら
ず、多孔質化を実現できる基板を選ぶことが重要であ
る。
【0026】多孔質Si層には、透過電子顕微鏡による
観察によれば、平均約600オングストローム程度の径
の孔が形成されており、その密度は単結晶Siに比べる
と、半分以下になるにもかかわらず、単結晶性は維持さ
れている。
【0027】また、多孔質層はその内部に大量の空隙が
形成されている為に、密度が半分以下に減少する。その
結果、体積に比べて表面積が飛躍的に増大するため、そ
の化学エッチング速度は、通常の単結晶層のエッチング
速度に比べて、著しく増速される。
【0028】各多孔質Siをエッチングする方法として
は、 .NaOH水溶液で多孔質Siをエッチングする
(G.Bonchil,R.Herino,K.Bar
la,and J.C.Pfister,J.Elec
trochem.Soc.,vol.130,no.
7,1611(1983))。
【0029】.単結晶Siをエッチングすることが可
能なエッチング液で多孔質Siをエッチングする。が知
られている。
【0030】上記の方法は、通常、フッ硝酸系のエッ
チング液が用いられるが、このときのSiのエッチング
過程は、 Si+2O → SiO2 SiO2 +4HF → SiF4 +H2 O に示される様に、Siが硝酸で酸化され、SiO2 に変
質し、そのSiO2 をフッ酸でエッチングすることによ
りSiのエッチングが進む。
【0031】同様に結晶Siをエッチングする方法とし
ては、上記フッ硝酸系エッチング液の他に、 エチレンジアミン系 KOH系 ヒドラジン系 などがある。
【0032】その他の重要な多孔質Siの選択エッチン
グ方法は、結晶Siに対してはエッチング作用を持たな
い弗酸、あるいはバッファード弗酸を用いるものであ
る。このエッチングにおいては、さらに酸化剤として作
用する過酸化水素を添加しても良い。過酸化水素は、酸
化剤として作用し、過酸化水素の比率を変えることによ
り反応速度を制御することが可能である。また、表面活
性剤として作用するアルコールを添加してもよい。アル
コールは、表面活性剤として作用し、エッチングによる
反応生成気体の気泡を瞬時にエッチング表面から除去
し、均一に、かつ効率良く多孔質Siの選択エッチング
が可能となる。
【0033】図2に、多孔質Siと非多孔質である単結
晶Siをバッファード弗酸とアルコールと過酸化水素水
との混合液に攪はんすることなしに浸潤したときのエッ
チングされた多孔質Siと単結晶Siの厚みのエッチン
グ時間依存性を示す。
【0034】具体的に多孔質化及びエッチング工程につ
いて説明する。
【0035】多孔質Siは単結晶Siを陽極化成によっ
て作成し、その条件を以下にしめす。陽極化成によって
形成する多孔質Siの出発材料は、単結晶Siに限定さ
れるものではなく、他の結晶構造のSiでも可能であ
る。
【0036】印加電圧: 2.6(V) 電流密度: 30(mA・cm-2) 陽極化成溶液: HF:H2 O:C2 5 OH=1:
1:1 時間: 2.4(時間) 多孔質Siの厚み: 300(μm) Porosity: 56(%) 上記条件により作成した多孔質Siを室温においてバッ
ファード弗酸(4.5%HF+36%NH4 F+H2
O)とアルコールと30%過酸化水素水との混合液(1
0:6:50)(白丸)に攪はんすることなしに浸潤し
た。のちに、該多孔質Siの厚みの減少を測定した。多
孔質Siは急速にエッチングされ、40分ほどで83μ
m、更に、120分経過させると140μmも、高度の
表面性を有して、均一にエッチングされた。エッチング
速度は溶液濃度及び、温度に依存する。
【0037】既に述べたように、特に、アルコールを添
加することによって、エッチングによる反応生成気体の
気泡を、瞬時にエッチング表面から、攪はんすることな
く、除去でき、均一にかつ効率よく多孔質Siをエッチ
ングすることができる。また特に、過酸化水素水を添加
することによって、Siの酸化を増速し、反応速度を無
添加にくらべて増速することが可能となり、更に過酸化
水素水の比率を変えることにより、その反応速度を制御
することができる。
【0038】また、500μm厚の非多孔質Siを室温
においてバッファード弗酸(4.5%HF+36%NH
4 F+H2 O)とアルコールと30%過酸化水素水との
混合液(10:6:50)(黒丸)に攪はんすることな
しに浸潤した。のちに、非多孔質Siの厚みの減少を測
定した。非多孔質Siは、120分経過した後にも、1
00オングストローム以下しかエッチングされなかっ
た。
【0039】以上説明したエッチング液によるエッチン
グ後の多孔質Siと非多孔質Siを水洗し、その表面を
二次イオンにより微量分析したところ何等不純物は検出
されなかった。
【0040】本発明に用いられるアルコールはエチルア
ルコールのほか、イソプロピルアルコールなど製造工程
等に実用上差し支えなく、さらに上記アルコール添加効
果を望むことのできるアルコールを用いることができ
る。
【0041】本発明者は多孔質層の熱処理による構造の
変化を雰囲気等をかえて詳細に高分解能走査型電子顕微
鏡等を用いて、観察したところ、非酸化性雰囲気、ない
しは、真空中での熱処理により多孔質の表面の孔の数
が、条件によりその進行に差異はあるが、例えば、図3
に示すように、時間とともに減少し、ついには消失して
いまい、その結果、平滑な表面を有する単結晶薄層が形
成されることを知見するに至った。これは、陽極化成処
理より形成された多孔質化したSi基板の表面、及び、
その近傍部分が、熱処理される結果、その表面エネルギ
ーを下げるべく、孔を消失し、表面を平滑化するために
非多孔質単結晶薄層が形成される。
【0042】この表面の平滑な非多孔質単結晶層は、基
板の方位を継承した単結晶層であることが、RHEED
や電子線チャネリングパターンにより確認された。
【0043】本現象は、温度が上昇、圧力の低下に伴
い、促進される。ここでいう非酸化性の雰囲気とは、熱
処理中に多孔質層表面に酸化層が形成されない雰囲気を
いい、より好ましくは、還元性の雰囲気がよく、例えば
水素を含む雰囲気、ないしは、水素雰囲気が挙げられ
る。熱処理の温度は、雰囲気の組成、圧力により異なる
が、概ね、300℃以上、より好ましくは500℃以
上、融点以下である。また、圧力は、還元性が強いほど
高い圧力でも平滑化が促進されるが、概ね大気圧以下、
より好ましくは、200Torr以下で、下限は特にな
い。又超高真空は特に必要としない。また、本発明でい
う、真空中とは、反応槽に漏れがない状態で雰囲気ガス
を導入せず、1×10-3Torr以下、より好ましく
は、1×10-5Torr以下の圧力に保ったものをい
う。
【0044】また、本現象は多孔質表面が清浄な状態で
熱処理することでその進行が開始するのであって、多孔
質化したSi基板表面に自然酸化膜が形成されている場
合には、熱処理に先立って、これを弗酸によるエッチン
グ等で除去しておくことにより、表面の平滑化がより促
進される。
【0045】図1(b)に示すように、もう一つのSi
基板3を用意して、表面に酸化層4を形成した後、多孔
質Si基板上1の単結晶Si層2の表面に、酸化層4を
表面に持つSi基板3を貼りつける。この貼り付け工程
は、洗浄した表面同士を密着させ、その後酸素雰囲気あ
るいは、窒素雰囲気中で加熱する。
【0046】前記貼り合わせ工程に先立って、非多孔質
単結晶シリコン層2表面に酸化層6を形成してSi基板
と貼り合わせてもよい。酸化層6は、最終的な活性層で
ある単結晶シリコン層2の界面準位を低減させるために
形成する。この場合、もう一つのSi基板の表面には酸
化層を形成してあってもよいし、なくてもよい。
【0047】図1(c)に示すように、必要に応じて、
エッチング防止膜として、Si3 4 層5を堆積して、
貼り合せた2枚のシリコンウエハー全体を被覆して、多
孔質シリコン基板の多孔質表面上のSi3 4 層を除去
する。他のエッチング防止膜としてSi3 4 層の代わ
りに、アピエゾンワックスを用いても良い。この後に、
多孔質Si基板1を全部エッチングしてSiO2 上に薄
膜化した単結晶シリコン層2を残存させ形成する。
【0048】また、前記エッチングに先立って、多孔質
Si基板1を裏面側から、研削、ないしは、研磨等の機
械加工によりあらかじめ薄層化しておいてもよい。特に
Si基板を全部多孔質化しない場合には、多孔質層が露
出するまで、機械加工により薄層化することが好まし
い。
【0049】図1(c)には本発明で得られる半導体基
材が示される。すなわち、図1(b)に於けるエッチン
グ防止膜としてのSi3 4 層5を除去することによっ
て、SiO2 を介した絶縁物基板3上に結晶性がシリコ
ンウエハーと同等な単結晶Si層2が平坦に、しかも均
一に薄層化されて、ウエハー全域に、大面積に形成され
る。この後、必要に応じて、単結晶Si層より、エピタ
キシャル成長を行なって、単結晶薄層の厚さをましても
よい。この成長法は、CVD法、スパッタ法、液相成長
法、固相成長法等いづれの方法でも構わない。
【0050】こうして得られた半導体基材は、絶縁分離
された電子素子作製という点から見ても好適に使用する
ことができる。
【0051】
【実施例】以下、具体的な実施例によって本発明を説明
する。 (実施例1)200ミクロンの厚みを持ったP型(10
0)単結晶Si基板を50%のHF溶液中において陽極
化成を行った。この時の電流密度は、5mA/cm2
あった。この時の多孔質化速度は、0.9μm/mi
n.であり200ミクロンの厚みを持ったP型(10
0)Si基板全体は、223分で多孔質化された。
【0052】該多孔質化されたSi基板を水素雰囲気中
で熱処理して、表面に平滑な層を得た。熱処理条件は以
下のとおりとした。
【0053】温度: 950℃ 圧力: 80Torr 時間: 25分 この表面の平滑な層を高分解能走査型電子顕微鏡、RH
EEDにより観察したところ、基板と同方位の厚さ20
nmの単結晶薄層が形成されていた。
【0054】次に、この単結晶薄層の表面に、表面に5
000オングストロームの酸化層を形成したもう一方の
Si基板を重ねあわせ、酸素雰囲気中で800℃、0.
5時間加熱することにより、両者のSi基板は、強固に
接合された。
【0055】減圧CVD法によってSi3 4 を0.1
μm堆積して、貼りあわせた2枚のSi基板を被覆し
て、多孔質基板上の窒化膜のみを反応性イオンエッチン
グによって除去する。
【0056】その後、該貼り合わせた基板をバッファー
ド弗酸とアルコールと過酸化水素水との混合液(10:
6:50)で攪はんすることなく選択エッチングする。
205分後には、単結晶Si層だけがエッチングされず
に残り、単結晶Siをエッチ・ストップの材料として、
多孔質Si基板は選択エッチングされ、完全に除去され
た。Si3 4 層を除去した後には、SiO2 上に薄膜
単結晶Si層が形成できた。透過電子顕微鏡による断面
観察の結果、Si層には新たな結晶欠陥は導入されてお
らず、良好な結晶性が維持されていることが確認され
た。 (実施例2)200ミクロンの厚みを持ったP型(10
0)単結晶Si基板を50%のHF溶液中において陽極
化成を行った。この時の電流密度は、100mA/cm
2 であった。この時の多孔質化速度は、8.4μm/m
in.であり200ミクロンの厚みを持ったP型(10
0)Si基板全体は、24分で多孔質化された。該多孔
質化されたSi基板を水素雰囲気中で熱処理して、表面
に平滑な層を得た。熱処理条件は以下のとおりとした。
【0057】温度: 950℃ 圧力: 50Torr 時間: 45分 この表面の平滑な層を高分解能走査型電子顕微鏡、RH
EEDにより観察したところ、基板と同方位の厚さ50
nmの非多孔質単結晶薄層が形成されていた。
【0058】次に、このエピタキシャル層を10nm酸
化した表面に、表面に5000オングストロームの酸化
層を形成したもう一方のSi基板を重ねあわせ、酸素雰
囲気中で900℃、0.5時間加熱することにより、両
者のSi基板は、強固に接合された。
【0059】減圧CVD法によってSi3 4 を0.1
μm堆積して、貼りあわせた2枚のSi基板を被覆し
て、多孔質基板上の窒化膜のみを反応性イオンエッチン
グによって除去する。
【0060】前述したように通常のSi単結晶のKOH
6M溶液に対するエッチング速度は、約毎分1ミクロ
ン弱程度であるが、多孔質層のエッチング速度はその百
倍ほど増速される。すなわち、200ミクロンの厚みを
もった多孔質化されSi基板は、2分で除去された。S
3 4 層を除去した後には、SiO2 上に良好な結晶
性を有する単結晶Si層が形成できた。 (実施例3)200ミクロンの厚みを持ったP型(10
0)単結晶Si基板を50%のHF溶液中において陽極
化成を行った。この時の電流密度は、100mA/cm
2 であった。
【0061】この時の多孔質化速度は、8.4μm/m
in.であり200ミクロンの厚みを持ったP型(10
0)Si基板全体は、24分で多孔質化された。
【0062】該多孔質化されたSi基板を1.5%希弗
酸で洗浄した後、ただちにアルゴン雰囲気中で熱処理し
て、表面に平滑な層を得た。熱処理条件は以下のとおり
とした。
【0063】温度: 950℃ 圧力: 1Torr 時間: 60分 この表面の平滑な層を高分解能走査型電子顕微鏡、RH
EEDにより観察したところ、基板と同方位の厚さ20
nmの単結晶薄層が形成されていた。
【0064】該単結晶薄層表面に、表面に5000オン
グストロームの酸化層を形成したもう一方のSi基板を
重ねあわせ、酸素雰囲気中で800℃、0.5時間加熱
することにより、両者のSi基板は、強固に接合され
た。
【0065】減圧CVD法によってSi3 4 を0.1
μm堆積して、貼りあわせた2枚のSi基板を被覆し
て、多孔質基板上の窒化膜のみを反応性イオンエッチン
グによって除去する。
【0066】前述したように通常のSi単結晶のフッ硝
酸酢酸溶液に対するエッチング速度は、約毎分1ミクロ
ン弱程度(フッ硝酸酢酸溶液1:3:8)であるが、多
孔質層のエッチング速度はその百倍ほど増速される。す
なわち、200ミクロンの厚みをもった多孔質化された
Si基板は、2分で除去された。Si3 4 層を除去し
た後には、SiO2 上に単結晶Si層が形成できた。
【0067】また、Si3 4 層の代わりに、アピエゾ
ンワックスを被覆した場合にも同様の効果があり、多孔
質化されたSi基板のみを完全に除去し得た。 (実施例4)300ミクロンの厚みを持ったP型(10
0)単結晶Si基板を50%のHF溶液中において陽極
化成を行った。この時の電流密度は、5mA/cm2
あった。この時の多孔質化速度は、0.9μm/mi
n.であり300ミクロンの厚みを持ったP型(10
0)Si基板の表面を30μm多孔質化した。
【0068】該多孔質化されたSi基板を水素雰囲気中
で熱処理して、表面に平滑な層を得た。熱処理条件は以
下のとおりとした。
【0069】温度: 950℃ 圧力: 60Torr 時間: 25分 この表面の平滑な層を高分解能走査型電子顕微鏡、RH
EEDにより観察したところ、基板と同方位の厚さ30
nmの単結晶薄層が形成されていた。この単結晶薄層を
100オングストローム酸化した表面に、表面に500
0オングストロームの酸化層を形成したもう一方のSi
基板を密着させ、700℃、0.5時間加熱することに
より、両者のSi基板は、強固に接合された。
【0070】この多孔質基板を裏面より、通常のウエハ
のラッピング工程により、275μm削り、多孔質シリ
コンを露出させた。
【0071】減圧CVD法によってSi3 4 を0.1
μm堆積して、貼りあわせた2枚のSi基板を被覆し
て、多孔質基板上の窒化膜のみを反応性イオンエッチン
グによって除去する。
【0072】その後、該貼り合わせた基板をバッファー
ド弗酸とアルコールと過酸化水素水との混合液(10:
6:50)で攪はんすることなく選択エッチングする。
30分後には、単結晶Si層だけがエッチングされずに
残り、単結晶Siをエッチ・ストップの材料として、多
孔質Siは選択エッチングされ、完全に除去された。S
3 4 層を除去した後には、SiO2 上に単結晶Si
層が形成できた。
【0073】また、Si3 4 層の代わりに、アピエゾ
ンワックスを被覆した場合にも同様の効果があり、多孔
質化されたSi基板のみを完全に除去し得た。 (実施例5)200ミクロンの厚みを持ったP型(10
0)単結晶Si基板を50%のHF溶液中において陽極
化成を行った。この時の電流密度は、100mA/cm
2 であった。この時の多孔質化速度は、8.4μm/m
in.であり200ミクロンの厚みを持ったP型(10
0)Si基板全体は、24分で多孔質化された。
【0074】該多孔質化されたSi基板を水素雰囲気中
で熱処理して、表面に平滑な層を得た。熱処理条件は以
下のとおりとした。
【0075】温度: 950℃ 圧力: 760Torr 時間: 80分 この表面の平滑な層を高分解能走査型電子顕微鏡、RH
EEDにより観察したところ、基板と同方位の厚さ20
nmの単結晶薄層が形成されていた。この単結晶薄層の
表面に、表面に5000オングストロームの酸化層を形
成したもう一方のSi基板を密着させ、700℃、0.
5時間加熱することにより、両者のSi基板は、強固に
接合された。
【0076】減圧CVD法によってSi3 4 を0.1
μm堆積して、貼りあわせた2枚のSi基板を被覆し
て、多孔質基板上の窒化膜のみを反応性イオンエッチン
グによって除去する。
【0077】前述したように通常のSi単結晶のフッ硝
酸酢酸溶液に対するエッチング速度は、約毎分1ミクロ
ン弱程度(フッ硝酸酢酸溶液1:3:8)であるが、多
孔質層のエッチング速度はその百倍ほど増速される。す
なわち、200ミクロンの厚みをもった多孔質化された
Si基板は、2分で除去された。Si3 4 層を除去し
た後には、SiO2 上に単結晶Si層が形成できた。
【0078】次に通常用いるCVD法を用いて、この単
結晶薄層からエピタキシャル成長させて、単結晶シリコ
ン層の厚さを2μmにした。成長条件は以下のとおりと
した。
【0079】 ガス: SiH2 Cl2 /H2 ;1/180(1/mi
n.) 温度: 1080℃ 圧力: 80Torr その結果、SiO2 上に厚さ2μmの単結晶Si層が形
成できた。 (実施例6)200ミクロンの厚みを持ったP型(10
0)単結晶Si基板を50%のHF溶液中において陽極
化成を行った。この時の電流密度は、100mA/cm
2 であった。
【0080】この時の多孔質化速度は、8.4μm/m
in.であり200ミクロンの厚みを持ったP型(10
0)Si基板全体は、24分で多孔質化された。
【0081】該多孔質化されたSi基板を1.5%希弗
酸で洗浄した後、ただちに真空槽中で熱処理して、表面
に平滑な層を得た。熱処理条件は以下のとおりとした。
【0082】温度: 950℃ 圧力: 1×10-8Torr 時間: 100分 この表面の平滑な層を高分解能走査型電子顕微鏡、RH
EEDにより観察したところ、基板と同方位の厚さ15
nmの単結晶薄層が形成されていた。
【0083】該単結晶薄層表面に、表面に5000オン
グストロームの酸化層を形成したもう一方のSi基板を
重ねあわせ、酸素雰囲気中で800℃、0.5時間加熱
することにより、両者のSi基板は、強固に接合され
た。
【0084】減圧CVD法によってSi3 4 を0.1
μm堆積して、貼りあわせた2枚のSi基板を被覆し
て、多孔質基板上の窒化膜のみを反応性イオンエッチン
グによって除去する。
【0085】その後、該貼り合わせた基板をバッファー
ド弗酸とアルコールと過酸化水素水との混合液(10:
6:50)で攪はんすることなく選択エッチングする。
205分後には、単結晶Si層だけがエッチングされず
に残り、単結晶Siをエッチ・ストップの材料として、
多孔質Si基板は選択エッチングされ、完全に除去され
た。Si3 4 層を除去した後には、SiO2 上に薄膜
単結晶Si層が形成できた。
【0086】透過電子顕微鏡による断面観察の結果、S
i層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。
【0087】また、Si3 4 層の代わりに、アピエゾ
ンワックスを被覆した場合にも同様の効果があり、多孔
質化されたSi基板のみを完全に除去し得た。
【0088】
【発明の効果】以上詳述したように、本発明によれば、
絶縁物基板上に結晶性が単結晶ウエハー並に優れたSi
結晶層を得るうえで、生産性、均一性、制御性、経済性
の面において卓越した方法を提供することができる。
【0089】更に本発明によれば、従来のSOIデバイ
スの利点を実現し、応用可能な半導体基板の作製方法を
提供することができる。
【0090】また、本発明によれば、SOI構造の大規
模集積回路を作製する際にも、高価なSOSや、SIM
OXの代替足り得る半導体基板の作製方法を提供するこ
とができる。
【0091】本発明によれば、元々良質な単結晶Si基
板を出発材料として、陽極化成により多孔質化した後、
非酸化性雰囲気、ないし、真空中で熱処理することによ
り、多孔質層表面を非多孔質単結晶層に変質せしめた
後、下部のSi基板を化学的に除去してSiO2 上に移
設させるものであり、シラン等のソースガスを用いるこ
となく多孔質上に非多孔質単結晶層を形成できるので、
経済性に優れる。また、実施例にも詳細に記述したよう
に、多数処理を短時間に行うことが可能であり、その生
産性と経済性に多大の進歩がある。さらに本発明によれ
ば、極薄単結晶を酸化層上に形成できるので、薄膜を用
いるSOI回路などにも好適である。
【図面の簡単な説明】
【図1】本発明の半導体基材の作製方法の工程を説明す
るための模式的断面図である。
【図2】多孔質Siと非多孔質Siをバッファード弗酸
とアルコールと過酸化水素水の混合液に浸潤した時のエ
ッチング特性図である。
【図3】多孔質Siの熱処理における表面の孔の数密度
の時間変化を示す図である。
【符号の説明】
1 多孔質Si基板 2 非多孔質Si単結晶層 3 Si基板 4 表面酸化層 5 Si3 4 エッチング防止膜 6 表面酸化層

Claims (14)

    【特許請求の範囲】
  1. 【請求項1】 シリコン基板を多孔質化する工程と、該
    多孔質化したシリコン基板を融点以下の温度で熱処理し
    て該多孔質化したシリコン基板の表面層を非多孔質シリ
    コン単結晶層にする工程と、該非多孔質シリコン単結晶
    層を表面酸化したもう一方のシリコン基板に貼り合わせ
    る工程と、該多孔質化したシリコン基板部分を化学エッ
    チングにより除去する工程と、を有することを特徴とす
    る半導体基材の作製方法。
  2. 【請求項2】 前記熱処理は非酸化性雰囲気又は真空中
    で行うことを特徴とする請求項1記載の半導体基材の作
    製方法。
  3. 【請求項3】 前記エッチング工程の後、前記非多孔質
    シリコン単結晶層よりエピタキシャル成長により単結晶
    シリコン層を成長することを特徴とする請求項1記載の
    半導体基材の作製方法。
  4. 【請求項4】 前記多孔質化するシリコン基板はP型で
    あることを特徴とする請求項1記載の半導体基材の作製
    方法。
  5. 【請求項5】 前記貼り合わせ工程後、前記エッチング
    工程に先立ち、前記多孔質化したシリコン基板の多孔質
    表面以外の部分を耐化学エッチング耐性に優れた材料に
    より被覆しておくことを特徴とする請求項1記載の半導
    体基材の作製方法。
  6. 【請求項6】 前記貼り合わせ工程が酸素を含む雰囲気
    中で行われる工程を含むことを特徴とする請求項1記載
    の半導体基材の作製方法。
  7. 【請求項7】 前記貼り合わせ工程が窒素を含む雰囲気
    中で行われる工程を含むことを特徴とする請求項1記載
    の半導体基材の作製方法。
  8. 【請求項8】 前記シリコン基板を多孔質化する工程は
    陽極化成であることを特徴とする請求項1記載の半導体
    基材の作製方法。
  9. 【請求項9】 前記エッチング工程に先立って、前記多
    孔質化したシリコン基板部分を機械的加工により薄層化
    することを特徴とする請求項1記載の半導体基材の作製
    方法。
  10. 【請求項10】 前記非酸化性雰囲気又は真空中での熱
    処理の後、貼り合わせ工程に先立って、形成された非多
    孔質単結晶層の表面に酸化層を形成することを特徴とす
    る請求項2記載の半導体基材の作製方法。
  11. 【請求項11】 前記非酸化性雰囲気は、還元性雰囲気
    であることを特徴とする請求項2記載の半導体基材の作
    製方法。
  12. 【請求項12】 前記非酸化性雰囲気、又は真空中での
    熱処理に先立って、前記多孔質化したシリコン基板を弗
    酸で洗浄することを特徴とする請求項2記載の半導体基
    材の作製方法。
  13. 【請求項13】 前記陽極化成はHF溶液中で行われる
    ことを特徴とする請求項8記載の半導体基材の作製方
    法。
  14. 【請求項14】 前記還元性雰囲気は、水素を含む雰囲
    気であることを特徴とする請求項11記載の半導体基材
    の作製方法。
JP4038458A 1992-01-30 1992-01-30 半導体基材及びその作製方法 Expired - Lifetime JP2901031B2 (ja)

Priority Applications (9)

Application Number Priority Date Filing Date Title
JP4038458A JP2901031B2 (ja) 1992-01-30 1992-01-30 半導体基材及びその作製方法
EP00113703A EP1043768B1 (en) 1992-01-30 1993-01-29 Process for producing semiconductor substrates
DE69333619T DE69333619T2 (de) 1992-01-30 1993-01-29 Herstellungsverfahren für Halbleitersubstrate
DE69334324T DE69334324D1 (de) 1992-01-30 1993-01-29 Herstellungsverfahren für Halbleitersubstrat
EP02009679A EP1251556B1 (en) 1992-01-30 1993-01-29 Process for producing semiconductor substrate
DE69333152T DE69333152T2 (de) 1992-01-30 1993-01-29 Verfahren zur Herstellung eines Halbleitersubstrates
EP93101413A EP0553852B1 (en) 1992-01-30 1993-01-29 Process for producing semiconductor substrate
US08/402,975 US5869387A (en) 1992-01-30 1995-03-13 Process for producing semiconductor substrate by heating to flatten an unpolished surface
US09/118,872 US6121117A (en) 1992-01-30 1998-07-20 Process for producing semiconductor substrate by heat treating

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4038458A JP2901031B2 (ja) 1992-01-30 1992-01-30 半導体基材及びその作製方法

Publications (2)

Publication Number Publication Date
JPH05217893A true JPH05217893A (ja) 1993-08-27
JP2901031B2 JP2901031B2 (ja) 1999-06-02

Family

ID=12525816

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4038458A Expired - Lifetime JP2901031B2 (ja) 1992-01-30 1992-01-30 半導体基材及びその作製方法

Country Status (1)

Country Link
JP (1) JP2901031B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004533726A (ja) * 2001-06-28 2004-11-04 ジルトロニック アクチエンゲゼルシャフト 半導体材料からなるフィルムまたは層およびフィルムまたは層の製造方法

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6033974A (en) 1997-05-12 2000-03-07 Silicon Genesis Corporation Method for controlled cleaving process
US6159824A (en) 1997-05-12 2000-12-12 Silicon Genesis Corporation Silicon-on-silicon wafer bonding process using a thin film blister-separation method
US6291313B1 (en) 1997-05-12 2001-09-18 Silicon Genesis Corporation Method and device for controlled cleaving process
US20070122997A1 (en) 1998-02-19 2007-05-31 Silicon Genesis Corporation Controlled process and resulting device
US6548382B1 (en) 1997-07-18 2003-04-15 Silicon Genesis Corporation Gettering technique for wafers made using a controlled cleaving process
US6291326B1 (en) 1998-06-23 2001-09-18 Silicon Genesis Corporation Pre-semiconductor process implant and post-process film separation
US6221740B1 (en) 1999-08-10 2001-04-24 Silicon Genesis Corporation Substrate cleaving tool and method
US6263941B1 (en) 1999-08-10 2001-07-24 Silicon Genesis Corporation Nozzle for cleaving substrates
EP1939932A1 (en) 1999-08-10 2008-07-02 Silicon Genesis Corporation A substrate comprising a stressed silicon germanium cleave layer
US6500732B1 (en) 1999-08-10 2002-12-31 Silicon Genesis Corporation Cleaving process to fabricate multilayered substrates using low implantation doses
US8187377B2 (en) 2002-10-04 2012-05-29 Silicon Genesis Corporation Non-contact etch annealing of strained layers
US9362439B2 (en) 2008-05-07 2016-06-07 Silicon Genesis Corporation Layer transfer of films utilizing controlled shear region
US7811900B2 (en) 2006-09-08 2010-10-12 Silicon Genesis Corporation Method and structure for fabricating solar cells using a thick layer transfer process
US8293619B2 (en) 2008-08-28 2012-10-23 Silicon Genesis Corporation Layer transfer of films utilizing controlled propagation
US8993410B2 (en) 2006-09-08 2015-03-31 Silicon Genesis Corporation Substrate cleaving under controlled stress conditions
US8330126B2 (en) 2008-08-25 2012-12-11 Silicon Genesis Corporation Race track configuration and method for wafering silicon solar substrates
US8329557B2 (en) 2009-05-13 2012-12-11 Silicon Genesis Corporation Techniques for forming thin films by implantation with reduced channeling

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004533726A (ja) * 2001-06-28 2004-11-04 ジルトロニック アクチエンゲゼルシャフト 半導体材料からなるフィルムまたは層およびフィルムまたは層の製造方法

Also Published As

Publication number Publication date
JP2901031B2 (ja) 1999-06-02

Similar Documents

Publication Publication Date Title
JP3214631B2 (ja) 半導体基体及びその作製方法
US6100165A (en) Method of manufacturing semiconductor article
EP0747935B1 (en) Process for preparing an SOI-member
US5374581A (en) Method for preparing semiconductor member
JP3112121B2 (ja) 半導体基材の作製方法および半導体部材
JPH0521338A (ja) 半導体部材及び半導体部材の製造方法
JP2994837B2 (ja) 半導体基板の平坦化方法、半導体基板の作製方法、及び半導体基板
JPH05275329A (ja) 半導体素子基体とその作製方法
JP2901031B2 (ja) 半導体基材及びその作製方法
JP2910001B2 (ja) 半導体基材及びその作製方法
EP0501119B1 (en) Method of producing semiconductor substrate
JPH05206422A (ja) 半導体装置及びその作製方法
JPH04346418A (ja) 半導体基材の作製方法
JP3347354B2 (ja) エッチング方法および半導体基材の作製方法
JP3119384B2 (ja) 半導体基板及びその作製方法
JP3342442B2 (ja) 半導体基板の作製方法及び半導体基板
JP3112100B2 (ja) 半導体基材の作製方法
JP3112101B2 (ja) 半導体基材の作製方法
JPH07211602A (ja) 半導体基体の製造方法
JP3112102B2 (ja) 半導体装置
JP3098811B2 (ja) 絶縁ゲート型電界効果トランジスタ及びそれを用いた半導体装置
JPH04349621A (ja) 半導体基材の作製方法
JPH0541488A (ja) 半導体装置
JP3128076B2 (ja) バイポーラトランジスタの製造方法及びそれを用いた半導体装置の製造方法
JP3080196B2 (ja) 半導体基材及びその作製方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080319

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090319

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100319

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100319

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110319

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120319

Year of fee payment: 13

EXPY Cancellation because of completion of term