JPH05218020A - 薄膜配線の形成方法 - Google Patents
薄膜配線の形成方法Info
- Publication number
- JPH05218020A JPH05218020A JP1712992A JP1712992A JPH05218020A JP H05218020 A JPH05218020 A JP H05218020A JP 1712992 A JP1712992 A JP 1712992A JP 1712992 A JP1712992 A JP 1712992A JP H05218020 A JPH05218020 A JP H05218020A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- layer
- electroless plating
- substrate
- catalyst
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 21
- 239000010409 thin film Substances 0.000 title description 7
- 239000000758 substrate Substances 0.000 claims abstract description 42
- 238000007772 electroless plating Methods 0.000 claims abstract description 40
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 22
- 238000000992 sputter etching Methods 0.000 claims abstract description 8
- 239000003054 catalyst Substances 0.000 claims description 51
- 239000012190 activator Substances 0.000 claims description 7
- 239000004065 semiconductor Substances 0.000 claims description 4
- 238000005530 etching Methods 0.000 abstract description 10
- 230000015572 biosynthetic process Effects 0.000 abstract description 9
- 238000007747 plating Methods 0.000 abstract description 9
- 239000000853 adhesive Substances 0.000 abstract 2
- 230000001070 adhesive effect Effects 0.000 abstract 2
- 230000003213 activating effect Effects 0.000 abstract 1
- 239000003795 chemical substances by application Substances 0.000 abstract 1
- 239000000463 material Substances 0.000 abstract 1
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 14
- 238000005468 ion implantation Methods 0.000 description 12
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 11
- 239000010408 film Substances 0.000 description 10
- 239000000243 solution Substances 0.000 description 10
- 230000000694 effects Effects 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000007809 chemical reaction catalyst Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- PIBWKRNGBLPSSY-UHFFFAOYSA-L palladium(II) chloride Chemical compound Cl[Pd]Cl PIBWKRNGBLPSSY-UHFFFAOYSA-L 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- ACVYVLVWPXVTIT-UHFFFAOYSA-M phosphinate Chemical compound [O-][PH2]=O ACVYVLVWPXVTIT-UHFFFAOYSA-M 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000006722 reduction reaction Methods 0.000 description 1
- 150000003839 salts Chemical class 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Chemically Coating (AREA)
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】
【目的】 絶縁性又は半導体性基板上に、無電解メッキ
法で配線を形成する場合に、サイドエッチングによる配
線細り及び配線形成部以外のメッキの形成を防止すると
共に、膜の密着性の向上を図る。 【構成】 フォトレジスト８を塗布し、必要とする配線
領域１１を転写する工程と、このレジストパターンをマ
スクとして無電解メッキの触媒又は付活剤の物質をイオ
ン注入する工程と、フォトレジストを除去した後、スパ
ッタエッチングにより残存する触媒１２を除去し、配線
形成領域にのみ触媒イオン注入層１０を残した後、無電
解メッキを行い、無電解メッキ層１３による配線を形成
する工程とを有する。メッキ後にエッチングを行わない
ため、サイドエッチングの影響を受けず、配線パターン
部以外に触媒が付着しないので、不要なメッキ層の成長
を防ぐと共に、触媒イオン注入層１０を基板表面内に埋
め込んでいるため、膜の密着性も向上する。
法で配線を形成する場合に、サイドエッチングによる配
線細り及び配線形成部以外のメッキの形成を防止すると
共に、膜の密着性の向上を図る。 【構成】 フォトレジスト８を塗布し、必要とする配線
領域１１を転写する工程と、このレジストパターンをマ
スクとして無電解メッキの触媒又は付活剤の物質をイオ
ン注入する工程と、フォトレジストを除去した後、スパ
ッタエッチングにより残存する触媒１２を除去し、配線
形成領域にのみ触媒イオン注入層１０を残した後、無電
解メッキを行い、無電解メッキ層１３による配線を形成
する工程とを有する。メッキ後にエッチングを行わない
ため、サイドエッチングの影響を受けず、配線パターン
部以外に触媒が付着しないので、不要なメッキ層の成長
を防ぐと共に、触媒イオン注入層１０を基板表面内に埋
め込んでいるため、膜の密着性も向上する。
Description
【０００１】
【産業上の利用分野】本発明は薄膜の配線の形成方法に
関し、特に、無電解メッキを使用して微細パターンを形
成する薄膜配線の形成方法に関する。
関し、特に、無電解メッキを使用して微細パターンを形
成する薄膜配線の形成方法に関する。
【０００２】
【従来の技術】従来、絶縁性基板若しくは半絶縁性基板
又は絶縁膜を有する基板上に薄膜配線を形成するために
は、予め蒸着、スパッタリング又は無電解メッキ等で導
電性の下地被膜を形成する。次いで、この下地被膜上に
更に配線の抵抗を下げるために、電解メッキ又は無電解
メッキ等により被膜を厚く形成した後、フォトリソグラ
フィー法により所望の配線パターンを形成している。
又は絶縁膜を有する基板上に薄膜配線を形成するために
は、予め蒸着、スパッタリング又は無電解メッキ等で導
電性の下地被膜を形成する。次いで、この下地被膜上に
更に配線の抵抗を下げるために、電解メッキ又は無電解
メッキ等により被膜を厚く形成した後、フォトリソグラ
フィー法により所望の配線パターンを形成している。
【０００３】図４（ａ）乃至（ｄ）は従来の薄膜配線の
形成方法を工程順に示す断面図である。この図４は無電
解メッキ法により下地膜を形成する場合の例である。図
４（ａ）に示すように、無電解メッキの反応触媒とし
て、例えばパラジウム（Ｐｄ）を含む触媒層２を基板１
上に塗布形成する。
形成方法を工程順に示す断面図である。この図４は無電
解メッキ法により下地膜を形成する場合の例である。図
４（ａ）に示すように、無電解メッキの反応触媒とし
て、例えばパラジウム（Ｐｄ）を含む触媒層２を基板１
上に塗布形成する。
【０００４】次いで、図４（ｂ）示すように、触媒層２
を焼きしめすることにより、基板１上に焼きしめ触媒層
３を強固に固着させる。
を焼きしめすることにより、基板１上に焼きしめ触媒層
３を強固に固着させる。
【０００５】次いで、無電解メッキ液、例えば、水溶性
ニッケル（Ｎｉ）塩と次亜リン酸塩（ＮａＨ2ＰＯ2）の
混合液中に浸漬すると、触媒層３の作用により無電解メ
ッキ液中のＮｉイオンが還元し、触媒層３に被着し、更
に還元したＮｉを核に還元反応が進行する。その結果、
図４（ｃ）に示すように、約80℃に20分間加熱すること
により、１μｍ程度の厚さの無電解メッキ層４が形成さ
れる。
ニッケル（Ｎｉ）塩と次亜リン酸塩（ＮａＨ2ＰＯ2）の
混合液中に浸漬すると、触媒層３の作用により無電解メ
ッキ液中のＮｉイオンが還元し、触媒層３に被着し、更
に還元したＮｉを核に還元反応が進行する。その結果、
図４（ｃ）に示すように、約80℃に20分間加熱すること
により、１μｍ程度の厚さの無電解メッキ層４が形成さ
れる。
【０００６】次いで、無電解メッキ層４上にフォトレジ
スト５を塗布し、フォトリソグラフィーでフォトレジス
ト５をパターニングすることにより、配線パターンに対
応するレジストパターンを形成する。
スト５を塗布し、フォトリソグラフィーでフォトレジス
ト５をパターニングすることにより、配線パターンに対
応するレジストパターンを形成する。
【０００７】次いで、図４（ｄ）に示すように、フォト
レジスト５をマスクとして露出している部分の無電解メ
ッキ層４と触媒層３をエッチング除去し、更にレジスト
層５を除去すれば、無電解メッキ層４により所望の配線
パターンが完成する。
レジスト５をマスクとして露出している部分の無電解メ
ッキ層４と触媒層３をエッチング除去し、更にレジスト
層５を除去すれば、無電解メッキ層４により所望の配線
パターンが完成する。
【０００８】
【発明が解決しようとする課題】しかしながら、上述の
配線形成方法では、以下に示すような欠点がある。先
ず、無電解メッキ層４のエッチング液と、触媒層３のエ
ッチング液によっては、レジスト５の直下の無電解メッ
キ層４が大きく浸食され、所謂、サイドエッチング現象
が現れる。このため、微細な配線を形成しにくいという
欠点がある。サイドエッチングを小さくする形成方法と
して、図５（ａ）に示すように、配線部が開口するよう
にレジスト５をパターニングし、次いで、触媒層２を被
着するものがある。そして、その後にレジスト５を溶解
除去することにより、レジスト５上の触媒層２も除去す
ると、開口部底部にのみ触媒層２が残存し、これを無電
解メッキ液に浸漬すれば、図５（ｂ）に示すように、無
電解メッキ層４が形成され、所望の配線パターンを有す
る基板が完成する。
配線形成方法では、以下に示すような欠点がある。先
ず、無電解メッキ層４のエッチング液と、触媒層３のエ
ッチング液によっては、レジスト５の直下の無電解メッ
キ層４が大きく浸食され、所謂、サイドエッチング現象
が現れる。このため、微細な配線を形成しにくいという
欠点がある。サイドエッチングを小さくする形成方法と
して、図５（ａ）に示すように、配線部が開口するよう
にレジスト５をパターニングし、次いで、触媒層２を被
着するものがある。そして、その後にレジスト５を溶解
除去することにより、レジスト５上の触媒層２も除去す
ると、開口部底部にのみ触媒層２が残存し、これを無電
解メッキ液に浸漬すれば、図５（ｂ）に示すように、無
電解メッキ層４が形成され、所望の配線パターンを有す
る基板が完成する。
【０００９】しかし、この方法ではレジスト５上の触媒
層２が基板１上にこびりつく場合があり、このままメッ
キを行うと、図５（ｂ）に示すように、基板１にこびり
ついた触媒層６上に無電解メッキ層７が形成されてしま
うという欠点がある。また、各被膜が基板表面に物理的
に付着しているのみであり、密着性が劣るという欠点も
ある。
層２が基板１上にこびりつく場合があり、このままメッ
キを行うと、図５（ｂ）に示すように、基板１にこびり
ついた触媒層６上に無電解メッキ層７が形成されてしま
うという欠点がある。また、各被膜が基板表面に物理的
に付着しているのみであり、密着性が劣るという欠点も
ある。
【００１０】本発明はかかる問題点に鑑みてなされたも
のであって、サイドエッチングが防止されて微細な配線
を形成することができ、不要部分に無電解メッキ層が形
成されることを防止できると共に、被膜の良好な密着性
をもつ薄膜配線の形成方法を提供することを目的とす
る。
のであって、サイドエッチングが防止されて微細な配線
を形成することができ、不要部分に無電解メッキ層が形
成されることを防止できると共に、被膜の良好な密着性
をもつ薄膜配線の形成方法を提供することを目的とす
る。
【００１１】
【課題を解決するための手段】本発明に係る薄膜配線の
形成方法は、半導体基板又は絶縁性基板上への配線の形
成方法において、フォトレジストを塗布し所要の配線パ
ターンを転写する工程と、この配線パターンをマスクと
して配線形成領域に無電解メッキの触媒又は付活剤とな
る物質をイオン注入する工程と、前記フォトレジストを
除去した後スパッタエッチングする工程と、無電解メッ
キを行う工程とを有することを特徴とする。
形成方法は、半導体基板又は絶縁性基板上への配線の形
成方法において、フォトレジストを塗布し所要の配線パ
ターンを転写する工程と、この配線パターンをマスクと
して配線形成領域に無電解メッキの触媒又は付活剤とな
る物質をイオン注入する工程と、前記フォトレジストを
除去した後スパッタエッチングする工程と、無電解メッ
キを行う工程とを有することを特徴とする。
【００１２】なお、表面に絶縁膜を形成した基板もその
性質上基板自体が絶縁性である場合と同様の作用効果を
有するものであるため、本発明においては絶縁性基板に
含めるものとする。
性質上基板自体が絶縁性である場合と同様の作用効果を
有するものであるため、本発明においては絶縁性基板に
含めるものとする。
【００１３】
【作用】本発明においては、基板表面に所定の配線パタ
ーンで無電解メッキの触媒をイオン注入して下地触媒層
を形成した後、無電解メッキを行うので、サイドエッチ
ングによる配線浸食が無く、微細な配線を形成できる。
また、フォトレジストを除去した後、スパッタエッチン
グするので、配線形成部以外に残存する触媒層を完全に
除去することができ、不要部分に無電解メッキ層が形成
されることを防止することができる。更に、核となる触
媒が基板表面内に埋め込まれていることから、各膜の良
好な密着性を得ることができる。
ーンで無電解メッキの触媒をイオン注入して下地触媒層
を形成した後、無電解メッキを行うので、サイドエッチ
ングによる配線浸食が無く、微細な配線を形成できる。
また、フォトレジストを除去した後、スパッタエッチン
グするので、配線形成部以外に残存する触媒層を完全に
除去することができ、不要部分に無電解メッキ層が形成
されることを防止することができる。更に、核となる触
媒が基板表面内に埋め込まれていることから、各膜の良
好な密着性を得ることができる。
【００１４】
【実施例】次に、本発明の実施例について添付の図面を
参照して説明する。
参照して説明する。
【００１５】図１（ａ）乃至（ｄ）は本発明の実施例方
法を工程順に示す基板の断面図である。図１（ａ）に示
すように、基板１上にフォトレジスト８を塗布し、必要
とする配線形成領域１１に開口部が形成されるように、
フォトリソグラフィー法でフォトレジスト８をパターン
形成する。更に、このフォトレジスト８をマスクとして
無電解メッキ、例えば、ニッケル（Ｎｉ）用の触媒パラ
ジウム（Ｐｄ）を、例えば、100〜200Kevのエネルギ及
び約１×１０16〜１×１０19cm-2のドーズ量の条件でイ
オン注入し、配線形成領域１１の基板１の表面にイオン
注入層１０を形成する。このとき、Ｐｄは、各表面から
例えば約0.03〜0.06μｍ内部に入った所にピークをもつ
ガウス型の濃度分布を有しており、フォトレジスト８の
イオン注入層９及び基板１のイオン注入層１０を形成し
ている。この場合に、フォトレジスト８の厚さを、例え
ば１μｍ以上にしておけば、フォトレジスト８の下の基
板１までＰｄは到達しない。しかし、後工程のフォトレ
ジスト８の除去工程において、通常は有機溶剤又は酸に
よる剥離処理が行われるため、フォトレジスト８内のイ
オン注入層９に存在していたＰｄが溶出する。この大部
分のＰｄは溶剤中に留まるが、一部のＰｄは基板表面に
再付着し、図１（ｂ）に示すように、触媒１２が基板表
面に残存する。
法を工程順に示す基板の断面図である。図１（ａ）に示
すように、基板１上にフォトレジスト８を塗布し、必要
とする配線形成領域１１に開口部が形成されるように、
フォトリソグラフィー法でフォトレジスト８をパターン
形成する。更に、このフォトレジスト８をマスクとして
無電解メッキ、例えば、ニッケル（Ｎｉ）用の触媒パラ
ジウム（Ｐｄ）を、例えば、100〜200Kevのエネルギ及
び約１×１０16〜１×１０19cm-2のドーズ量の条件でイ
オン注入し、配線形成領域１１の基板１の表面にイオン
注入層１０を形成する。このとき、Ｐｄは、各表面から
例えば約0.03〜0.06μｍ内部に入った所にピークをもつ
ガウス型の濃度分布を有しており、フォトレジスト８の
イオン注入層９及び基板１のイオン注入層１０を形成し
ている。この場合に、フォトレジスト８の厚さを、例え
ば１μｍ以上にしておけば、フォトレジスト８の下の基
板１までＰｄは到達しない。しかし、後工程のフォトレ
ジスト８の除去工程において、通常は有機溶剤又は酸に
よる剥離処理が行われるため、フォトレジスト８内のイ
オン注入層９に存在していたＰｄが溶出する。この大部
分のＰｄは溶剤中に留まるが、一部のＰｄは基板表面に
再付着し、図１（ｂ）に示すように、触媒１２が基板表
面に残存する。
【００１６】次いで、図１（ｃ）に示すように、この基
板１をスパッタエッチングし、表面に残存する不要な触
媒１２を除去する。配線形成領域１１以外にもわずかで
も触媒層１２が残存すると、この触媒により無電解メッ
キ層が析出するため、この触媒層１２を完全に除去する
ことが必要である。スパッタエッチングの際、基板表面
もその一部が除去されるが、注入層１０に注入された触
媒層の濃度のピークは表面よりわずかに深い位置にある
ため、クリーニング程度のスパッタエッチングでは何ら
の影響を受けず、かえって基板表面での触媒濃度が増す
ことから好ましい。なお、ウェットエッチングにより残
存触媒１２と基板１の表面をエッチング除去するという
こともできるが、触媒の一部は表面の各所に付着し、結
果として悪影響を及ぼすので好ましくない。
板１をスパッタエッチングし、表面に残存する不要な触
媒１２を除去する。配線形成領域１１以外にもわずかで
も触媒層１２が残存すると、この触媒により無電解メッ
キ層が析出するため、この触媒層１２を完全に除去する
ことが必要である。スパッタエッチングの際、基板表面
もその一部が除去されるが、注入層１０に注入された触
媒層の濃度のピークは表面よりわずかに深い位置にある
ため、クリーニング程度のスパッタエッチングでは何ら
の影響を受けず、かえって基板表面での触媒濃度が増す
ことから好ましい。なお、ウェットエッチングにより残
存触媒１２と基板１の表面をエッチング除去するという
こともできるが、触媒の一部は表面の各所に付着し、結
果として悪影響を及ぼすので好ましくない。
【００１７】その後、図１（ｄ）に示すように、得られ
た基板１を無電解メッキ液中に浸漬し、触媒層（イオン
注入層１０）上のみに析出する無電解メッキの特徴を生
かし、メッキ層１３を析出させる。これにより、所望の
配線を有する配線パターンが完成する。
た基板１を無電解メッキ液中に浸漬し、触媒層（イオン
注入層１０）上のみに析出する無電解メッキの特徴を生
かし、メッキ層１３を析出させる。これにより、所望の
配線を有する配線パターンが完成する。
【００１８】図２（ａ）乃至（ｃ）及び図３（ａ）及び
（ｂ）は本発明の第２の実施例方法を工程順に示す断面
図である。
（ｂ）は本発明の第２の実施例方法を工程順に示す断面
図である。
【００１９】図２（ａ）に示すように、予め薄い絶縁膜
２２で表面を被われた半導体基板２１上にフォトレジス
ト２３を塗付し、配線形成領域２６をパターニングした
後、無電解メッキ用触媒をイオン注入し、フォトレジス
ト２３表面の注入層２４及び基板２１表面の注入層２５
を形成する。この場合に、イオン注入の深さは絶縁膜２
２と基板２１との界面にＰｄ濃度のピークがくるように
調整する。
２２で表面を被われた半導体基板２１上にフォトレジス
ト２３を塗付し、配線形成領域２６をパターニングした
後、無電解メッキ用触媒をイオン注入し、フォトレジス
ト２３表面の注入層２４及び基板２１表面の注入層２５
を形成する。この場合に、イオン注入の深さは絶縁膜２
２と基板２１との界面にＰｄ濃度のピークがくるように
調整する。
【００２０】次いで、図２（ｂ）に示すように、配線形
成領域２６の絶縁膜２２を除去し、更に、フォトレジス
ト２３を除去する。以下、第１の実施例と同様に図２
（ｃ）に示すように、不要な残存触媒２７をスパッタエ
ッチング法で除去する。
成領域２６の絶縁膜２２を除去し、更に、フォトレジス
ト２３を除去する。以下、第１の実施例と同様に図２
（ｃ）に示すように、不要な残存触媒２７をスパッタエ
ッチング法で除去する。
【００２１】次いで、図３（ａ）に示すように、無電解
メッキ液中に浸漬し、イオン注入層２５上に無電解メッ
キ層２８を析出させれば、本実施例の配線層が形成され
る。なお、図１（ａ）及び図２（ａ）においては、無電
解メッキの触媒をイオン注入し、注入層９，１０，２
４，２５を形成しているが、触媒の替わりに触媒の付活
剤、例えば、スズ（Ｓｎ）を用いても同様の効果を得る
ことができる。この場合は、図１（ａ）及び図２（ａ）
の夫々第１及び第２の実施例の触媒イオンの注入工程の
替わりに、Ｓｎを注入する工程を設ける点が異なり、そ
れ以後のレジストの除去、残存する付活剤の除去の工程
までは、第１及び第２の実施例と同様であり、図３
（ｂ）に示すように、触媒の替わりに付活剤のイオン注
入層２９が形成される。
メッキ液中に浸漬し、イオン注入層２５上に無電解メッ
キ層２８を析出させれば、本実施例の配線層が形成され
る。なお、図１（ａ）及び図２（ａ）においては、無電
解メッキの触媒をイオン注入し、注入層９，１０，２
４，２５を形成しているが、触媒の替わりに触媒の付活
剤、例えば、スズ（Ｓｎ）を用いても同様の効果を得る
ことができる。この場合は、図１（ａ）及び図２（ａ）
の夫々第１及び第２の実施例の触媒イオンの注入工程の
替わりに、Ｓｎを注入する工程を設ける点が異なり、そ
れ以後のレジストの除去、残存する付活剤の除去の工程
までは、第１及び第２の実施例と同様であり、図３
（ｂ）に示すように、触媒の替わりに付活剤のイオン注
入層２９が形成される。
【００２２】次いで、後工程の無電解メッキに先立ち、
触媒溶液、例えば塩化パラジウム（ＰｄＣｌ2）の0.01
％〜1％液中に基板を浸漬し、付活剤（例えば、Ｓｎ）
と触媒（例えば、Ｐｄ）との置換を行うと、付活剤イオ
ン注入層２９の表面に置換した触媒層３０が形成され
る。次いで、無電解メッキ液中に浸漬し、触媒層３０上
にメッキ層を析出させれば所望の配線が形成される。
触媒溶液、例えば塩化パラジウム（ＰｄＣｌ2）の0.01
％〜1％液中に基板を浸漬し、付活剤（例えば、Ｓｎ）
と触媒（例えば、Ｐｄ）との置換を行うと、付活剤イオ
ン注入層２９の表面に置換した触媒層３０が形成され
る。次いで、無電解メッキ液中に浸漬し、触媒層３０上
にメッキ層を析出させれば所望の配線が形成される。
【００２３】以上の説明は、Ｎｉメッキを中心に説明し
たが、本発明はこれに限定されるものではなく、種々の
方法を適用できる。また、触媒についてもＰｄに限らず
プラチナ及びニッケル等の８族元素を使用してもよいこ
とはいうまでもない。
たが、本発明はこれに限定されるものではなく、種々の
方法を適用できる。また、触媒についてもＰｄに限らず
プラチナ及びニッケル等の８族元素を使用してもよいこ
とはいうまでもない。
【００２４】
【発明の効果】以上説明したように、本発明によれば、
基板表面にイオン注入により下地触媒層を形成した後、
無電解メッキを行うので、サイドエッチングによる配線
浸食が無く、微細な配線が形成できる。また、スパッタ
エッチングにより配線形成部以外に残存する触媒層を完
全に除去するので、不要部分に無電解メッキ層が形成さ
れることを防止することができる。更に、核となる触媒
が基板表面内に埋め込まれていることから、膜の良好な
密着性を得ることができる。
基板表面にイオン注入により下地触媒層を形成した後、
無電解メッキを行うので、サイドエッチングによる配線
浸食が無く、微細な配線が形成できる。また、スパッタ
エッチングにより配線形成部以外に残存する触媒層を完
全に除去するので、不要部分に無電解メッキ層が形成さ
れることを防止することができる。更に、核となる触媒
が基板表面内に埋め込まれていることから、膜の良好な
密着性を得ることができる。
【図１】本発明の第１の実施例方法を工程順に示す断面
図である。
図である。
【図２】本発明の第２の実施例方法の前半の工程を工程
順に示す断面図である。
順に示す断面図である。
【図３】本発明の第２の実施例方法の後半の工程を工程
順に示す断面図である。
順に示す断面図である。
【図４】従来の形成方法を工程順に示す断面図である。
【図５】従来の他の形成方法を工程順に示す断面図であ
る。
る。
１；基板 ２；触媒層 ３；焼きしめた触媒層 ４，１３，２８；無電解メッキ層 ５，８，２２；フォトレジスト ６；こびりついた触媒層 ７；触媒層６上に形成された無電解メッキ層 ９，２４；レジスト中のイオン注入層 １０，２５；基板中のイオン注入層 １１，２６；配線形成領域 １２，２７；残存する触媒 ２１；半導体基板
Claims (1)
- 【請求項１】 半導体基板又は絶縁性基板上への配線の
形成方法において、フォトレジストを塗布し所要の配線
パターンを転写する工程と、この配線パターンをマスク
として無電解メッキの触媒又は付活剤となる物質をイオ
ン注入する工程と、前記フォトレジストを除去した後ス
パッタエッチングする工程と、無電解メッキを行う工程
とを有することを特徴とする薄膜配線の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1712992A JPH05218020A (ja) | 1992-01-31 | 1992-01-31 | 薄膜配線の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1712992A JPH05218020A (ja) | 1992-01-31 | 1992-01-31 | 薄膜配線の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05218020A true JPH05218020A (ja) | 1993-08-27 |
Family
ID=11935427
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1712992A Pending JPH05218020A (ja) | 1992-01-31 | 1992-01-31 | 薄膜配線の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05218020A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004323885A (ja) * | 2003-04-23 | 2004-11-18 | Shinko Electric Ind Co Ltd | 無電解めっき方法 |
| JP2016017214A (ja) * | 2014-07-09 | 2016-02-01 | 東京エレクトロン株式会社 | めっき前処理方法、めっき処理システムおよび記憶媒体 |
| JP2018046237A (ja) * | 2016-09-16 | 2018-03-22 | 株式会社東芝 | 半導体装置およびその製造方法 |
-
1992
- 1992-01-31 JP JP1712992A patent/JPH05218020A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004323885A (ja) * | 2003-04-23 | 2004-11-18 | Shinko Electric Ind Co Ltd | 無電解めっき方法 |
| JP2016017214A (ja) * | 2014-07-09 | 2016-02-01 | 東京エレクトロン株式会社 | めっき前処理方法、めっき処理システムおよび記憶媒体 |
| JP2018046237A (ja) * | 2016-09-16 | 2018-03-22 | 株式会社東芝 | 半導体装置およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5705857A (en) | Capped copper electrical interconnects | |
| EP0073910B1 (en) | Method of etching polyimide | |
| EP0088869B1 (en) | Thin film techniques for fabricating narrow track ferrite heads | |
| US4387116A (en) | Conditioner for adherence of nickel to a tin oxide surface | |
| US6174647B1 (en) | Metallization process and component | |
| US20110123725A1 (en) | Method of enabling selective area plating on a substrate | |
| JPH02253628A (ja) | 半導体装置の製造方法 | |
| JP2720023B2 (ja) | 半導体装置の製造方法 | |
| JPH05206121A (ja) | 配線の形成方法 | |
| JP2696750B2 (ja) | 半導体素子のパターン形成方法 | |
| JPH08220771A (ja) | パターン形成方法 | |
| EP0266522B1 (en) | Polyimide stud transfer process | |
| JPH0758438A (ja) | 回路基板及びその製造方法 | |
| JP2553926B2 (ja) | 選択的金属薄膜の形成方法 | |
| CN116206953B (zh) | 用于带沟槽晶圆三层胶一次曝光一次显影的金属剥离方法 | |
| JPS5864616A (ja) | 薄膜磁気ヘツドの製造方法 | |
| JPS58145133A (ja) | リフトオフパタ−ン形成方法 | |
| JPH07273107A (ja) | 半導体装置とその製造方法 | |
| JPS6362104B2 (ja) | ||
| JPH0799196A (ja) | 集積回路用金属膜形成方法 | |
| JPS63185036A (ja) | バンプ付きフイルムキヤリアの製造方法 | |
| JP2000235706A (ja) | 磁気抵抗素子のパターン形成方法 | |
| JPS63239997A (ja) | 基板製造方法 | |
| JPH03110835A (ja) | 半導体装置の製造方法 | |
| JPH04307737A (ja) | 半導体装置の製造方法 |