JPH0799196A - 集積回路用金属膜形成方法 - Google Patents
集積回路用金属膜形成方法Info
- Publication number
- JPH0799196A JPH0799196A JP5241218A JP24121893A JPH0799196A JP H0799196 A JPH0799196 A JP H0799196A JP 5241218 A JP5241218 A JP 5241218A JP 24121893 A JP24121893 A JP 24121893A JP H0799196 A JPH0799196 A JP H0799196A
- Authority
- JP
- Japan
- Prior art keywords
- metal film
- metal
- semiconductor element
- wafer
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Chemically Coating (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 半導体配線形成に用いる無電解金属めっきの
前処理において、半導体素子形成表面のみを液相で活性
化することで、裏面への金属の堆積を防止し、その結
果、次工程でのコンタミネーションを防止する。 【構成】 バリヤメタル１４を堆積したコンタクトホー
ル１８を有する半導体素子形成用ウエハー１１を、スピ
ンコーター１２上で回転させながら前処理を行い、半導
体素子形成表面のみを活性化する。このように表面処理
されたウエハー１１をめっき浴１３に浸積することで、
半導体素子形成表面全面のみに配線用金属１５を堆積す
る。
前処理において、半導体素子形成表面のみを液相で活性
化することで、裏面への金属の堆積を防止し、その結
果、次工程でのコンタミネーションを防止する。 【構成】 バリヤメタル１４を堆積したコンタクトホー
ル１８を有する半導体素子形成用ウエハー１１を、スピ
ンコーター１２上で回転させながら前処理を行い、半導
体素子形成表面のみを活性化する。このように表面処理
されたウエハー１１をめっき浴１３に浸積することで、
半導体素子形成表面全面のみに配線用金属１５を堆積す
る。
Description
【０００１】
【産業上の利用分野】本発明は、半導体素子や集積回路
形成用の配線形成方法に関するもので、無電解めっき法
による金属膜形成に関する。
形成用の配線形成方法に関するもので、無電解めっき法
による金属膜形成に関する。
【０００２】
【従来の技術】従来、半導体素子や集積回路の配線形成
のための金属膜堆積には、スパッター蒸着法やＣＶＤ法
が使用されていた。これらの方法は、金属化合物に多大
なエネルギーをかけ、金属を遊離させたり、金属化合物
を分解することにより半導体素子形成表面に金属膜を堆
積する。しかし、スパッター法では凹凸部において十分
なカバーレッジがとれないといった大きな問題がある。
またこれらの方法は真空条件下で金属を堆積するため膨
大なコストかかり、プロセス的にも複雑であるといった
問題がある。それらの問題を解決する方法として、最
近、めっき法による金属膜の堆積が注目されている。
のための金属膜堆積には、スパッター蒸着法やＣＶＤ法
が使用されていた。これらの方法は、金属化合物に多大
なエネルギーをかけ、金属を遊離させたり、金属化合物
を分解することにより半導体素子形成表面に金属膜を堆
積する。しかし、スパッター法では凹凸部において十分
なカバーレッジがとれないといった大きな問題がある。
またこれらの方法は真空条件下で金属を堆積するため膨
大なコストかかり、プロセス的にも複雑であるといった
問題がある。それらの問題を解決する方法として、最
近、めっき法による金属膜の堆積が注目されている。
【０００３】めっき法には大きく分類して、電気めっき
と無電解めっき（化学めっき）の２種類が挙げられる。
しかし、電気めっきは金属堆積が電界の分布に依存する
ことから、微細な埋め込み溝やコンタクトホール内に平
坦上と同様な電界を分布させることは困難なため、カバ
ーレッジの問題を解決することができない。そこで、化
学的に基板表面での還元反応を利用し、金属を堆積する
無電解めっき法を、配線形成の金属膜堆積に応用する方
法が近年研究されつつある。
と無電解めっき（化学めっき）の２種類が挙げられる。
しかし、電気めっきは金属堆積が電界の分布に依存する
ことから、微細な埋め込み溝やコンタクトホール内に平
坦上と同様な電界を分布させることは困難なため、カバ
ーレッジの問題を解決することができない。そこで、化
学的に基板表面での還元反応を利用し、金属を堆積する
無電解めっき法を、配線形成の金属膜堆積に応用する方
法が近年研究されつつある。
【０００４】この無電解めっきは、還元反応によって自
己触媒的に析出してくる金属（例えば銅、銀）の塩と、
金属塩が溶媒中で水酸化物となって沈澱することを防止
する錯化剤、及び還元剤、ｐＨ調節剤からなるめっき液
に被メッキ体を浸漬させてめっきする方法である。しか
し、無電解めっき法は最初のめっき金属を析出させるた
めの核が必要で、金属堆積の核となるアクチベーター
（主に、酸性水溶液中の塩化パラジウム）を形成するア
クチベーテイング処理が活性化処理として必要となる。
己触媒的に析出してくる金属（例えば銅、銀）の塩と、
金属塩が溶媒中で水酸化物となって沈澱することを防止
する錯化剤、及び還元剤、ｐＨ調節剤からなるめっき液
に被メッキ体を浸漬させてめっきする方法である。しか
し、無電解めっき法は最初のめっき金属を析出させるた
めの核が必要で、金属堆積の核となるアクチベーター
（主に、酸性水溶液中の塩化パラジウム）を形成するア
クチベーテイング処理が活性化処理として必要となる。
【０００５】現段階では、活性化処理は半導体素子形成
用ウエハー全体を前処理液の中に浸漬させて行われてお
り、全体が活性化されたウエハーを、めっき浴に浸漬さ
せて金属を堆積するといった方法をとっている。
用ウエハー全体を前処理液の中に浸漬させて行われてお
り、全体が活性化されたウエハーを、めっき浴に浸漬さ
せて金属を堆積するといった方法をとっている。
【０００６】
【発明が解決しようとする課題】しかしながら、この方
法では、以下の大きな問題が生じる。
法では、以下の大きな問題が生じる。
【０００７】それは、被めっき体全体を前処理液に浸漬
させるため、めっきを行う半導体素子形成表面以外の部
分も活性化されることにより裏面にも金属が堆積され
る。裏面の金属は、次工程以降で汚染（クロスコンタミ
ネーション）の発生原因となり、半導体工程では大きな
問題となる。また、この裏面の金属を除去するには、金
属を溶解することのできる強酸で裏面のみを処理する方
法をとる必要があり、一段階工程が増えることとなる。
させるため、めっきを行う半導体素子形成表面以外の部
分も活性化されることにより裏面にも金属が堆積され
る。裏面の金属は、次工程以降で汚染（クロスコンタミ
ネーション）の発生原因となり、半導体工程では大きな
問題となる。また、この裏面の金属を除去するには、金
属を溶解することのできる強酸で裏面のみを処理する方
法をとる必要があり、一段階工程が増えることとなる。
【０００８】この問題を解決するための手段として、こ
れまでに、アクチベーターであるパラジウムをスパッタ
ー法により堆積したりや、イオン注入法によって表面近
傍に埋め込む方法が提案されている。しかしながら、こ
れらの方法では、スループットが低く、またコストも高
いといった問題があり、実用的でない。
れまでに、アクチベーターであるパラジウムをスパッタ
ー法により堆積したりや、イオン注入法によって表面近
傍に埋め込む方法が提案されている。しかしながら、こ
れらの方法では、スループットが低く、またコストも高
いといった問題があり、実用的でない。
【０００９】そこで、本発明の目的は金属膜を堆積した
い部分のみ活性化する活性化処理を液相で行うことが可
能な集積回路用金属膜形成方法を提供することである。
い部分のみ活性化する活性化処理を液相で行うことが可
能な集積回路用金属膜形成方法を提供することである。
【００１０】
【課題を解決するための手段】上記目的を達成するため
に本発明は、金属膜を形成すべき基板において、少なく
ともめっきを行うための活性化処理を液相で、基板の一
主面にのみ行う工程と、前記活性化処理が施された基板
を、無電解めっき処理槽内に設置し、活性化処理された
面にのみ、金属膜を形成する工程とを備える。
に本発明は、金属膜を形成すべき基板において、少なく
ともめっきを行うための活性化処理を液相で、基板の一
主面にのみ行う工程と、前記活性化処理が施された基板
を、無電解めっき処理槽内に設置し、活性化処理された
面にのみ、金属膜を形成する工程とを備える。
【００１１】また、一主面のみに活性化処理を施す工程
に、スピンコートで活性化処理を行う方法を用いること
が望ましい。
に、スピンコートで活性化処理を行う方法を用いること
が望ましい。
【００１２】また、本発明において、基板の一主面に少
なくとも溝、あるいは下地素地または、配線を接続する
ためのコンタクトホールが形成されていることが望まし
い。
なくとも溝、あるいは下地素地または、配線を接続する
ためのコンタクトホールが形成されていることが望まし
い。
【００１３】また、本発明に係わる活性化処理として、
パラジウム化合物やすず化合物を用いることが望まし
い。
パラジウム化合物やすず化合物を用いることが望まし
い。
【００１４】
【作用】本発明は、前処理工程において、一主面のみを
活性化でき、活性化層上に選択的に金属が堆積するた
め、主面以外の部分への金属膜の堆積を防止することが
できる。そのため、裏面に堆積した金属膜を除去する工
程が不要で、半導体工程におけるクロスコンタミネーシ
ョンを防止することができる。また、液相での活性化処
理は、真空技術を用いた活性化処理よりも容易であり、
安価な配線を形成できる。
活性化でき、活性化層上に選択的に金属が堆積するた
め、主面以外の部分への金属膜の堆積を防止することが
できる。そのため、裏面に堆積した金属膜を除去する工
程が不要で、半導体工程におけるクロスコンタミネーシ
ョンを防止することができる。また、液相での活性化処
理は、真空技術を用いた活性化処理よりも容易であり、
安価な配線を形成できる。
【００１５】従って、本発明を用いることにより、プロ
セス的に簡単で、安価な配線形成に有効である。
セス的に簡単で、安価な配線形成に有効である。
【００１６】
（実施例１）以下本発明の一実施例について図面を参照
しながら説明する。
しながら説明する。
【００１７】図１は第一の実施例の無電解めっき法によ
る配線金属膜形成方法を示す図である。
る配線金属膜形成方法を示す図である。
【００１８】まず図１（ａ）では、コンタクトホール１
８を有する絶縁膜１９上に、バリヤメタルとして窒化チ
タン１４を堆積した半導体素子形成用ウエハー１１の半
導体素子形成表面を表にし、スピンコーター１２上にセ
ットした。そして、半導体素子表面上の脱脂を行うため
に、２００回転／ｍｉｎの速度でウエハー１１を回転さ
せながらノズルからアセトンを１分間ウエハー１１上に
接触させ、続いて３０００回転／ｍｉｎにし、アセトン
を乾燥させた。その後、回転を停止させ、窒化チタン表
面の自然酸化膜を除去するために、ノズルからＢＨＦ
（ＨＦ：ＮＨ4Ｆ＝１：２０）溶液をウエハー１１上に
塗布し、２０秒間浸漬した。２０秒後、１０００回転／
ｍｉｎでウエハー１１を回転し、ＢＨＦを完全に除去し
てから、水洗を１分間行った。水洗後、アクチベーター
を吸着しやすくするため、２００回転／ｍｉｎの速度で
ウエハー１１を回転させながら１０％塩化すず溶液をノ
ズルから５分間放出してセンシタイジングを行なった
後、そのままの速度で水洗を３０秒行った。次に、１０
％塩化パラジウム溶液をノズルから５分間、同様の速度
でウエハー１１を回転させながらアクチベーテイング処
理を行った後、同様に３０秒間水洗を行った。
８を有する絶縁膜１９上に、バリヤメタルとして窒化チ
タン１４を堆積した半導体素子形成用ウエハー１１の半
導体素子形成表面を表にし、スピンコーター１２上にセ
ットした。そして、半導体素子表面上の脱脂を行うため
に、２００回転／ｍｉｎの速度でウエハー１１を回転さ
せながらノズルからアセトンを１分間ウエハー１１上に
接触させ、続いて３０００回転／ｍｉｎにし、アセトン
を乾燥させた。その後、回転を停止させ、窒化チタン表
面の自然酸化膜を除去するために、ノズルからＢＨＦ
（ＨＦ：ＮＨ4Ｆ＝１：２０）溶液をウエハー１１上に
塗布し、２０秒間浸漬した。２０秒後、１０００回転／
ｍｉｎでウエハー１１を回転し、ＢＨＦを完全に除去し
てから、水洗を１分間行った。水洗後、アクチベーター
を吸着しやすくするため、２００回転／ｍｉｎの速度で
ウエハー１１を回転させながら１０％塩化すず溶液をノ
ズルから５分間放出してセンシタイジングを行なった
後、そのままの速度で水洗を３０秒行った。次に、１０
％塩化パラジウム溶液をノズルから５分間、同様の速度
でウエハー１１を回転させながらアクチベーテイング処
理を行った後、同様に３０秒間水洗を行った。
【００１９】次に図１（ｂ）では、このように前処理し
たウエハー１１をホルマリン１５０ｍｌ／Ｌ、エチレン
ジアミン１０ｇ／Ｌ、チオ尿素少量、硫酸銅２９ｇ、水
酸化ナトリウム４０ｇ／Ｌで調合した無電解銅めっき浴
１３に空気撹拌しながら３０分間浸漬させると、約１μ
ｍの膜厚で半導体素子形成表面全面に銅膜１５を堆積す
ることができた（図１（ｃ））。
たウエハー１１をホルマリン１５０ｍｌ／Ｌ、エチレン
ジアミン１０ｇ／Ｌ、チオ尿素少量、硫酸銅２９ｇ、水
酸化ナトリウム４０ｇ／Ｌで調合した無電解銅めっき浴
１３に空気撹拌しながら３０分間浸漬させると、約１μ
ｍの膜厚で半導体素子形成表面全面に銅膜１５を堆積す
ることができた（図１（ｃ））。
【００２０】そして図１（ｄ）では、この銅めっきした
半導体素子形成用ウエハー１１上にレジストを塗布し、
紫外線を用いて所望するレジスト配線パターン１６を形
成し、それをマスクとして前記銀膜１５のエッチングを
行ない、銅の配線を形成することができた（図１
（ｅ））。
半導体素子形成用ウエハー１１上にレジストを塗布し、
紫外線を用いて所望するレジスト配線パターン１６を形
成し、それをマスクとして前記銀膜１５のエッチングを
行ない、銅の配線を形成することができた（図１
（ｅ））。
【００２１】（実施例２）図２は第二の実施例の無電解
めっき法による配線金属膜形成方法を示す図である。
めっき法による配線金属膜形成方法を示す図である。
【００２２】まず図２（ａ）では、チタンタングステン
バリヤメタル２４を堆積したシリコン酸化膜２８に形成
した溝及び、コンタクトホール２７を有する半導体素子
形成用ウエハー２１を半導体素子形成表面を表にし、ス
ピンコーター１２上にセットした。そして、２００回転
／ｍｉｎの速度でウエハー２１を回転させながらノズル
よりアセトンを１分間ウエハー２１上に流し、半導体素
子表面上の脱脂を行う。流し終わったら３０００回転／
ｍｉｎにしてアセトンを乾燥させた。その後、回転を停
止させ、ノズルから塩化パラジウム５ｍｇ／Ｌ、１２Ｍ
ＨＣｌ０．１ｍｌ、ＨＦ（５０：１）２５０ｍｌ／Ｌ
溶液をウエハー２１上に２０秒間流した。２０秒後、１
０００回転／ｍｉｎでウエハー２１を回転させ、ＰｄＣ
ｌ2ーＨＦ溶液を完全に除去してから、水洗を１分間行
った。この工程により、半導体素子表面上の自然酸化膜
除去とアクチベーテイング処理が同時に行われる。
バリヤメタル２４を堆積したシリコン酸化膜２８に形成
した溝及び、コンタクトホール２７を有する半導体素子
形成用ウエハー２１を半導体素子形成表面を表にし、ス
ピンコーター１２上にセットした。そして、２００回転
／ｍｉｎの速度でウエハー２１を回転させながらノズル
よりアセトンを１分間ウエハー２１上に流し、半導体素
子表面上の脱脂を行う。流し終わったら３０００回転／
ｍｉｎにしてアセトンを乾燥させた。その後、回転を停
止させ、ノズルから塩化パラジウム５ｍｇ／Ｌ、１２Ｍ
ＨＣｌ０．１ｍｌ、ＨＦ（５０：１）２５０ｍｌ／Ｌ
溶液をウエハー２１上に２０秒間流した。２０秒後、１
０００回転／ｍｉｎでウエハー２１を回転させ、ＰｄＣ
ｌ2ーＨＦ溶液を完全に除去してから、水洗を１分間行
った。この工程により、半導体素子表面上の自然酸化膜
除去とアクチベーテイング処理が同時に行われる。
【００２３】次に図２（ｂ）はこのように前処理したウ
エハー２１をホルマリン１５０ｍｌ／Ｌ、エチレンジア
ミン１０ｇ／Ｌ、チオ尿素少量、硫酸銅２９ｇ／Ｌ、水
酸化ナトリウム４０ｇ／Ｌの割合で調合した無電解銅め
っき浴２３中に空気撹はんを行いながら、ウエハー２１
を静かに揺動させながら１時間浸積させると、約１μｍ
の膜厚で半導体素子形成表面全面に銅膜２５をめっきす
ることができた（図２（ｃ））。
エハー２１をホルマリン１５０ｍｌ／Ｌ、エチレンジア
ミン１０ｇ／Ｌ、チオ尿素少量、硫酸銅２９ｇ／Ｌ、水
酸化ナトリウム４０ｇ／Ｌの割合で調合した無電解銅め
っき浴２３中に空気撹はんを行いながら、ウエハー２１
を静かに揺動させながら１時間浸積させると、約１μｍ
の膜厚で半導体素子形成表面全面に銅膜２５をめっきす
ることができた（図２（ｃ））。
【００２４】そして図２（ｄ）では、化学機械的研磨
（ＣＭＰ）を行ない、埋め込み溝以外の余分な部分の銅
２５を除去することで、銅の埋め込み配線を形成でき
た。
（ＣＭＰ）を行ない、埋め込み溝以外の余分な部分の銅
２５を除去することで、銅の埋め込み配線を形成でき
た。
【００２５】なお、ＣＭＰのかわりにドライエッチング
を用いた平坦化法（エッチバック法）によっても同様の
良好な配線を形成できた。また、前記めっきされる部分
がシリコン酸化膜に形成された溝部上の全面であっても
良く、この場合にはコンタクトホール部内は、あらかじ
めタングステンなどが堆積されて埋め込まれている。
を用いた平坦化法（エッチバック法）によっても同様の
良好な配線を形成できた。また、前記めっきされる部分
がシリコン酸化膜に形成された溝部上の全面であっても
良く、この場合にはコンタクトホール部内は、あらかじ
めタングステンなどが堆積されて埋め込まれている。
【００２６】なお、実施例１および実施例２では、銅の
堆積を用いて説明したが、他に銀、ニッケル、コバル
ト、金でも同様の良好な結果が得られる。
堆積を用いて説明したが、他に銀、ニッケル、コバル
ト、金でも同様の良好な結果が得られる。
【００２７】なお、実施例１および実施例２では、一主
面のみに活性化処理を施す工程は、スピンコートで活性
化処理を行うを用いたが、この方法の他に、例えば、主
面部以外をレジストで覆っておいて、活性化処理が施さ
れないないようにしたり、活性化処理液の液表面に、主
面部分のみを接触させる方法を用いることが挙げられる
が、もちろん本発明はこれらに限定されるものではな
い。
面のみに活性化処理を施す工程は、スピンコートで活性
化処理を行うを用いたが、この方法の他に、例えば、主
面部以外をレジストで覆っておいて、活性化処理が施さ
れないないようにしたり、活性化処理液の液表面に、主
面部分のみを接触させる方法を用いることが挙げられる
が、もちろん本発明はこれらに限定されるものではな
い。
【００２８】
【発明の効果】以上説明したように本発明では、無電解
金属めっき前の被めっき体の半導体素子を形成した一主
面のみを活性化させ、そのウエハーをめっき浴に浸漬さ
せることで、一主面のみに金属膜を堆積することができ
る。また、スピンコーター上でアクチベーション処理を
行うことで、他の前処理もスピンコーター上で連続して
行うことができ、処理時間の短縮を図ることができる。
金属めっき前の被めっき体の半導体素子を形成した一主
面のみを活性化させ、そのウエハーをめっき浴に浸漬さ
せることで、一主面のみに金属膜を堆積することができ
る。また、スピンコーター上でアクチベーション処理を
行うことで、他の前処理もスピンコーター上で連続して
行うことができ、処理時間の短縮を図ることができる。
【００２９】よってこの方法で、安価なプロセスでクロ
スコンタミネーションの問題なく配線を形成することが
できる。
スコンタミネーションの問題なく配線を形成することが
できる。
【００３０】本発明は、ＣＶＤ，スパッタ技術による金
属膜堆積をめっき技術に置き換えることで工程コストの
低減と簡略化を図るものである。
属膜堆積をめっき技術に置き換えることで工程コストの
低減と簡略化を図るものである。
【図１】本発明の第１の実施例における無電解金属めっ
き法による配線金属膜の形成方法を説明するための工程
図
き法による配線金属膜の形成方法を説明するための工程
図
【図２】本発明の第２の実施例における無電解金属めっ
き法による配線金属膜の形成方法を説明するための工程
図
き法による配線金属膜の形成方法を説明するための工程
図
１１,２１ 半導体素子形成用ウエハー １２ スピンコーター １３,２３ 銅めっき浴 １４ バリヤメタル（窒化チタン） ２４ バリヤメタル（チタンタングステン） １５,２５ 銅膜 １６ レジストパターン １７ 銅配線パターン ２６ 銅埋め込み配線
───────────────────────────────────────────────────── フロントページの続き (72)発明者 橋本 伸 大阪府門真市大字門真1006番地 松下電器 産業株式会社内
Claims (4)
- 【請求項１】金属膜を形成すべき基板において、少なく
ともめっきを行うための活性化処理を液相で、基板の一
主面にのみ行う工程と、 前記活性化処理が施された基板を、無電解めっき処理槽
内に設置し、活性化処理された面にのみ、金属膜を形成
する工程とを備えた集積回路用金属膜形成方法。 - 【請求項２】活性化処理を行う工程は、スピンコート法
を用いることにより、基板の一主面のみを活性化処理す
ることを特徴とする請求項１記載の集積回路用金属膜形
成方法。 - 【請求項３】基板の一主面に少なくとも溝、あるいは下
地素子または、配線を接続するためのコンタクトホール
が形成されていることを特徴とする請求項１記載の集積
回路用金属膜形成方法。 - 【請求項４】活性化処理には、パラジウム化合物やすず
化合物を用いることを特徴とする請求項１記載の集積回
路用金属膜形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5241218A JPH0799196A (ja) | 1993-09-28 | 1993-09-28 | 集積回路用金属膜形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5241218A JPH0799196A (ja) | 1993-09-28 | 1993-09-28 | 集積回路用金属膜形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0799196A true JPH0799196A (ja) | 1995-04-11 |
Family
ID=17070959
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5241218A Pending JPH0799196A (ja) | 1993-09-28 | 1993-09-28 | 集積回路用金属膜形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0799196A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11288940A (ja) * | 1998-02-12 | 1999-10-19 | Motorola Inc | 半導体素子における相互接続構造およびその形成方法 |
| JP2001514334A (ja) * | 1997-08-22 | 2001-09-11 | マイクロン テクノロジー，インコーポレイティド | チタン含有面上の無電解銅めっき |
| US6750143B1 (en) | 1998-08-11 | 2004-06-15 | Kabushiki Kaisha Toshiba | Method for forming a plating film, and device for forming the same |
-
1993
- 1993-09-28 JP JP5241218A patent/JPH0799196A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001514334A (ja) * | 1997-08-22 | 2001-09-11 | マイクロン テクノロジー，インコーポレイティド | チタン含有面上の無電解銅めっき |
| JPH11288940A (ja) * | 1998-02-12 | 1999-10-19 | Motorola Inc | 半導体素子における相互接続構造およびその形成方法 |
| US6750143B1 (en) | 1998-08-11 | 2004-06-15 | Kabushiki Kaisha Toshiba | Method for forming a plating film, and device for forming the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5380560A (en) | Palladium sulfate solution for the selective seeding of the metal interconnections on polyimide dielectrics for electroless metal deposition | |
| US6436816B1 (en) | Method of electroless plating copper on nitride barrier | |
| US5169680A (en) | Electroless deposition for IC fabrication | |
| CN1094799C (zh) | Ti和W合金上浸渍沉积钯以选择性引发无电沉积制作晶片 | |
| US5167992A (en) | Selective electroless plating process for metal conductors | |
| JPH022949B2 (ja) | ||
| EP1201786A2 (en) | Seed layer deposition | |
| US20060079084A1 (en) | Method for applying metal features onto metallized layers using electrochemical deposition and electrolytic treatment | |
| US6534117B1 (en) | Electroless plating method and electroless plating solution | |
| US7432200B2 (en) | Filling narrow and high aspect ratio openings using electroless deposition | |
| KR20030079745A (ko) | 미세회로배선의 형성방법 및 장치 | |
| US7045461B2 (en) | Metal plating method, pretreatment agent, and semiconductor wafer and semiconductor device obtained using these | |
| WO2001049898A1 (en) | Method for metal plating, pre-treating agent, and semiconductor wafer and semiconductor device using the same | |
| JP3341401B2 (ja) | めっき法による配線金属膜形成方法 | |
| JPH07321111A (ja) | 無電解メッキによる集積回路の配線方法 | |
| US4699811A (en) | Chromium mask for electroless nickel or copper plating | |
| CN101273155B (zh) | 产品局部镀覆金属的方法 | |
| JPH0799196A (ja) | 集積回路用金属膜形成方法 | |
| JPWO1998040910A1 (ja) | 半導体装置の配線形成方法及び半導体装置 | |
| JP2002275639A5 (ja) | ||
| US6770558B2 (en) | Selective filling of electrically conductive vias for three dimensional device structures | |
| JP2002275639A (ja) | シード層堆積 | |
| US6083834A (en) | Zincate catalysis electroless metal deposition for via metal interconnection | |
| JP3904328B2 (ja) | 基板のめっき方法 | |
| JP2003218061A (ja) | 配線形成方法 |