JPH05218032A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH05218032A JPH05218032A JP4015338A JP1533892A JPH05218032A JP H05218032 A JPH05218032 A JP H05218032A JP 4015338 A JP4015338 A JP 4015338A JP 1533892 A JP1533892 A JP 1533892A JP H05218032 A JPH05218032 A JP H05218032A
- Authority
- JP
- Japan
- Prior art keywords
- film
- metal wiring
- aluminum
- aluminum wiring
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 最上層を除くそれより下層の金属配線層上に
光反射防止膜を設けることにより、ホトリソグラフィ工
程で該金属層上の層間絶縁膜にパターン形成する際の該
金属配線層からの光反射を防止して形成されるパターン
を安定化する。 【構成】 半導体基板１上の絶縁膜２の上に第１のアル
ミ配線３と、それを覆うスパッタシリコン膜４が形成さ
れている。全面に層間膜５を形成したのちホトリソグラ
フィ工程を用いて第１のアルミ配線３上に接続孔６を開
口する。このとき露光する光はスパッタシリコン膜４に
より反射を防止されている。その後接続孔６を介して第
２のアルミ配線７を第１のアルミ配線３と接続する。
光反射防止膜を設けることにより、ホトリソグラフィ工
程で該金属層上の層間絶縁膜にパターン形成する際の該
金属配線層からの光反射を防止して形成されるパターン
を安定化する。 【構成】 半導体基板１上の絶縁膜２の上に第１のアル
ミ配線３と、それを覆うスパッタシリコン膜４が形成さ
れている。全面に層間膜５を形成したのちホトリソグラ
フィ工程を用いて第１のアルミ配線３上に接続孔６を開
口する。このとき露光する光はスパッタシリコン膜４に
より反射を防止されている。その後接続孔６を介して第
２のアルミ配線７を第１のアルミ配線３と接続する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置に関し、特
に多層金属配線を有する半導体装置に関する。
に多層金属配線を有する半導体装置に関する。
【０００２】
【従来の技術】従来の多層金属配線を有する半導体装置
では、金属配線は、アルミ膜あるいは、１％前後のシリ
コンを含有したアルミ膜で形成されていた。また、最近
では、コンタクト部でのアロイスパイクを防止するため
のバリアメタルを下層に設けた２層構造で金属配線を形
成するもの、あるいは、マイグレーション対策として、
アルミ膜の上あるいは下、またはその両方にモリブデン
等の高融点金属膜あるいは、そのシリサイド膜を設けた
２、３層構造で金属配線を構成しているものがある。
では、金属配線は、アルミ膜あるいは、１％前後のシリ
コンを含有したアルミ膜で形成されていた。また、最近
では、コンタクト部でのアロイスパイクを防止するため
のバリアメタルを下層に設けた２層構造で金属配線を形
成するもの、あるいは、マイグレーション対策として、
アルミ膜の上あるいは下、またはその両方にモリブデン
等の高融点金属膜あるいは、そのシリサイド膜を設けた
２、３層構造で金属配線を構成しているものがある。
【０００３】
【発明が解決しようとする課題】上記の従来の半導体装
置では、金属配線層表面は、アルミ膜にしても、高融点
金属にしても反射率が高く、フォトレジストを使用した
リソグラフィプロセスで、金属配線間の接続孔を開孔す
る場合に、下層の金属配線層からの反射により、接続孔
が安定して開孔しないという問題点があった。
置では、金属配線層表面は、アルミ膜にしても、高融点
金属にしても反射率が高く、フォトレジストを使用した
リソグラフィプロセスで、金属配線間の接続孔を開孔す
る場合に、下層の金属配線層からの反射により、接続孔
が安定して開孔しないという問題点があった。
【０００４】図面を用いて具体的に説明する。図２に示
す様に、通常のリソグラフィプロセスでは、半導体基板
全面にフォトレジストを塗布し、露光、現像してパター
ニングを行なう。このとき、図示した矢印の様に露光時
に、下地金属配線層で反射された光により、予期しない
露光が起こってしまう。この予期しない露光のため、接
続孔の形状が変形してしまったり、サイズが大きくなっ
てしまい、マージンがなくなるという問題が起こる。
す様に、通常のリソグラフィプロセスでは、半導体基板
全面にフォトレジストを塗布し、露光、現像してパター
ニングを行なう。このとき、図示した矢印の様に露光時
に、下地金属配線層で反射された光により、予期しない
露光が起こってしまう。この予期しない露光のため、接
続孔の形状が変形してしまったり、サイズが大きくなっ
てしまい、マージンがなくなるという問題が起こる。
【０００５】
【課題を解決するための手段】本発明の半導体装置は、
２層以上の多層金属配線層を有し、最上層の金属配線層
を除く金属配線層の上部表面に、該金属配線層からの反
射を防止する膜を有することを特徴としている。
２層以上の多層金属配線層を有し、最上層の金属配線層
を除く金属配線層の上部表面に、該金属配線層からの反
射を防止する膜を有することを特徴としている。
【０００６】
【実施例】次に本発明について図面を参照して説明す
る。
る。
【０００７】図１は、本発明の一実施例を示す縦断面図
である。
である。
【０００８】半導体素子（図示せず）の形成された半導
体基板１上の絶縁膜２に、第１のアルミ配線３、スパッ
タシリコン膜４が形成され、層間膜５で絶縁されて、接
続孔６を介して第１のアルミ配線３と接続した第２のア
ルミ配線７とで構成されている。
体基板１上の絶縁膜２に、第１のアルミ配線３、スパッ
タシリコン膜４が形成され、層間膜５で絶縁されて、接
続孔６を介して第１のアルミ配線３と接続した第２のア
ルミ配線７とで構成されている。
【０００９】次に図３〜図５を参照して、本実施例の製
造方法について説明する。
造方法について説明する。
【００１０】まず、通常によく知られた半導体装置の製
造方法によって、半導体素子を形成した半導体基板１上
に絶縁膜２を形成する。この半導体素子の形成法、絶縁
膜２の形成法は、本発明によらないので詳細を省く。
造方法によって、半導体素子を形成した半導体基板１上
に絶縁膜２を形成する。この半導体素子の形成法、絶縁
膜２の形成法は、本発明によらないので詳細を省く。
【００１１】ついで、第１のアルミ配線３となるアルミ
膜９を、スパッタ法により、約５０００オングストロー
ム堆積する。続いて、後のリソグラフィプロセスで、第
１のアルミ配線３からの反射を防止するためのスパッタ
シリコン膜４を約５００オングストローム堆積する。
（図３） 次に、通常に用いられるリソグラフィ技術とＲＩＥ技術
を用いてスパッタシリコン膜４、第１のアルミ配線３を
順次エッチングし、所定の形状にパターンニングする。
続いて、全面に層間膜５を堆積する。この層間膜５とし
ては、４０００オングストロームのプラズマ酸化膜と層
間平坦化のためのスピンオンシリカ膜と４０００オング
ストロームのプラズマ酸化膜の３層構造膜が、よく用い
られる。酸化膜系の絶縁膜であれば、膜厚、膜構成は本
発明の主旨に何ら係わらない。（図４） 次に、全面にフォトレジスト８を塗布し、通常よく用い
られるリソグラフィプロセスに従い、露光する。このと
き、下地配線層の第１のアルミ配線３の上部表面には、
アルミ膜からの反射を防止するスパッタシリコン膜４が
形成されているので、従来例の様な予期しない露光は起
こらず、希望の形状にフォトレジストをパターンニング
できる。ついで、このフォトレジストをマスクとして層
間膜５を、バッファードフッ酸と、ＲＩＥによりエッチ
ングし、続いて、スパッタシリコン膜４をＲＩＥにより
エッチングして接続孔６を開孔する。（図５） フォトレジストを剥離除去し、第２のアルミ配線７を形
成し図１を得る。第１、第２のアルミ配線の材質、膜
厚、構造および形成法に関しては、詳細を省略したが、
本発明がそれらによらないことは明白である。
膜９を、スパッタ法により、約５０００オングストロー
ム堆積する。続いて、後のリソグラフィプロセスで、第
１のアルミ配線３からの反射を防止するためのスパッタ
シリコン膜４を約５００オングストローム堆積する。
（図３） 次に、通常に用いられるリソグラフィ技術とＲＩＥ技術
を用いてスパッタシリコン膜４、第１のアルミ配線３を
順次エッチングし、所定の形状にパターンニングする。
続いて、全面に層間膜５を堆積する。この層間膜５とし
ては、４０００オングストロームのプラズマ酸化膜と層
間平坦化のためのスピンオンシリカ膜と４０００オング
ストロームのプラズマ酸化膜の３層構造膜が、よく用い
られる。酸化膜系の絶縁膜であれば、膜厚、膜構成は本
発明の主旨に何ら係わらない。（図４） 次に、全面にフォトレジスト８を塗布し、通常よく用い
られるリソグラフィプロセスに従い、露光する。このと
き、下地配線層の第１のアルミ配線３の上部表面には、
アルミ膜からの反射を防止するスパッタシリコン膜４が
形成されているので、従来例の様な予期しない露光は起
こらず、希望の形状にフォトレジストをパターンニング
できる。ついで、このフォトレジストをマスクとして層
間膜５を、バッファードフッ酸と、ＲＩＥによりエッチ
ングし、続いて、スパッタシリコン膜４をＲＩＥにより
エッチングして接続孔６を開孔する。（図５） フォトレジストを剥離除去し、第２のアルミ配線７を形
成し図１を得る。第１、第２のアルミ配線の材質、膜
厚、構造および形成法に関しては、詳細を省略したが、
本発明がそれらによらないことは明白である。
【００１２】このあと、パッシベーション膜を形成して
半導体装置を得ることができる。
半導体装置を得ることができる。
【００１３】図６は、第２実施例の縦断面図である。第
１実施例との相違点のみ述べると、まず、第１の金属配
線層が、第１のアルミ配線３とモリブデン膜１０の２層
構造をしていることと、金属配線層からの反射防止膜を
窒化膜で構成していることである。ここで、第１のアル
ミ配線３上のモリブデン膜１０は、マイグレーション対
策として設けてある。
１実施例との相違点のみ述べると、まず、第１の金属配
線層が、第１のアルミ配線３とモリブデン膜１０の２層
構造をしていることと、金属配線層からの反射防止膜を
窒化膜で構成していることである。ここで、第１のアル
ミ配線３上のモリブデン膜１０は、マイグレーション対
策として設けてある。
【００１４】第２実施例は、反射防止膜を窒化膜１１と
したことにより、接続孔６をＲＩＥにより開孔するとき
に、一度で開孔できる。なぜなら、窒化膜と酸化膜系の
層間膜５とは、同じ条件でエッチングすることが可能で
あるからである。
したことにより、接続孔６をＲＩＥにより開孔するとき
に、一度で開孔できる。なぜなら、窒化膜と酸化膜系の
層間膜５とは、同じ条件でエッチングすることが可能で
あるからである。
【００１５】また、マイグレーション対策として設けら
れたモリブデン膜１０とシリコン膜の様には反応しない
ので、安定した特性を保障することができるという利点
がある。
れたモリブデン膜１０とシリコン膜の様には反応しない
ので、安定した特性を保障することができるという利点
がある。
【００１６】
【発明の効果】以上説明したように本発明は、多層金属
配線層を有する半導体装置において、下層の金属配線層
上部表面にその金属配線層からの露光時の反射を防止す
る膜を設けることにより、反射光による予期しない露光
を防止し、フォトレジストのパターンニングを希望した
形状により安定に実現できるという効果を有する。
配線層を有する半導体装置において、下層の金属配線層
上部表面にその金属配線層からの露光時の反射を防止す
る膜を設けることにより、反射光による予期しない露光
を防止し、フォトレジストのパターンニングを希望した
形状により安定に実現できるという効果を有する。
【図１】本発明の第１実施例の縦断面図である。
【図２】従来例の問題点を説明する縦断面図である。
【図３】本発明の第１実施例の製造方法を説明するため
の縦断面図である。
の縦断面図である。
【図４】本発明の第１実施例の製造方法を説明するため
の縦断面図である。
の縦断面図である。
【図５】本発明の第１実施例の製造方法を説明するため
の縦断面図である。
の縦断面図である。
【図６】本発明の第２実施例の縦断面図である。
１ 半導体基板 ２ 絶縁膜 ３ 第１のアルミ配線 ４ スパッタシリコン膜 ５ 層間膜 ６ 接続孔 ７ 第２のアルミ配線 ８ フォトレジスト ９ アルミ膜 １０ モリブデン膜 １１ 窒化膜
Claims (1)
- 【請求項１】 ２層以上の多層金属配線層を有する半導
体装置において、最上層の金属配線層を除く金属配線層
の上部表面に、該金属配線層からの反射を防止する膜を
有することを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4015338A JPH05218032A (ja) | 1992-01-30 | 1992-01-30 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4015338A JPH05218032A (ja) | 1992-01-30 | 1992-01-30 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05218032A true JPH05218032A (ja) | 1993-08-27 |
Family
ID=11886002
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4015338A Withdrawn JPH05218032A (ja) | 1992-01-30 | 1992-01-30 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05218032A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005085929A (ja) * | 2003-09-08 | 2005-03-31 | Renesas Technology Corp | 半導体集積回路装置の製造方法および半導体集積回路装置 |
-
1992
- 1992-01-30 JP JP4015338A patent/JPH05218032A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005085929A (ja) * | 2003-09-08 | 2005-03-31 | Renesas Technology Corp | 半導体集積回路装置の製造方法および半導体集積回路装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6822334B2 (en) | Semiconductor device having a layered wiring structure with hard mask covering | |
| JP2658899B2 (ja) | 半導体装置の製造方法 | |
| US5583074A (en) | Semiconductor circuit | |
| JP2616227B2 (ja) | 半導体装置 | |
| JP2773072B2 (ja) | 半導体素子の金属配線の形成方法 | |
| JPH06302599A (ja) | 半導体装置およびその製造方法 | |
| JP2808616B2 (ja) | 半導体装置の製造方法 | |
| KR100477821B1 (ko) | 반도체소자의금속배선형성방법 | |
| JP2000208620A (ja) | 半導体装置の製造方法 | |
| JPH0567686A (ja) | 半導体装置配線 | |
| JP2557281B2 (ja) | 半導体装置 | |
| JP2734881B2 (ja) | 半導体装置の製造方法 | |
| JP2991388B2 (ja) | 半導体装置の製造方法 | |
| JP3203926B2 (ja) | 配線形成法 | |
| JPH07221110A (ja) | 半導体装置の配線構造とその製造方法 | |
| KR0169761B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| JP3640077B2 (ja) | 多層配線の形成方法 | |
| JPH04254330A (ja) | 半導体装置の製造方法 | |
| JPH11214513A (ja) | 集積回路の配線構造と配線形成法 | |
| JPH08274098A (ja) | 半導体装置及び半導体装置の製造方法 | |
| KR20050032305A (ko) | 반도체소자의 금속배선 형성방법 | |
| JPH0574951A (ja) | 半導体装置の製造方法 | |
| JPH03234018A (ja) | 半導体集積回路装置の製造方法 | |
| JPH0851149A (ja) | 半導体装置およびその製造方法 | |
| JPS62200746A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990408 |