JPH06302599A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JPH06302599A
JPH06302599A JP5086082A JP8608293A JPH06302599A JP H06302599 A JPH06302599 A JP H06302599A JP 5086082 A JP5086082 A JP 5086082A JP 8608293 A JP8608293 A JP 8608293A JP H06302599 A JPH06302599 A JP H06302599A
Authority
JP
Japan
Prior art keywords
film
wiring
carbon film
interlayer insulating
carbon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5086082A
Other languages
English (en)
Inventor
Shigeya Mori
重哉 森
Kenichi Otsuka
賢一 大塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP5086082A priority Critical patent/JPH06302599A/ja
Priority to KR94007567A priority patent/KR970009171B1/ko
Publication of JPH06302599A publication Critical patent/JPH06302599A/ja
Priority to US08/457,484 priority patent/US5498571A/en
Priority to US08/653,904 priority patent/US5759912A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/092—Manufacture or treatment of dielectric parts thereof by smoothing the dielectric parts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/063—Manufacture or treatment of conductive parts of the interconnections by forming conductive members before forming protective insulating material
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/937—Hillock prevention

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【目的】この発明は、層間絶縁膜を形成する際、配線に
ヒロックの発生を防止することにより、多層配線の信頼
性を向上させる。 【構成】シリコン酸化膜２上にＡｌ合金配線層３を堆積
し、Ａｌ合金配線層３上に第１のカーボン膜４を設け、
第１のカーボン膜４、Ａｌ合金配線層３をパターニング
し、Ａｌ合金配線層３と第１のカーボン膜４とからなる
第１の配線５を形成する。第１の配線５、シリコン酸化
膜２の上に第２のカーボン膜６を設け、カーボン膜６を
ＲＩＥ法により全面的にエッチングし、第１の配線５の
側壁部に第２のカーボン膜６を残す。第２のカーボン膜
６、第１の配線５、シリコン酸化膜２の上にＳｉＯ2 膜
からなる高温膜７を堆積し、高温膜７を第１のカーボン
膜４が露出されるまでエッチバックし、高温膜７を平坦
化する。高温膜７、第１の配線５の上に層間絶縁膜８を
堆積している。従って、配線にヒロックの発生を防止で
きる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、信頼性の高い多層配
線を有する半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】近時、ＬＳＩの集積度が増加しており、
半導体基板上には多層配線が形成されることが一般的と
なっている。以下、従来の半導体装置の製造方法につい
て説明する。
【０００３】半導体基板の上方にはＡｌ合金からなる一
層目配線が設けられ、この一層目配線の上には層間絶縁
膜が堆積される。次に、この層間絶縁膜には配線間のシ
ョートが起こらないようにエッチバック法による平坦化
が行われる。この後、前記層間絶縁膜にはコンタクト開
口部が設けられ、この開口部の内および層間絶縁膜の上
には前記一層目配線と電気的に接続されたＡｌ合金から
なる二層目配線が設けられる。
【０００４】
【発明が解決しようとする課題】ところで、上記従来の
半導体装置の製造方法では、層間絶縁膜を堆積する際の
温度条件が高温であるほど、Ｈ2 Ｏ等の不純物が含まれ
ない層間絶縁膜を形成することができる。しかし、３５
０℃以上で成膜を行うと、一層目配線はＡｌ合金からな
るため、ヒロックが生じる。この結果、この後の平坦化
工程において前記ヒロックが加速され、一層目配線と二
層目配線との層間ショートの不良が発生することがあ
る。したがって、前記ヒロックの発生を防止するため、
一層目配線の上に低温で２０００オングストローム程度
のＳｉＯ2 膜を形成した後、所定の耐圧を確保するため
に前記ＳｉＯ2 膜の上に高温で厚い層間絶縁膜を成膜す
る方法をとることがある。この場合、前記低温で形成し
たＳｉＯ2 膜の膜質が悪いため、このＳｉＯ2 膜および
層間絶縁膜に前記一層目配線と二層目配線とを接続する
ためのコンタクト開口部を形成した際、前記ＳｉＯ2 膜
からＨ2 Ｏ等のガスが放出される。このガスにより一層
目配線と二層目配線とのコンタクトの信頼性が劣化す
る。
【０００５】また、前記ヒロックの発生を抑制する方法
としては、一層目配線の上に液相法によりＳｉＯ2 から
なる層間絶縁膜を形成することも考えられる。この場
合、珪弗化水素酸液（Ｈ2 ＳｉＦ6 ）を使用することと
なり、Ａｌ合金からなる配線の上に前記珪弗化水素酸液
を塗布すると、前記配線は溶解してしまう。このため、
前記配線の上にＣＶＤ法により１０００〜２０００オン
グストローム程度のＳｉＯ2 膜を堆積した後、液相法に
よる層間絶縁膜を形成する必要がある。このような方法
により層間絶縁膜を形成すると、工程数が増加するとと
もに、ダスト等も増加する。
【０００６】また、層間絶縁膜のエッチバック法による
平坦化工程では、前記層間絶縁膜をエッチングする厚さ
を制御するのが困難である。このため、層間絶縁膜のエ
ッチバックを行い過ぎることにより、一層目配線が露出
することがある。この際、前記一層目配線にヒロックが
生じ、これが層間ショートによる不良発生の原因とな
る。この結果、前記層間絶縁膜を完全に平坦化すること
ができない。さらに、三層目配線、四層目配線を形成す
るに伴い、ＬＳＩの製作が非常に困難となる。
【０００７】この発明は上記のような事情を考慮してな
されたものであり、その目的は、層間絶縁膜を形成する
際、配線にヒロックの発生を防止することにより、多層
配線の信頼性を向上させた半導体装置およびその製造方
法を提供することにある。
【０００８】
【課題を解決するための手段】この発明は、上記課題を
解決するため、半導体基板の上方に設けられた導電層
と、前記導電層の上に設けられた第１のカーボン膜と、
前記導電層の側壁に設けられた第２のカーボン膜と、前
記第１、第２のカーボン膜の上に設けられ、平坦化され
た層間絶縁膜とを具備することを特徴としている。
【０００９】また、半導体基板の上方に導電層を堆積す
る工程と、前記導電層の上に第１のカーボン膜を形成す
る工程と、前記第１のカーボン膜および前記導電層をパ
ターニングすることにより、前記第１のカーボン膜およ
び前記導電層からなる第１の配線を形成する工程と、前
記第１の配線の側壁に第２のカーボン膜を形成する工程
と、前記第２のカーボン膜および前記第１の配線の上に
層間絶縁膜を堆積する工程とを具備することを特徴とし
ている。
【００１０】
【作用】この発明は、半導体基板の上方に導電層を設
け、この導電層の上に第１のカーボン膜を設け、前記導
電層の側壁に第２のカーボン膜を設けている。このた
め、前記第１、第２のカーボン膜の上に、膜質を良くす
るために高温で層間絶縁膜を堆積しても、前記導電層に
ヒロックが生じることがない。すなわち、ヒロックが生
じることなく、膜質の良い層間絶縁膜を形成することが
できる。したがって、多層配線の信頼性を向上させるこ
とができる。
【００１１】
【実施例】以下、図面を参照してこの発明を実施例によ
り説明する。図１乃至図７は、この発明の半導体装置の
製造方法を示す断面図である。先ず、図２に示すよう
に、シリコン基板１の表面上にはシリコン酸化膜２が設
けられ、このシリコン酸化膜２の上には厚さが８０００
オングストローム程度の導電層、例えばＡｌ合金配線層
３が堆積される。このＡｌ合金配線層３の上にはスパッ
タリング法により厚さが３００〜１０００オングストロ
ーム程度の第１のカーボン膜４が設けられる。
【００１２】次に、図３に示すように、前記第１のカー
ボン膜４およびＡｌ合金配線層３はパターニングされ
る。これにより、前記シリコン酸化膜２の上にはＡｌ合
金配線層３と第１のカーボン膜４とから構成された第１
の配線５が形成される。
【００１３】この後、図４に示すように、前記第１の配
線５およびシリコン酸化膜２の上には厚さが５００〜２
０００オングストローム程度の第２のカーボン膜６が設
けられる。
【００１４】次に、図５に示すように、前記第２のカー
ボン膜６はＲＩＥ(Reactive Ion Etching)法により全面
的にエッチングされる。これにより、前記第１の配線５
の側壁部には第２のカーボン膜６が残される。
【００１５】この後、図６に示すように、前記第２のカ
ーボン膜６、第１の配線５およびシリコン酸化膜２の上
には厚さが１００００オングストローム程度のＳｉＯ2
膜からなる高温膜７が堆積される。
【００１６】次に、図７に示すように、前記高温膜７は
前記第１のカーボン膜４が露出されるまでエッチバック
される。これにより、前記高温膜７は平坦化される。こ
の後、図１に示すように、前記高温膜７および第１の配
線５の上には高温で厚さが５０００〜１００００オング
ストローム程度のＳｉＯ2 からなる層間絶縁膜８が堆積
される。すなわち、前記高温膜７および第１の配線５の
上には平坦化された層間絶縁膜８が形成される。次に、
前記層間絶縁膜８には第１の配線５の上に位置する図示
せぬコンタクト開口部が設けられ、このコンタクト開口
部の内および層間絶縁膜８の上には第２の配線が設けら
れる。
【００１７】尚、上記第１の実施例では、この発明を第
１の配線５および第２の配線から構成された二層配線に
適用しているが、三層以上の多層配線に用いることも可
能である。
【００１８】上記第１の実施例によれば、シリコン酸化
膜２の上にＡｌ合金配線層３を堆積し、このＡｌ合金配
線層３の上に第１のカーボン膜４を設け、この第１のカ
ーボン膜４およびＡｌ合金配線層３をパターニングする
ことにより、前記シリコン酸化膜２の上に第１の配線５
を形成し、この第１の配線５の側壁に第２のカーボン膜
６を形成している。したがって、第２のカーボン膜６、
第１の配線５およびシリコン酸化膜２の上にＨ2 Ｏ等の
不純物が含まれることのない高温膜７を堆積した際、前
記第１、第２のカーボン膜４、６により前記Ａｌ合金配
線層３におけるヒロックの発生を防止することができ
る。すなわち、第２のカーボン膜６、第１の配線５およ
びシリコン酸化膜２の上に高温膜７を堆積しても、Ａｌ
合金配線層３にヒロックが発生することがない。このた
め、多層配線の信頼性を向上させることができる。
【００１９】また、Ａｌ合金配線層３を第１、第２のカ
ーボン膜４、６により覆っているため、従来のように、
エッチバック法による平坦化工程でヒロックの発生を抑
制するために低温でＳｉＯ2 膜を形成した後、高温で層
間絶縁膜を成膜する二重構造とする必要がない。
【００２０】また、高温膜７を第１のカーボン膜４が露
出されるまでエッチバックすることにより、前記高温膜
７を平坦化している。この際、前記Ａｌ合金配線層３の
上に第１のカーボン膜４を設けているため、エッチバッ
クを行い過ぎることによりＡｌ合金配線３が露出するこ
とがない。したがって、前記Ａｌ合金配線層３にヒロッ
クが生じることがなく、層間ショートの不良が発生する
ことがない。この結果、三層以上の多層配線を容易に形
成することができ、この多層配線の信頼性も向上させる
ことができる。
【００２１】また、従来の半導体装置の製造方法では、
温度が３５０℃以上で層間絶縁膜を堆積すると、Ａｌ合
金からなる一層目配線が膨脹した状態で層間絶縁膜が形
成されるため、この後前記層間絶縁膜が冷えると、前記
一層目配線に残留ストレスが発生していた。しかし、上
記の実施例では、Ａｌ合金配線層３を第１、第２のカー
ボン膜４、６により覆っているため、高温膜７を堆積す
る際のＡｌ合金配線層３における熱膨張を小さく抑える
ことができる。したがって、前記Ａｌ合金配線層３にお
いて、残留ストレスも小さくすることができ、ストレス
マイグレーションにも強くなっている。
【００２２】また、前記高温膜７および第１の配線５の
上に高温で層間絶縁膜８を堆積しているため、この層間
絶縁膜８の膜質は良い。次に、この層間絶縁膜８に第１
の配線５の上に位置する図示せぬコンタクト開口部を設
けている。この際、前記層間絶縁膜８の膜質が良いた
め、Ｈ2 Ｏ等のガスが放出されることがない。この結
果、第１の配線５と配線とのコンタクトの信頼性を向上
させることができる。したがって、多層配線の信頼性を
向上させることができる。
【００２３】図１乃至図５および図７、図８は、この発
明の第２の実施例による半導体装置の製造方法を示す断
面図であり、第１の実施例と同一部分には同一符号を付
し、異なる部分についてのみ説明する。
【００２４】図５に示すように、第１の配線５の側壁部
には第２のカーボン膜６が形成される。この後、図８に
示すように、前記第２のカーボン膜６、第１の配線５お
よびシリコン酸化膜２の上には液相法によりＳｉＯ2 膜
１１が形成される。
【００２５】次に、図７に示すように、前記ＳｉＯ2 膜
１１は前記第１のカーボン膜４が露出されるまでエッチ
バックされる。これは、前記液相法により成膜されたＳ
ｉＯ2 膜１１の膜質があまり良いとはいえないため、第
１のカーボン膜４上にＳｉＯ2 膜１１が残されている
と、後工程において第１の配線５とコンタクトをとるた
めのコンタクト開口の際、信頼性が低下するおそれがあ
るからである。すなわち、コンタクト開口の際、前記Ｓ
ｉＯ2 膜１１からＨ2 Ｏ等のガスが放出されることによ
り、前記コンタクト開口部においてコロージョンが発生
し、コンタクト不良を起こすおそれがあるからである。
したがって、第１のカーボン膜４上に位置するＳｉＯ2
膜１１が残らないようにエッチバックされる。これによ
り、前記ＳｉＯ2 膜１１は平坦化される。
【００２６】この後、図１に示すように、前記ＳｉＯ2
膜１１および第１の配線５の上には層間絶縁膜８が堆積
される。上記第２の実施例においても第１の実施例と同
様の効果を得ることができる。
【００２７】また、Ａｌ合金配線層３を第１、第２のカ
ーボン膜４、６により覆っているため、液相法により層
間絶縁膜を形成し、平坦化する場合、従来の半導体装置
の製造方法のように、Ａｌ合金配線層３の上に予めＣＶ
Ｄ法によって薄い酸化膜を形成させる必要がない。した
がって、工程数が増加することがないとともに、ダスト
等も増加することがない。
【００２８】
【発明の効果】以上説明したようにこの発明によれば、
導電層の上に第１のカーボン膜を設け、前記導電層の側
壁に第２のカーボン膜を設けている。したがって、層間
絶縁膜を形成する際、導電層にヒロックが発生するのを
防止できることにより、多層配線の信頼性を向上させる
ことができる。
【図面の簡単な説明】
【図１】この発明の第１、第２の実施例による半導体装
置の製造方法を示すものであり、図７の次の工程を示す
断面図。
【図２】この発明の第１、第２の実施例による半導体装
置の製造方法を示す断面図。
【図３】この発明の第１、第２の実施例による半導体装
置の製造方法を示すものであり、図２の次の工程を示す
断面図。
【図４】この発明の第１、第２の実施例による半導体装
置の製造方法を示すものであり、図３の次の工程を示す
断面図。
【図５】この発明の第１、第２の実施例による半導体装
置の製造方法を示すものであり、図４の次の工程を示す
断面図。
【図６】この発明の第１の実施例による半導体装置の製
造方法を示すものであり、図５の次の工程を示す断面
図。
【図７】この発明の第１、第２の実施例による半導体装
置の製造方法を示すものであり、図６、図８の次の工程
を示す断面図。
【図８】この発明の第２の実施例による半導体装置の製
造方法を示すものであり、図５の次の工程を示す断面
図。
【符号の説明】
1 …シリコン基板、2 …シリコン酸化膜、3 …Ａｌ合金
配線層、4 …第１のカーボン膜、5 …第１の配線、6 …
第２のカーボン膜、7 …高温膜、8 …層間絶縁膜、11…
ＳｉＯ2 膜

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 半導体基板の上方に設けられた導電層
    と、 前記導電層の上に設けられた第１のカーボン膜と、 前記導電層の側壁に設けられた第２のカーボン膜と、 前記第１、第２のカーボン膜の上に設けられ、平坦化さ
    れた層間絶縁膜と、 を具備することを特徴とする半導体装置。
  2. 【請求項２】 半導体基板の上方に導電層を堆積する工
    程と、 前記導電層の上に第１のカーボン膜を形成する工程と、 前記第１のカーボン膜および前記導電層をパターニング
    することにより、前記第１のカーボン膜および前記導電
    層からなる第１の配線を形成する工程と、 前記第１の配線の側壁に第２のカーボン膜を形成する工
    程と、 前記第２のカーボン膜および前記第１の配線の上に層間
    絶縁膜を堆積する工程と、 を具備することを特徴とする半導体装置の製造方法。
JP5086082A 1993-04-13 1993-04-13 半導体装置およびその製造方法 Pending JPH06302599A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP5086082A JPH06302599A (ja) 1993-04-13 1993-04-13 半導体装置およびその製造方法
KR94007567A KR970009171B1 (en) 1993-04-13 1994-04-12 Semiconductor device and a method for manufacturing thereof
US08/457,484 US5498571A (en) 1993-04-13 1995-06-01 Method of manufacturing a semiconductor device having reliable multi-layered wiring
US08/653,904 US5759912A (en) 1993-04-13 1996-05-28 Method of manufacturing a semiconductor device having multi-layered wiring without hillocks at the insulating layers

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5086082A JPH06302599A (ja) 1993-04-13 1993-04-13 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JPH06302599A true JPH06302599A (ja) 1994-10-28

Family

ID=13876788

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5086082A Pending JPH06302599A (ja) 1993-04-13 1993-04-13 半導体装置およびその製造方法

Country Status (3)

Country Link
US (2) US5498571A (ja)
JP (1) JPH06302599A (ja)
KR (1) KR970009171B1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3277103B2 (ja) * 1995-09-18 2002-04-22 株式会社東芝 半導体装置及びその製造方法
US5665644A (en) * 1995-11-03 1997-09-09 Micron Technology, Inc. Semiconductor processing method of forming electrically conductive interconnect lines and integrated circuitry
US5759746A (en) * 1996-05-24 1998-06-02 Kabushiki Kaisha Toshiba Fabrication process using a thin resist
US5814555A (en) 1996-06-05 1998-09-29 Advanced Micro Devices, Inc. Interlevel dielectric with air gaps to lessen capacitive coupling
US6376330B1 (en) * 1996-06-05 2002-04-23 Advanced Micro Devices, Inc. Dielectric having an air gap formed between closely spaced interconnect lines
US6091150A (en) * 1996-09-03 2000-07-18 Micron Technology, Inc. Integrated circuitry comprising electrically insulative material over interconnect line tops, sidewalls and bottoms
US6160316A (en) * 1998-03-04 2000-12-12 Advanced Micro Devices, Inc. Integrated circuit utilizing an air gap to reduce capacitance between adjacent metal linewidths
US6255211B1 (en) * 1998-10-02 2001-07-03 Texas Instruments Incorporated Silicon carbide stop layer in chemical mechanical polishing over metallization layers
US6689697B1 (en) * 1999-09-24 2004-02-10 Advanced Micro Devices, Inc. Method of forming uniformly planarized structure in a semiconductor wafer
JP5175059B2 (ja) * 2007-03-07 2013-04-03 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2588418B1 (fr) * 1985-10-03 1988-07-29 Bull Sa Procede de formation d'un reseau metallique multicouche d'interconnexion des composants d'un circuit integre de haute densite et circuit integre en resultant
EP0256557B1 (en) * 1986-08-19 1993-01-07 Fujitsu Limited Semiconductor device having thin film wiring layer and method of forming thin wiring layer
US4735662A (en) * 1987-01-06 1988-04-05 The Standard Oil Company Stable ohmic contacts to thin films of p-type tellurium-containing II-VI semiconductors
US4962060A (en) * 1987-03-10 1990-10-09 Advanced Micro Devices, Inc. Making a high speed interconnect system with refractory non-dogbone contacts and an active electromigration suppression mechanism
US4988423A (en) * 1987-06-19 1991-01-29 Matsushita Electric Industrial Co., Ltd. Method for fabricating interconnection structure
JP2594953B2 (ja) * 1987-07-08 1997-03-26 株式会社日立製作所 核磁気共鳴を用いた検査装置
JPS6445142A (en) * 1987-08-14 1989-02-17 Toshiba Corp Semiconductor device
US5290733A (en) * 1988-06-23 1994-03-01 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor devices including depositing aluminum on aluminum leads
KR920005701B1 (ko) * 1989-07-20 1992-07-13 현대전자산업 주식회사 반도체 집적회로 내의 소자 연결용 금속배선층 및 그 제조방법
JPH03262126A (ja) * 1990-03-13 1991-11-21 Kawasaki Steel Corp 半導体装置
JPH05144812A (ja) * 1991-11-15 1993-06-11 Nec Corp 半導体装置の製造方法
JPH05315330A (ja) * 1992-05-11 1993-11-26 Oki Electric Ind Co Ltd 半導体素子における配線形成方法
TW219407B (ja) * 1992-06-24 1994-01-21 American Telephone & Telegraph
JP2885616B2 (ja) * 1992-07-31 1999-04-26 株式会社東芝 半導体装置およびその製造方法
JP3249196B2 (ja) * 1992-09-30 2002-01-21 株式会社東芝 半導体装置の製造方法
JPH06120211A (ja) * 1992-10-06 1994-04-28 Nec Corp 半導体装置の製造方法
US5486493A (en) * 1994-02-25 1996-01-23 Jeng; Shin-Puu Planarized multi-level interconnect scheme with embedded low-dielectric constant insulators
US5432128A (en) * 1994-05-27 1995-07-11 Texas Instruments Incorporated Reliability enhancement of aluminum interconnects by reacting aluminum leads with a strengthening gas
US5538921A (en) * 1994-12-22 1996-07-23 At&T Corp. Integrated circuit fabrication

Also Published As

Publication number Publication date
US5759912A (en) 1998-06-02
KR970009171B1 (en) 1997-06-07
US5498571A (en) 1996-03-12

Similar Documents

Publication Publication Date Title
US5543360A (en) Method of making a semiconductor device with sidewall etch stopper and wide through-hole having multilayered wiring structure
JPH08181210A (ja) 半導体装置の製造方法
JP2785768B2 (ja) 半導体装置の製造方法
JPH11135626A (ja) 半導体装置の製造方法
JPH06302599A (ja) 半導体装置およびその製造方法
JPH07201986A (ja) 半導体装置の製造方法
JPH05299581A (ja) 容量素子の製造方法
JP2819640B2 (ja) 半導体装置
JP2557281B2 (ja) 半導体装置
JP3914281B2 (ja) 半導体集積回路装置の製造方法
JP3339901B2 (ja) 多層配線構造の半導体装置及びその製造方法
JP3263481B2 (ja) 半導体装置および半導体装置の製造方法
JPH07221110A (ja) 半導体装置の配線構造とその製造方法
JP3329148B2 (ja) 配線形成方法
JP2000208620A (ja) 半導体装置の製造方法
JP3309570B2 (ja) 半導体装置の製造方法
JP2950620B2 (ja) 半導体装置
JP2998719B2 (ja) 半導体装置
JPH08203899A (ja) 半導体装置の製造方法
JPH0786209A (ja) 半導体装置の製造方法
JPH05304219A (ja) 半導体装置における絶縁層の形成方法
JP2000260863A (ja) 半導体装置及びその製造方法
JPH0244143B2 (ja) Handotaisochinoseizohoho
JPH0831930A (ja) 半導体装置の製造方法
JPH05160126A (ja) 多層配線形成法