JPH0851149A

JPH0851149A - 半導体装置およびその製造方法

Info

Publication number: JPH0851149A
Application number: JP18564894A
Authority: JP
Inventors: Tatsuro Okamoto; 龍郎岡本
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1994-08-08
Filing date: 1994-08-08
Publication date: 1996-02-20

Abstract

(57)【要約】【目的】高集積化に適し、電気的信頼性の高い多層配
線構造を提供する。【構成】タングステンよりなる下部配線層５が形成さ
れている。下部配線層５上に層間絶縁層７が形成されて
いる。層間絶縁層７には、下部電極層５の一部表面を露
出するビアホール７ａが形成されている。ビアホール７
ａを通じて下部配線層５と接するように上部配線層１、
３が形成されている。上部配線層は、窒化チタン膜１と
その窒化チタン膜１上に形成されたタングステン膜３と
を有している。窒化チタン膜１は、ビアホール７ａの底
壁の一部においてのみ下部配線層５と接している。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体装置およびその
製造方法に関し、より特定的には、大規模集積回路（Ｌ
ＳＩ）の多層配線構造を有する半導体装置およびその製
造方法に関するものである。

【０００２】

【従来の技術】従来、多層配線構造は、図１５に示すよ
うにＡｌ（アルミニウム）合金を配線層に用いたものが
主であった。図１５を参照して、半導体基板５１１の素
子分離膜５１３によって分離された表面に不純物拡散領
域５１５が形成されている。半導体基板５１１の表面上
には層間絶縁層５１７が形成されており、この層間絶縁
層５１７には、不純物拡散領域５１５に達するコンタク
トホール５１７ａが形成されている。コンタクトホール
５１７ａを通じてこの不純物拡散領域５１５に接するよ
うにアルミニウム（Ａｌ）合金膜５０５が下部配線層と
して形成されている。この下部配線層５０５を覆うよう
に層間絶縁層５０７が形成されており、この層間絶縁層
５０７には、下部配線層５０５の一部表面に達するビア
ホール５０７ａが形成されている。このビアホール５０
７ａを通じて、下部配線層５０５と接するようにアルミ
ニウム合金膜５０３よりなる上部配線層が形成されてい
る。

【０００３】しかし半導体装置の高集積化とともにコン
タクトホールやビアホールも微細化されてきた。これに
より、コンタクトホールやビアホール内でのアルミニウ
ム合金膜のステップカバレージ率が低下し、エレクトロ
マイグレーション、ストレスマイグレーションなどの信
頼性低下が問題となってきた。このため、図１６に示す
ようにタングステン（Ｗ）プラグをホール内に形成する
構造が採用され始めた。

【０００４】つまり図１６を参照して、コンタクトホー
ル５１７ａやビアホール５０７ａがプラグ層６０５ａ、
５０３ａによって充填されている。このため、コンタク
トホール５１７内での配線層のステップカバレージは問
題とならない。ゆえに、このプラグ層６０５ａ、５０３
ａを通じて各配線層６０５ｂ、５０３ｂが各々下層の不
純物拡散領域５１５や配線層６０５ｂに電気的に接続さ
れることで、電気的信頼性は向上する。

【０００５】図１７は、図１５および図１６の矢印Ｘ₀
方向から見た従来の半導体装置を概略的に示す平面図で
ある。図１７を参照して、従来の半導体装置では、ビア
ホール５０７ａ上方に位置する上部配線層５０３（５０
３ｂ）の接続部５０３ｃの線幅Ｗ₁は、上部配線層５０
３の他の部分の線幅Ｗ₂より大きく設定されている。こ
のように接続部５０３ｃの線幅Ｗ₁が大きく設定されて
いるため、写真製版時の重ね合わせ誤差によるカバーマ
ージンが生まれる。

【０００６】つまり、上部配線層５０３をパターニング
する場合、表面全面に導電層を形成した後、写真製版技
術によりその導電層が上部配線層５０３にパターニング
される。しかし、その写真製版時のマスクの重ね合わせ
誤差により、上部配線層５０３が所定の位置から矢印Ｓ
_Aもしくは矢印Ｓ_B方向にずれて形成される場合があ
る。このように上部配線層５０３がずれて形成された場
合には、ビアホール５０７ａを通じて上部配線層５０３
と下部配線層５０５との良好な接続が得られない場合が
生ずる。それゆえ、上部配線層５０３が矢印Ｓ_Aもしく
は矢印Ｓ_B方向にずれて形成された場合でも、下部配線
層５０５との良好な接続が得られるように接続部５０３
ｃの線幅Ｗ₁が大きく設定されカバーマージンが確保さ
れている。

【０００７】なお、図１７のＥ−Ｅ線に沿う断面が図１
５、１６に対応する。

【０００８】

【発明が解決しようとする課題】上記のように従来の半
導体装置は構成されている。

【０００９】しかし、従来の半導体装置では、図１
７に示す上部配線層５０３の接続部５０３ｃの線幅Ｗ₁
が他の部分の線幅Ｗ₂よりも大きいため高集積化に適さ
ないという問題点があった。以下、そのことについて詳
細に説明する。

【００１０】図１７を参照して、接続部５０３ｃの線幅
Ｗ₁が上部配線層５０３の他の部分の線幅Ｗ₂より大き
い。このため、上部配線層５０３と並走する配線層５２
１を形成する場合、接続部５０３ｃと配線層５２１との
間では、間隔Ｌ_A5が最小間隔となる。この場合、上部配
線層５０３の線幅Ｗ₂を有する部分と配線層５２１との
間隔Ｌ_B5は、接続部５０３ｃと配線層５２１との間隔Ｌ
_A5よりも大きくなる。それゆえ、間隔Ｌ_B5を最小間隔、
つまり写真製版における最小加工寸法にすることはでき
ない。このように、接続部５０３ｃでカバーマージンを
設けた結果、そのカバーマージン分だけ間隔Ｌ_B5が広が
り、上部配線層５０３と配線層５２１との配線ピッチＬ
_P5が広がり、高集積化に適さなくなる。

【００１１】一方、接続部５０３ｃにおいてカバー
マージンを設けない場合、配線層をアルミニウムで形成
すると（図１５）、配線層の電気的信頼性が低下すると
いう問題が生じる。以下、そのことについて詳細に説明
する。

【００１２】図１８は、上部配線層にカバーマージンを
設けない場合の半導体装置の構成を概略的に示す平面図
である。図１８を参照して、カバーマージンを設けない
場合、上部配線層５０３と配線層５２１との間隔Ｌ_A6、
Ｌ_B6は一様に最小間隔にすることができる。このため、
上部配線層５０３と配線層５２１との配線ピッチＬ
_B6を、図１７に示す配線ピッチＬ_B5より小さくすること
ができる。それゆえ、カバーマージンを設けない構造は
高集積化に適しているといえる。

【００１３】しかし、カバーマージンがないため、写真
製版時の重ね合わせ誤差により、上部配線層５０３の位
置がずれて形成された場合、図１９のようになる。

【００１４】図１９を参照して、上部配線層５０３の位
置ずれにより、上部配線層５０３がビアホール５０７上
をカバーできない部分が生ずる。

【００１５】この場合、下部および上部配線層５０５、
５０３がともにアルミニウム合金により形成されている
と、上部配線層５０３のパターニングのためのエッチン
グにより、下部配線層５０５までも図２０に示すように
エッチングされてしまう。

【００１６】図２０は、図１９のＦ−Ｆ線に沿う概略断
面図である。図２０を参照して、上部配線層５０３のエ
ッチング時に下部配線層５０５もエッチングされてしま
うと、下部配線層５０５の配線抵抗が高くなり、電気的
信頼性の低下が生ずる。

【００１７】また、タングステンプラグを適用した
場合でも、図２１に示すように写真製版による重ね合わ
せずれにより、上部配線層５０３ｂがビアホール５０７
ａ上をカバーできない部分が生じる。しかし、アルミニ
ウムよりなる上部配線層５０３ｂのエッチング速度に対
するタングステンプラグ５０３ａのエッチング速度を十
分に小さく設定することができる。このため、上部配線
層５０３ｂのパターニング時にタングステンプラグ５０
３ａはほとんどエッチングされず、エッチングによるダ
メージを受けない。

【００１８】しかし、この場合、タングステンプラグの
製造プロセスにより以下の問題が生じる。

【００１９】タングステンプラグの製造プロセスには、
二通りの方法がある。１つの方法は、タングステンを表
面全面に堆積した後、全面エッチバックしてホール内に
のみタングステンを残存させる方法である。またもう１
つの方法は、ホール内にのみ選択的にタングステンを成
長させる方法である。しかし、前者の方法には、タング
ステンの堆積およびエッチバックという２つの工程が追
加されることによる製造コストの上昇という問題があ
る。また後者の方法には、ホール内にのみ選択的に成長
させる選択性の制御がきわめて難しいという問題があっ
た。

【００２０】以上の〜により、本発明の一の目的
は、高集積化に適した多層配線構造を提供することであ
る。

【００２１】また本発明の他の目的は、電気的信頼性の
高い多層配線構造を提供することである。

【００２２】本発明のさらに他の目的は、簡略な工程で
多層配線構造を製造することである。

【００２３】

【課題を解決するための手段】請求項１に記載の半導体
装置は、第１の配線層と、絶縁層と、第２の配線層とを
備えている。絶縁層は、第１の配線層上に形成され、第
１の配線層の一部表面に達する穴を有している。第２の
配線層は、穴を通じて第１の配線層と電気的に接続され
ている。穴の底壁面は第１の配線層の表面よりなってい
る。第２の配線層は穴の底壁面の一部にのみ選択的に接
している。第２の配線層が第１の配線層と接する部分に
おいて、第２の配線層は第１の配線層と被エッチング特
性の異なる材料よりなる導電層を有している。

【００２４】請求項２に記載の半導体装置では、第１の
配線層の材料はタングステンを含み、導電層の材料は窒
化チタンおよび窒化タンタルの少なくともいずれかを含
んでいることが好ましい。

【００２５】請求項３に記載の半導体装置では、第２の
配線層は、導電層上に形成された第２の導電層を有し、
第２の導電層の材料はタングステンを含んでいることが
好ましい。

【００２６】請求項４に記載の半導体装置は、第１の配
線層と、絶縁層と、第２の配線層とを備えている。絶縁
層は、第１の配線層上に形成され、第１の配線層の一部
表面に達する穴を有している。第２の配線層は、穴を通
じて第１の配線層と電気的に接続されている。第２の配
線層は穴の底壁面の一部にのみ選択的に接している。第
１の配線層は、第２の配線層とは被エッチング特性の異
なる材料よりなる導電層を有している。穴の底壁面は導
電層の表面よりなっている。

【００２７】請求項５に記載の半導体装置では、第２の
配線層の材料はタングステンを含み、導電層の材料は窒
化チタンおよび窒化タンタルの少なくともいずれかを含
んでいることが好ましい。

【００２８】請求項６に記載の半導体装置では、第１の
配線層は導電層下に形成された第２の導電層を有し、第
２の導電層の材料はタングステンを含んでいることが好
ましい。

【００２９】請求項７に記載の半導体装置では、第２の
配線層は所定の幅を維持して穴の領域を含む絶縁層上を
延在していることが好ましい。

【００３０】請求項８に記載の半導体装置の製造方法は
以下の工程を備えている。まず第１の配線層が形成され
る。そして第１の配線層上に絶縁層が形成される。そし
て絶縁層に、第１の配線層に達し、かつ底壁面が第１の
配線層からなる穴が形成される。そして穴を通じて第１
の配線層と接し、かつ第１の配線層と被エッチング特性
の異なる材料よりなる導電層を有するように第２の配線
層が形成される。そして第２の配線層が、穴の底壁面の
一部に接した状態で残存するように選択的に除去され
る。

【００３１】請求項９に記載の半導体装置の製造方法は
以下の工程を備えている。まず導電層を有する第１の配
線層が形成される。そして第１の配線層上に絶縁層が形
成される。そして絶縁層に、第１の配線層に接し、かつ
底壁面が導電層からなる穴が形成される。そして穴を通
じて導電層と接するように、導電層と被エッチング特性
の異なる材料よりなる第２の配線層が形成される。そし
て第２の配線層が、穴の底壁面の一部に接した状態で残
存するように選択的に除去される。

【００３２】

【作用】請求項１および４に記載の半導体装置では、第
２の配線層が第１の配線層と接する部分に導電層が設け
られている。この導電層は、第１もしくは第２の配線層
と異なる被エッチング特性を有している。このため、第
２の配線層が穴上をカバーしない部分があっても、第２
の配線層のパターニングのためのエッチング時にそのカ
バーされない部分の第１の配線層はほとんどエッチング
されない。よって、良好な電気的信頼性が得られる。

【００３３】また、第２の配線層にカバーされない第１
の配線層が、第２の配線層のエッチング時にほとんどエ
ッチングされないため、第２の配線層にカバーマージン
を考慮して線幅の広い部分を設ける必要はない。よっ
て、線幅の広い部分を設ける必要がない分だけ、配線ピ
ッチを縮小化でき高集積化を図ることが可能となる。

【００３４】請求項２、３、５および６に記載の半導体
装置では、第１もしくは第２の配線層がタングステンに
されるのに対し、導電層は窒化チタンか窒化タンタルに
される。この窒化チタン（もしくは窒化タンタル）とタ
ングステンとは、エッチング条件によって、互いのエッ
チング速度の差を大きく確保できる材料である。このた
め、第２の配線層が穴上をカバーしない部分があって
も、第２の配線層のパターニングのためのエッチング時
にそのカバーされない部分の第１の配線層はほとんどエ
ッチングされない。よって、良好な電気的信頼性が得ら
れる。

【００３５】請求項８に記載の半導体装置の製造方法で
は、請求項１に記載の半導体装置を得ることができる。

【００３６】請求項９に記載の半導体装置の製造方法で
は、請求項４に記載の半導体装置を得ることができる。

【００３７】

【実施例】以下、本発明の実施例について図に基づいて
説明する。実施例１図１は、本発明の第１の実施例における半導体装置の構
成を概略的に示す平面図である。また図２は、図１のＡ
−Ａ線に沿う概略断面図である。

【００３８】図１と図２とを参照して、半導体基板１１
の素子分離膜１３によって分離された表面には不純物拡
散領域１５が形成されている。この半導体基板１１の表
面には層間絶縁層１７が形成されている。層間絶縁層１
７には不純物拡散領域１５に達するコンタクトホール１
７ａが設けられている。

【００３９】コンタクトホール１７ａを通じて不純物拡
散領域１５と接するよう５０００Åの膜厚でタングステ
ンよりなる下部配線層５が設けられている。この下部配
線層５を覆うように層間絶縁層７が形成されている。層
間絶縁層７には、下部配線層５の一部表面に達するビア
ホール７ａが設けられている。ビアホール７ａを通じて
下部配線層５と接するように第２の配線層１、３が形成
されている。

【００４０】第２の配線層は、たとえば１０００Åの膜
厚を有する窒化チタン（ＴｉＮ）膜１とその窒化チタン
膜１上にたとえば８０００Åの膜厚で形成されたタング
ステン膜３とを有している。

【００４１】この第２の配線層１、３はビアホール７ａ
内を完全には埋込んでいない。つまり、ビアホール７ａ
内には第２の配線層１、３によって埋め込まれない領域
がある。それゆえ、第２の配線層１、３は、ビアホール
７ａの底壁面の一部にのみ選択的に接している。

【００４２】この第２の配線層１、３は、線幅Ｗ_Aを維
持して、ビアホール７ａ上を含む層間絶縁層７上を延在
している。

【００４３】なお、上部配線層１、３と並走するように
層間絶縁層７の表面上には他の配線層２１も設けられて
いる。

【００４４】次に、本発明の第１の実施例における半導
体装置の製造方法について説明する。

【００４５】図３〜図６は、本発明の第１の実施例の半
導体装置の製造方法を工程順に示す概略断面図である。
まず図３を参照して、半導体基板１１の表面に通常のＬ
ＯＣＯＳ（Local Oxidation of Silicon）法により素子
分離膜１３が選択的に形成される。また、半導体基板１
１の素子分離酸化膜１３によって分離された領域にたと
えばイオン注入などにより不純物拡散領域１５が形成さ
れる。半導体基板１１の表面全面を覆うように層間絶縁
層１７が形成される。通常の写真製版技術およびエッチ
ング技術により不純物拡散領域１５の一部表面に達する
コンタクトホール１７ａが層間絶縁層１７に形成され
る。

【００４６】コンタクトホール１７ａを通じて不純物拡
散領域１５と接するように表面全面にタングステン膜５
がたとえばスパッタ法などにより５０００Åの膜厚で形
成される。この後、写真製版技術およびエッチング技術
によりタングステン膜５が所望の形状にパターニングさ
れて第１の配線層５となる。この第１の配線層５を覆う
ように層間絶縁層７が形成される。通常の写真製版技術
およびエッチング技術により下部配線層５の一部表面に
達するビアホール７ａが層間絶縁層７に形成される。

【００４７】図４を参照して、ビアホール７ａを通じて
下部電極層５と接するように表面全面に窒化チタン膜１
がスパッタ法などにより１０００Å程度の膜厚で形成さ
れる。

【００４８】図５を参照して、窒化チタン膜１の表面全
面にタングステン膜３がたとえばスパッタ法などにより
８０００Å程度の膜厚で形成される。

【００４９】図６を参照して、タングステン膜３の表面
上にレジストパターン２３が形成される。このレジスト
パターン２３をマスクとして、タングステン膜３にエッ
チングが施される。

【００５０】このエッチングの条件は、たとえばエッチ
ングガス：ＳＦ₆ガス、圧力：１ｍＴｏｒｒ、ＲＦパワ
ー：１５０Ｗである。このエッチング条件におけるタン
グステンのエッチング速度は２０００Å／分であり、フ
ォトレジストのエッチング速度は１０００Å／分であ
る。またこのエッチング条件における窒化チタンのエッ
チング速度はタングステンのエッチング速度の１／１０
０以下である。このため、窒化チタン膜１に５０％のオ
ーバーエッチングを施しても、窒化チタン膜は４０Å程
度の膜厚しかエッチングされない。

【００５１】続いて、窒化チタン膜１にエッチングが施
される。このエッチングの条件は、たとえばエッチング
ガス：ＢＣｌ₃＋Ｃｌ₂ガス、圧力：１０ｍＴｏｒｒ、
ＲＦパワー：２００Ｗである。このエッチング条件で
は、窒化チタン膜１のエッチング速度は１０００Å／分
である。またこのエッチング条件でのタングステンのエ
ッチング速度は窒化チタンの１／５０〜１／１００以下
である。このため、窒化チタン膜１が１０００Åのと
き、窒化チタン膜１に１００％のオーバーエッチングを
施しても、タングステンよりなる下部配線層５は、１０
〜２０Å以下の膜厚しかエッチング除去されない。

【００５２】このように、タングステンのエッチング時
にはフッ素（Ｆ）系のガスを用いれば窒化チタン膜はほ
とんどエッチングされない。また窒化チタン膜のエッチ
ング時には、塩素（Ｃｌ）系のガスを用いることにより
タングステン膜はほとんどエッチングされない。これら
のエッチング後に、レジストパターン２３が除去されて
図１、２に示す状態となる。

【００５３】なお、配線層が下部配線層および上部配線
層１、３の２層のみの場合には、上記の工程の後、上部
配線層１、３を覆うようにパッシベーション膜が表面全
面に形成されるが、ここでは省略する。

【００５４】本実施例の半導体装置では、図２に示すよ
うに上部配線層１、３が下部配線層５と接する部分にお
いて窒化チタン膜１が設けられている。この窒化チタン
膜１のエッチング時において、窒化チタン膜１のエッチ
ング速度をタングステンよりなる下部配線層５のエッチ
ング速度より十分に大きく設定することができる。この
ため、窒化チタン膜１のエッチング時に下部電極層５は
ほとんどエッチングされない。よって、ビアホール７ａ
内において下部配線層５の一部表面が上部配線層１、３
によってカバーされなくとも、下部配線層５のカバーさ
れない部分が大幅にエッチングされることはなく、下部
配線層５の良好な電気的信頼性が維持される。

【００５５】また、上述よりビアホール７ａ内において
上部配線層１、３によってカバーされない下部配線層５
の部分は、窒化チタン膜１のエッチング時にほとんどエ
ッチングされない。このため、上部配線層１に、カバー
マージンを考慮して線幅の広い部分を設ける必要はな
い。つまり図１に示すように上部配線層１、３を所定の
線幅Ｗ_Aを維持させて延在させることができ、上部配線
層１、３とその他の配線層２１との間隔Ｌ_A1、Ｌ_B1を最
小距離、いわゆる写真製版における最小加工寸法にする
ことができる。よって、図１に示すように互いに並走す
る上部配線層１、３とその他の配線層２１との配線ピッ
チＬ_PAを図１７に示す従来の配線ピッチＬ _P5より縮小化
することができ、高集積化に適した半導体装置を得るこ
とができる。実施例２図７は、本発明の第２の実施例における半導体装置の構
成を概略的に示す平面図である。また図８は、図７のＢ
−Ｂ線に沿う概略断面図である。

【００５６】図７と図８とを参照して、本実施例の半導
体装置の構成は、第１の実施例と比較して、下部配線層
および上部配線層の構成が異なる。

【００５７】下部配線層は、タングステン膜５と窒化チ
タン膜１０１とを有している。タングステン膜５は、層
間絶縁層１７に設けられたコンタクトホール１７ａを通
じて不純物拡散領域１５に接するように形成されてい
る。窒化チタン膜１０１は、そのタングステン膜５上に
形成されている。また上部配線層３は、タングステン膜
単層よりなっている。

【００５８】上部配線層３は、層間絶縁層７に設けられ
たビアホール７ａを通じて下部電極層５、１０１に接し
ている。この上部配線層３はビアホール７ａ内を完全に
埋め込んでいない。つまり、上部配線層３はビアホール
７ａの底壁面の一部にのみ選択的に接している。

【００５９】なお、これ以外の構成については第１の実
施例とほぼ同様であるためその説明は省略する。

【００６０】次に、本発明の第２の実施例における半導
体装置の製造方法について説明する。

【００６１】図９〜図１２は、本発明の第２の実施例に
おける半導体装置の製造方法を工程順に示す概略断面図
である。まず図９を参照して、半導体基板１１の表面に
通常のＬＯＣＯＳ法を用いて素子分離膜１３が形成され
る。半導体基板１１の素子分離膜１３によって分離され
た表面にはイオン注入法などによって不純物拡散領域１
５が形成される。半導体基板１１の表面を覆うように層
間絶縁層１７が形成される。通常の写真製版技術および
エッチング技術により層間絶縁層１７に不純物拡散領域
１５の一部表面に達するコンタクトホール１７ａが形成
される。

【００６２】コンタクトホール１７ａを通じて不純物拡
散領域１５の表面と接するように表面全面にたとえばス
パッタ法などにより５０００Å程度の膜厚でタングステ
ン膜５が形成される。このタングステン膜５の表面全面
にたとえばスパッタ法などにより５００Å程度の膜厚で
窒化チタン膜１０１が形成される。通常の写真製版技術
およびエッチング技術により窒化チタン膜１０１および
タングステン膜５が順次パターニングされて下部配線層
５、１０１が形成される。

【００６３】特に、この窒化チタン膜１０１のエッチン
グは、たとえばエッチングガス：ＢＣｌ₃＋Ｃｌ₂ガ
ス、圧力：１０ｍＴｏｒｒ、ＲＦパワー：２００Ｗの条
件下で行なわれる。このエッチング条件では、窒化チタ
ン膜のエッチング速度は１０００Å／分である。またこ
のエッチング条件におけるタングステン膜５のエッチン
グ速度は窒化チタン膜１０１のエッチング速度の１／５
０〜１／１００以下である。したがって、窒化チタン膜
が１０００Åの膜厚を有するとき、この窒化チタン膜に
１００％のオーバーエッチングが施されてもタングステ
ン膜は１０〜２０Å以下の膜厚しかエッチング除去され
ない。

【００６４】図１０を参照して、下部配線層５、１０１
を覆うように層間絶縁層７が形成される。通常の写真製
版技術およびエッチング技術により層間絶縁層７に窒化
チタン膜１０１の一部表面に達するビアホール７ａが形
成される。

【００６５】図１１を参照して、ビアホール７ａを通じ
て窒化チタン膜１０１に接するように表面全面に、たと
えばスパッタ法により８０００Å程度の膜厚でタングス
テン膜３が形成される。

【００６６】図１２を参照して、タングステン膜３の一
部表面にレジストパターン２３が形成される。このレジ
ストパターン２３をマスクとしてタングステン膜３がエ
ッチング除去される。

【００６７】このエッチングの条件は、たとえばエッチ
ングガス：ＳＦ₆ガス、圧力：１ｍＴｏｒｒ、ＲＦパワ
ー：１５０Ｗである。このエッチング条件におけるタン
グステンのエッチング速度は２０００Å／分であり、レ
ジストパターン２３のエッチング速度は１０００Å／分
である。またこのエッチング条件における窒化チタン膜
１０１のエッチング速度はタングステン膜３の１／１０
０以下である。このため、タングステン膜３に５０％の
オーバーエッチングを施しても、窒化チタン膜１０１は
４０Å程度しかエッチング除去されない。

【００６８】この後、レジストパターン２３が除去され
て図８に示す状態となる。なお、配線層が下部配線層
５、１０１および上部配線層３の２層のみの場合には、
この上部配線層３を覆うようにパッシベーション膜が形
成されるが、ここでは省略する。

【００６９】本実施例の半導体装置では、図８に示すよ
うに下部配線層５、１０１が上部配線層３と接する部分
において窒化チタン膜１０１が設けられている。タング
ステンよりなる上部配線層３のエッチング時において、
窒化チタン膜１０１のエッチング速度は、タングステン
のエッチング速度よりも十分に小さく設定することがで
きる。このため、上部配線層３のエッチング時に下部配
線層の窒化チタン膜１０１はほとんどエッチングされな
い。よって、ビアホール７ａ内において下部配線層５、
１０１の一部表面が上部配線層３によってカバーされな
くても、下部配線層５のカバーされない部分が大幅にエ
ッチングされることはなく、下部配線層５、１０１は良
好な電気的信頼性を維持することができる。

【００７０】また上述より、ビアホール７ａ内において
上部配線層３によってカバーされない下部配線層５、１
０１の部分は、上部配線層３のエッチング時にほとんど
エッチングされない。このため、上部配線層３に、カバ
ーマージンを考慮して線幅の広い部分を設ける必要はな
い。つまり、図７に示すように上部配線層３を所定の線
幅Ｗ_Bを維持させて延在させることができる。これによ
り上部配線層３とその他の配線層２１との間隔Ｌ_A2、Ｌ
_B2は一様に最小距離、いわゆる写真製版における最小加
工寸法にすることができる。よって、互いに並走する上
部配線層３とその他の配線層２１との配線ピッチＬ_PBを
縮小化することができ、高集積化に適した半導体装置を
得ることができる。

【００７１】なお、第１および第２の実施例において
は、ビアホール７ａの径が上部配線層３の線幅Ｗ_A、Ｗ
_Bと同一もしくは小さい場合について説明したが、本発
明はこれに限られるものではない。つまり、図１３およ
び図１４に示すように上部配線層２０３（２０１）の線
幅Ｗ_C、Ｗ_Dがビアホール２０７ａの径Ｒ_C、Ｒ_Dより
小さくてもよい。この図１３および図１４に示す半導体
装置も、上述した第１および第２の実施例とほぼ同様の
効果を奏する。さらに以下の効果も奏する。

【００７２】ＬＳＩのパターンが微細化され、配線幅が
小さく、ピッチが小さくなるに従ってホール径も通常、
縮小する必要がある。しかし本実施例では微小ホールの
写真製版での開孔マージンがない場合でも、レジストパ
ターンを大きくすることができ、写真製版プロセス技術
の不足分を補える。

【００７３】なお、第１および第２の実施例における窒
化チタン膜１、１０１、図１３に示す窒化チタン膜２０
１および図１４に示す窒化チタン膜３０１は、窒化タン
タル（ＴａＮ）であってもよい。また第１の実施例にお
いては窒化チタン膜１とタングステン膜５、第２の実施
例においては窒化チタン膜１０１とタングステン膜３、
図１３においては窒化チタン膜２０１とタングステン膜
５、図１４においては窒化チタン膜３０１とタングステ
ン膜２０３というようにタングステンと窒化チタン膜の
組合わせについて説明したが、これに限定されるもので
はなく、両者のエッチング速度差を十分に大きく設定で
きる材質であればよい。

【００７４】また、第１および第２の実施例と図１３、
図１４とにおいて示す上部配線層をなすタングステン膜
３（もしくは２０３）上にアルミニウム合金膜が形成さ
れてもよい。この場合、さらにそのアルミニウム合金膜
の上に窒化チタン膜が形成されてもよい。

【００７５】また、第１および第２の実施例と図１３、
図１４とにおいて、下部配線層をなすタングステン膜５
と層間絶縁層１７との間にバリアメタルとして窒化チタ
ン膜が設けられてもよい。

【００７６】第２の実施例における窒化チタン膜１０１
と図１４に示す窒化チタン膜３０１とは、反射防止膜の
役割もなす。

【００７７】なお、本発明は、写真製版時におけるマス
クの重ね合わせずれにより上部配線層がずれた場合のみ
ならず、上部配線層を意識的にビアホールからずらした
場合にも有効である。ここで、上部配線層を意識的にビ
アホールからずらした場合とは、隣接する配線との間隔
で律則されて上部配線をビアホールに対して設計上ずら
さざるを得ない場合が該当する。

【００７８】

【発明の効果】請求項１〜７に記載の半導体装置では、
第１の配線層と第２の配線層との接する部分に導電層が
設けられている。この導電層は、第１もしくは第２の配
線層と異なる被エッチング特性を有する。このため、第
２の配線層のパターニングのためのエッチング時に第１
の配線層はほとんどエッチングされない。よって、良好
な電気的信頼性が維持される。

【００７９】また、第２の配線層は、第１の配線層のパ
ターニングによるエッチング時にほとんどエッチングさ
れないため、第２の配線層にカバーマージンを考慮して
線幅の広い部分を設ける必要はない。よって、第２の配
線層と並走する配線層との間の配線ピッチを縮小化で
き、高集積化を図ることが可能となる。

【００８０】請求項２、３、５および６に記載の半導体
装置では、第１もしくは第２の配線層がタングステンに
されるのに対し、導電層は窒化チタンか窒化タンタルに
される。この窒化チタン（もしくは窒化タンタル）とタ
ングステンとは、エッチング条件によって、互いのエッ
チング速度の差を大きく確保できる材料である。このた
め、第２の配線層のパターニングのためのエッチング時
に第１の配線層はほとんどエッチングされない。よっ
て、良好な電気的信頼性が維持される。

【００８１】請求項８に記載の半導体装置の製造方法で
は、良好な電気的信頼性が得られ、かつ高集積化に適し
た請求項１に記載の半導体装置を得ることができる。

【００８２】請求項９に記載の半導体装置の製造方法で
は、良好な電気的信頼性を有し、かつ高集積化に適した
請求項４に記載の半導体装置を得ることができる。

【図面の簡単な説明】

【図１】本発明の第１の実施例における半導体装置の
構成を概略的に示す平面図である。

【図２】図１の矢印Ａ−Ａ線に沿う概略断面図であ
る。

【図３】本発明の第１の実施例における半導体装置の
製造方法の第１工程を示す概略断面図である。

【図４】本発明の第１の実施例における半導体装置の
製造方法の第２工程を示す概略断面図である。

【図５】本発明の第１の実施例における半導体装置の
製造方法の第３工程を示す概略断面図である。

【図６】本発明の第１の実施例における半導体装置の
製造方法の第４工程を示す概略断面図である。

【図７】本発明の第１の実施例における半導体装置の
製造方法の第５工程を示す概略断面図である。

【図８】図７のＢ−Ｂ線に沿う概略断面図である。

【図９】本発明の第２の実施例における半導体装置の
製造方法の第１工程を示す概略断面図である。

【図１０】本発明の第２の実施例における半導体装置
の製造方法の第２工程を示す概略断面図である。

【図１１】本発明の第２の実施例における半導体装置
の製造方法の第３工程を示す概略断面図である。

【図１２】本発明の第２の実施例における半導体装置
の製造方法の第４工程を示す概略断面図である。

【図１３】ビアホールの径が上部配線層の線幅より大
きい場合の構成を示す概略断面図である。

【図１４】ビアホールの径が上部配線層の線幅より大
きい場合の構成を示す概略断面図である。

【図１５】配線層がアルミニウム合金よりなる従来の
半導体装置の構成を概略的に示す断面図である。

【図１６】タングステンプラグを用いた従来の半導体
装置の構成を概略的に示す断面図である。

【図１７】図１５もしくは図１６の矢印Ｘ₀方向から
見た概略平面図である。

【図１８】上部配線層を所定の線幅で延在させた場合
の概略平面図である。

【図１９】写真製版時におけるマスクの重ね合わせ誤
差が生じた場合の概略平面図である。

【図２０】写真製版時におけるマスクの重ね合わせ誤
差が生じた場合の弊害を説明するための概略平面図であ
る。

【図２１】写真製版時におけるマスクの重ね合わせず
れが生じた場合の弊害を説明するための概略断面図であ
る。

【符号の説明】

１、１０１窒化チタン膜、３、５タングステン膜、
７層間絶縁層、７ａビアホール。

Claims

【特許請求の範囲】

【請求項１】第１の配線層と、前記第１の配線層上に形成され、前記第１の配線層の一
部表面に達する穴を有する絶縁層と、前記穴を通じて前記第１の配線層と電気的に接続される
第２の配線層とを備え、前記穴の底壁面は前記第１の配線層の表面よりなり、前記第２の配線層は、前記穴の底壁面の一部にのみ選択
的に接しており、前記第２の配線層が前記第１の配線層と接する部分にお
いて、前記第２の配線層は、前記第１の配線層とは被エ
ッチング特性の異なる材料よりなる導電層を有してい
る、半導体装置。
【請求項２】前記第１の配線層の材料はタングステン
を含み、前記導電層の材料は窒化チタンおよび窒化タン
タルの少なくともいずれかを含む、請求項１に記載の半
導体装置。
【請求項３】前記第２の配線層は、前記導電層上に形
成された第２の導電層を有し、前記第２の導電層の材料はタングステンを含む、請求項
１に記載の半導体装置。
【請求項４】第１の配線層と、前記第１の配線層上に形成され、前記第１の配線層の一
部表面に達する穴を有する絶縁層と、前記穴を通じて前記第１の配線層と電気的に接続される
第２の配線層とを備え、前記第２の配線層は、前記穴の底壁面の一部にのみ選択
的に接しており、前記第１の配線層は、前記第２の配線層とは被エッチン
グ特性の異なる材料よりなる導電層を有し、前記穴の底壁面は前記導電層の表面よりなっている、半
導体装置。
【請求項５】前記第２の配線層の材料はタングステン
を含み、前記導電層の材料は窒化チタンおよび窒化タン
タルの少なくともいずれかを含む、請求項４に記載の半
導体装置。
【請求項６】前記第１の配線層は、前記導電層下に形
成された第２の導電層を有し、前記第２の導電層の材料はタングステンを含む、請求項
４に記載の半導体装置。
【請求項７】前記第２の配線層は、所定の幅を維持し
て前記穴の領域を含む前記絶縁層上を延在している、請
求項１および４のいずれかに記載の半導体装置。
【請求項８】第１の配線層を形成する工程と、前記第１の配線層上に絶縁層を形成する工程と、前記絶縁層に、前記第１の配線層に達し、かつ底壁面が
前記第１の配線層からなる穴を形成する工程と、前記穴を通じて前記第１の配線層と接し、かつ前記第１
の配線層と被エッチング特性の異なる材料よりなる導電
層を有するように第２の配線層を形成する工程と、前記第２の配線層を、前記穴の底壁面の一部に接した状
態で残存させるように選択的に除去する工程とを備え
た、半導体装置の製造方法。
【請求項９】導電層を有する第１の配線層を形成する
工程と、前記第１の配線層上に絶縁層を形成する工程と、前記絶縁層に、前記第１の配線層に達し、かつ底壁面が
前記導電層からなる穴を形成する工程と、前記穴を通じて前記導電層と接するように、前記導電層
と被エッチング特性の異なる材料よりなる第２の配線層
を形成する工程と、前記第２の配線層を、前記穴の底壁面の一部に接した状
態で残存させるように選択的に除去する工程とを備え
た、半導体装置の製造方法。