JPH05218069A - Ｍｏｓトランジスタおよびその製造方法 - Google Patents
Ｍｏｓトランジスタおよびその製造方法Info
- Publication number
- JPH05218069A JPH05218069A JP2243992A JP2243992A JPH05218069A JP H05218069 A JPH05218069 A JP H05218069A JP 2243992 A JP2243992 A JP 2243992A JP 2243992 A JP2243992 A JP 2243992A JP H05218069 A JPH05218069 A JP H05218069A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- ldd
- gate electrode
- sides
- mos transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【目的】 ＭＯＳトランジスタのソース領域Ｓ,ドレイ
ン領域Ｄを、制御性良く、浅く形成する。 【構成】 シリコン基板１の表面にゲート絶縁膜２とゲ
ート電極３を順に設ける。ゲート電極３の両側に、Ｇa
をイオン注入してＬＤＤ層４,５を形成する。記ゲート
電極３の両側にサイドウォール６,７を形成する。この
上にＴi層１０を堆積して、ＬＤＤ層６,７の表面にＴi
層１０を接触させる。熱処理を行って、ＬＤＤ層４,５
内にＴiシリサイド層８,９を形成する。ＬＤＤ層４とＴ
iシリサイド層８とでソース領域Ｓ、ＬＤＤ層５とＴiシ
リサイド層９とでドレイン領域Ｄをそれぞれ構成する。
ン領域Ｄを、制御性良く、浅く形成する。 【構成】 シリコン基板１の表面にゲート絶縁膜２とゲ
ート電極３を順に設ける。ゲート電極３の両側に、Ｇa
をイオン注入してＬＤＤ層４,５を形成する。記ゲート
電極３の両側にサイドウォール６,７を形成する。この
上にＴi層１０を堆積して、ＬＤＤ層６,７の表面にＴi
層１０を接触させる。熱処理を行って、ＬＤＤ層４,５
内にＴiシリサイド層８,９を形成する。ＬＤＤ層４とＴ
iシリサイド層８とでソース領域Ｓ、ＬＤＤ層５とＴiシ
リサイド層９とでドレイン領域Ｄをそれぞれ構成する。
Description
【０００１】
【産業上の利用分野】この発明は、ＭＯＳトランジスタ
およびその製造方法に関し、より詳しくは、ＬＤＤ(ラ
イトリ・ドープト・ドレイン)構造を有するＭＯＳトラ
ンジスタおよびその製造方法に関する。
およびその製造方法に関し、より詳しくは、ＬＤＤ(ラ
イトリ・ドープト・ドレイン)構造を有するＭＯＳトラ
ンジスタおよびその製造方法に関する。
【０００２】
【従来の技術】従来、この種のＭＯＳトランジスタとし
ては、図３に示すようなものがある。このＭＯＳトラン
ジスタは、Ｎ型シリコン基板１１上にゲート絶縁膜１２
とゲート電極１３を設けた後、ゲート電極１３の両側に
Ｂ(ボロン)をイオン注入してＬＤＤ層１４,１５を形成
し、続いて、ゲート電極１３にサイドウォール１６,１
７を設けた後、再びＢをイオン注入して高濃度不純物層
(低抵抗層)１８,１９を形成している。上記ＬＤＤ層１
４と高濃度不純物層１８とでソース領域Ｓ、上記ＬＤＤ
層１５と高濃度不純物層１９とでドレイン領域Ｄをそれ
ぞれ構成している。このように高濃度不純物層１９の端
部に不純物濃度が低いＬＤＤ層１５を設けることによっ
て、高濃度不純物層１９端部の電界を緩和してホットエ
レクトロン耐性を向上させている。
ては、図３に示すようなものがある。このＭＯＳトラン
ジスタは、Ｎ型シリコン基板１１上にゲート絶縁膜１２
とゲート電極１３を設けた後、ゲート電極１３の両側に
Ｂ(ボロン)をイオン注入してＬＤＤ層１４,１５を形成
し、続いて、ゲート電極１３にサイドウォール１６,１
７を設けた後、再びＢをイオン注入して高濃度不純物層
(低抵抗層)１８,１９を形成している。上記ＬＤＤ層１
４と高濃度不純物層１８とでソース領域Ｓ、上記ＬＤＤ
層１５と高濃度不純物層１９とでドレイン領域Ｄをそれ
ぞれ構成している。このように高濃度不純物層１９の端
部に不純物濃度が低いＬＤＤ層１５を設けることによっ
て、高濃度不純物層１９端部の電界を緩和してホットエ
レクトロン耐性を向上させている。
【０００３】
【発明が解決しようとする課題】ところで、半導体集積
回路の集積度が増し、微細化が進むと、スケーリング則
によって、ソース領域Ｓ,ドレイン領域Ｄの基板表面か
らの深さを浅くする必要が生ずる。しかしながら、上記
従来のＭＯＳトランジスタは、Ｂをイオン注入して各不
純物層１４,１５,１８,１９を形成しているため、設計
通りに深さを浅くできないという問題がある。Ｂは、そ
の質量の軽さゆえに、１０keＶ程度の低エネルギ注入で
も飛程が０.０５μmを超えるため、初期分布が深くなり
過ぎるからである(なお、分子イオンＢＦ2を用いてＢイ
オンの注入エネルギを実効的に低くしているが、限界が
ある。)。しかも、Ｂは、Ｓi中での拡散係数が比較的大
きいため、後の工程で熱処理を繰り返したとき簡単に分
布が変化(再分布)してしまう。さらに、Ｂは、Ｓiより
もＳiＯ2への偏析係数が大きく、ＳiＯ2中に取り込まれ
易いため、不純物濃度の制御が難しい。
回路の集積度が増し、微細化が進むと、スケーリング則
によって、ソース領域Ｓ,ドレイン領域Ｄの基板表面か
らの深さを浅くする必要が生ずる。しかしながら、上記
従来のＭＯＳトランジスタは、Ｂをイオン注入して各不
純物層１４,１５,１８,１９を形成しているため、設計
通りに深さを浅くできないという問題がある。Ｂは、そ
の質量の軽さゆえに、１０keＶ程度の低エネルギ注入で
も飛程が０.０５μmを超えるため、初期分布が深くなり
過ぎるからである(なお、分子イオンＢＦ2を用いてＢイ
オンの注入エネルギを実効的に低くしているが、限界が
ある。)。しかも、Ｂは、Ｓi中での拡散係数が比較的大
きいため、後の工程で熱処理を繰り返したとき簡単に分
布が変化(再分布)してしまう。さらに、Ｂは、Ｓiより
もＳiＯ2への偏析係数が大きく、ＳiＯ2中に取り込まれ
易いため、不純物濃度の制御が難しい。
【０００４】ここで、上記Ｂに代えて、III属元素とし
てＧa(ガリウム)を用いる手段が考えられる。Ｇaは、Ｂ
に比してイオン注入による初期分布が浅く、また、Ｓi
中の拡散係数も小さい。例えば、温度１０００℃での拡
散係数は、Ｂが２×１０-14cm2／Ｖsであるのに対し、
Ｇaは５×１０-15cm2／Ｖsと約１桁小さい。したがっ
て、後の工程での熱処理による再分布が極めて少なく、
浅い接合形成に適している。しかしながら、Ｇaは、Ｓi
結晶に対する固溶度が約１桁小さいため、低抵抗層１
８,１９を形成することができない。例えば、温度１０
００℃での固溶度は、Ｂが４×１０20cm-3であるのに対
し、Ｇaは３×１０19cm-3である。このため、従来は、
上述のような利点があるにもかかわらず、Ｇaを用いて
ソース領域Ｓ,ドレイン領域Ｄを構成することができな
かった。
てＧa(ガリウム)を用いる手段が考えられる。Ｇaは、Ｂ
に比してイオン注入による初期分布が浅く、また、Ｓi
中の拡散係数も小さい。例えば、温度１０００℃での拡
散係数は、Ｂが２×１０-14cm2／Ｖsであるのに対し、
Ｇaは５×１０-15cm2／Ｖsと約１桁小さい。したがっ
て、後の工程での熱処理による再分布が極めて少なく、
浅い接合形成に適している。しかしながら、Ｇaは、Ｓi
結晶に対する固溶度が約１桁小さいため、低抵抗層１
８,１９を形成することができない。例えば、温度１０
００℃での固溶度は、Ｂが４×１０20cm-3であるのに対
し、Ｇaは３×１０19cm-3である。このため、従来は、
上述のような利点があるにもかかわらず、Ｇaを用いて
ソース領域Ｓ,ドレイン領域Ｄを構成することができな
かった。
【０００５】そこで、この発明の目的は、Ｇaを用いて
ソース領域,ドレイン領域を構成することにより、ソー
ス領域,ドレイン領域の深さを浅くできるＭＯＳトラン
ジスタおよびその製造方法を提供することにある。
ソース領域,ドレイン領域を構成することにより、ソー
ス領域,ドレイン領域の深さを浅くできるＭＯＳトラン
ジスタおよびその製造方法を提供することにある。
【０００６】
【課題を解決するための手段】上記目的を達成するた
め、この発明のＭＯＳトランジスタは、シリコン基板表
面にゲート絶縁膜を介して設けられたゲート電極と、上
記基板表面の上記ゲート電極の両側の部分に、Ｇaをド
ープして形成されたＬＤＤ層と、上記ＬＤＤ層内に、Ｔ
iを固溶して形成されたＴiシリサイド層を備えたことを
特徴としている。
め、この発明のＭＯＳトランジスタは、シリコン基板表
面にゲート絶縁膜を介して設けられたゲート電極と、上
記基板表面の上記ゲート電極の両側の部分に、Ｇaをド
ープして形成されたＬＤＤ層と、上記ＬＤＤ層内に、Ｔ
iを固溶して形成されたＴiシリサイド層を備えたことを
特徴としている。
【０００７】また、この発明のＭＯＳトランジスタの製
造方法は、シリコン基板表面にゲート絶縁膜とゲート電
極を順に設ける工程と、上記基板表面の上記ゲート電極
の両側の部分に、Ｇaをイオン注入してＬＤＤ層を形成
する工程と、上記ゲート電極の両側に、所定の幅を有す
るサイドウォールを形成する工程と、上記基板上にＴi
層を堆積して、上記ＬＤＤ層の上記サイドウォールの両
側の部分に上記Ｔi層を接触させる工程と、熱処理を行
って、上記ＬＤＤ層内にＴiシリサイド層を形成する工
程を有することを特徴としている。
造方法は、シリコン基板表面にゲート絶縁膜とゲート電
極を順に設ける工程と、上記基板表面の上記ゲート電極
の両側の部分に、Ｇaをイオン注入してＬＤＤ層を形成
する工程と、上記ゲート電極の両側に、所定の幅を有す
るサイドウォールを形成する工程と、上記基板上にＴi
層を堆積して、上記ＬＤＤ層の上記サイドウォールの両
側の部分に上記Ｔi層を接触させる工程と、熱処理を行
って、上記ＬＤＤ層内にＴiシリサイド層を形成する工
程を有することを特徴としている。
【０００８】
【作用】この発明によれば、ＧaをドープしてＬＤＤ層
が形成され、このＬＤＤ層内に、Ｔiを固溶してＴiシリ
サイド層(低抵抗層)が形成される(上記ＬＤＤ層とＴiシ
リサイド層とでソース領域,ドレイン領域が形成され
る。)。この構造では、Ｇaをドープして形成されたＬＤ
Ｄ層の深さが最も深くなっている。したがって、ソース
領域,ドレイン領域の深さの制御が容易になり、これら
の領域が従来に比して浅く形成できるようになる。
が形成され、このＬＤＤ層内に、Ｔiを固溶してＴiシリ
サイド層(低抵抗層)が形成される(上記ＬＤＤ層とＴiシ
リサイド層とでソース領域,ドレイン領域が形成され
る。)。この構造では、Ｇaをドープして形成されたＬＤ
Ｄ層の深さが最も深くなっている。したがって、ソース
領域,ドレイン領域の深さの制御が容易になり、これら
の領域が従来に比して浅く形成できるようになる。
【０００９】
【実施例】以下、この発明のＭＯＳトランジスタおよび
その製造方法を実施例により詳細に説明する。
その製造方法を実施例により詳細に説明する。
【００１０】まず、図１(a)に示すように、通常のＭ
ＯＳトランジスタ製造工程にしたがって、Ｎ型シリコン
基板１の表面にゲート絶縁膜２とゲート電極３を順に形
成する。 次に、同図(b)に示すように、上記基板表面のゲート
電極３の両側の部分に、Ｇaを、加速エネルギ５０keＶ,
ドーズ量３×１０14cm-2の条件でイオン注入する。続い
て、同図(c)に示すように、Ｎ2雰囲気で温度８００℃,
１時間の熱処理を行って、注入したＧaを活性化してＬ
ＤＤ層４,５を形成する。 次に、同図(d)に示すように、ゲート電極３の両側
に、所定の幅を有するサイドウォール６,７を形成す
る。 次に、図２(e)に示すように、ゲート絶縁膜２のうち
サイドウォール６,７の両側の部分を除去する。この
後、同図(f)に示すように、スパッタ法により、この基
板１上にＴi層１０を厚さ５００Å程度堆積する。これ
により、ＬＤＤ層４,５の表面にＴi層１０を接触させ
る。 次に、同図(g)に示すように、ＲＴＡ(ラピッド・サー
マル・アニール)により、Ｔiがシリサイド化する温度７
２５℃で３０秒間の熱処理を行って、ＬＤＤ層４,５内
にＴiシリサイド層８,９を形成する。このＴiシリサイ
ド層８,９の抵抗率は数Ω〜１０数Ωであり、いわゆる
低抵抗層として働く。上記ＬＤＤ層４とＴiシリサイド
層８とでソース領域Ｓ、上記ＬＤＤ層５とＴiシリサイ
ド層９とでドレイン領域Ｄをそれぞれ構成する。 次に、同図(h)に示すように、ゲート電極３,サイドウ
ォール６,７上に残ったＴi層１０を、Ｈ2ＳＯ4,Ｈ2Ｏ2
によって剥離して除去する。この後、層間絶縁膜として
ＮＳＧ(ノンドープ・シリケート・ガラス),ＢＰＳＧ(ボ
ロン・リン・シリケート・ガラス）などを堆積し（図示
せず)、温度９００℃,２０分間の熱処理(リフロー処理)
を行う。
ＯＳトランジスタ製造工程にしたがって、Ｎ型シリコン
基板１の表面にゲート絶縁膜２とゲート電極３を順に形
成する。 次に、同図(b)に示すように、上記基板表面のゲート
電極３の両側の部分に、Ｇaを、加速エネルギ５０keＶ,
ドーズ量３×１０14cm-2の条件でイオン注入する。続い
て、同図(c)に示すように、Ｎ2雰囲気で温度８００℃,
１時間の熱処理を行って、注入したＧaを活性化してＬ
ＤＤ層４,５を形成する。 次に、同図(d)に示すように、ゲート電極３の両側
に、所定の幅を有するサイドウォール６,７を形成す
る。 次に、図２(e)に示すように、ゲート絶縁膜２のうち
サイドウォール６,７の両側の部分を除去する。この
後、同図(f)に示すように、スパッタ法により、この基
板１上にＴi層１０を厚さ５００Å程度堆積する。これ
により、ＬＤＤ層４,５の表面にＴi層１０を接触させ
る。 次に、同図(g)に示すように、ＲＴＡ(ラピッド・サー
マル・アニール)により、Ｔiがシリサイド化する温度７
２５℃で３０秒間の熱処理を行って、ＬＤＤ層４,５内
にＴiシリサイド層８,９を形成する。このＴiシリサイ
ド層８,９の抵抗率は数Ω〜１０数Ωであり、いわゆる
低抵抗層として働く。上記ＬＤＤ層４とＴiシリサイド
層８とでソース領域Ｓ、上記ＬＤＤ層５とＴiシリサイ
ド層９とでドレイン領域Ｄをそれぞれ構成する。 次に、同図(h)に示すように、ゲート電極３,サイドウ
ォール６,７上に残ったＴi層１０を、Ｈ2ＳＯ4,Ｈ2Ｏ2
によって剥離して除去する。この後、層間絶縁膜として
ＮＳＧ(ノンドープ・シリケート・ガラス),ＢＰＳＧ(ボ
ロン・リン・シリケート・ガラス）などを堆積し（図示
せず)、温度９００℃,２０分間の熱処理(リフロー処理)
を行う。
【００１１】このようにして作製したＭＯＳトランジス
タの構造では、Ｇaをドープして形成したＬＤＤ層４,５
の深さが最も深くなっている。したがって、ソース領域
Ｓ,ドレイン領域Ｄの深さを容易に制御でき、これらの
領域Ｓ,Ｄを浅く形成することができる。この例では、
Ｔiシリサイド層８,９の深さは０.１２６μmであった。
タの構造では、Ｇaをドープして形成したＬＤＤ層４,５
の深さが最も深くなっている。したがって、ソース領域
Ｓ,ドレイン領域Ｄの深さを容易に制御でき、これらの
領域Ｓ,Ｄを浅く形成することができる。この例では、
Ｔiシリサイド層８,９の深さは０.１２６μmであった。
【００１２】
【発明の効果】以上より明らかなように、この発明のＭ
ＯＳトランジスタは、基板表面のゲート電極の両側の部
分にＧaをドープして形成されたＬＤＤ層と、上記ＬＤ
Ｄ層内にＴiを固溶して形成されたＴiシリサイド層を備
えているので、ＬＤＤ層の深さが最も深い状態に構成で
きる。したがって、上記ＬＤＤ層とＴiシリサイド層と
で構成されるソース領域,ドレイン領域を、制御性良
く、浅く形成することができる。
ＯＳトランジスタは、基板表面のゲート電極の両側の部
分にＧaをドープして形成されたＬＤＤ層と、上記ＬＤ
Ｄ層内にＴiを固溶して形成されたＴiシリサイド層を備
えているので、ＬＤＤ層の深さが最も深い状態に構成で
きる。したがって、上記ＬＤＤ層とＴiシリサイド層と
で構成されるソース領域,ドレイン領域を、制御性良
く、浅く形成することができる。
【００１３】また、この発明のＭＯＳトランジスタの製
造方法は、シリコン基板表面にゲート絶縁膜とゲート電
極を順に設ける工程と、上記基板表面の上記ゲート電極
の両側の部分に、Ｇaをイオン注入してＬＤＤ層を形成
する工程と、上記ゲート電極の両側に、所定の幅を有す
るサイドウォールを形成する工程と、上記基板上にＴi
層を堆積して、上記ＬＤＤ層の上記サイドウォールの両
側の部分に上記Ｔi層を接触させる工程と、熱処理を行
って、上記ＬＤＤ層内にＴiシリサイド層を形成する工
程を有しているので、上記ＬＤＤ層とＴiシリサイド層
とで構成されるソース領域,ドレイン領域を、制御性良
く、浅く形成することができる。
造方法は、シリコン基板表面にゲート絶縁膜とゲート電
極を順に設ける工程と、上記基板表面の上記ゲート電極
の両側の部分に、Ｇaをイオン注入してＬＤＤ層を形成
する工程と、上記ゲート電極の両側に、所定の幅を有す
るサイドウォールを形成する工程と、上記基板上にＴi
層を堆積して、上記ＬＤＤ層の上記サイドウォールの両
側の部分に上記Ｔi層を接触させる工程と、熱処理を行
って、上記ＬＤＤ層内にＴiシリサイド層を形成する工
程を有しているので、上記ＬＤＤ層とＴiシリサイド層
とで構成されるソース領域,ドレイン領域を、制御性良
く、浅く形成することができる。
【図１】 この発明の一実施例のＭＯＳトランジスタを
製造する過程を説明する工程図である。
製造する過程を説明する工程図である。
【図２】 この発明の一実施例のＭＯＳトランジスタを
製造する過程を説明する工程図である。
製造する過程を説明する工程図である。
【図３】 従来のＭＯＳトランジスタを示す図である。
１ Ｎ型シリコン基板 ２ ゲート絶
縁膜 ３ ゲート電極 ４ ソース領
域 ５ ドレイン領域 ６,７ サイ
ドウォール ８,９ Ｔiシリサイド層 １０ Ｔi層 Ｓ ソース領域 Ｄ ドレイン
領域
縁膜 ３ ゲート電極 ４ ソース領
域 ５ ドレイン領域 ６,７ サイ
ドウォール ８,９ Ｔiシリサイド層 １０ Ｔi層 Ｓ ソース領域 Ｄ ドレイン
領域
Claims (2)
- 【請求項１】 シリコン基板表面にゲート絶縁膜を介し
て設けられたゲート電極と、 上記基板表面の上記ゲート電極の両側の部分に、Ｇaを
ドープして形成されたＬＤＤ層と、 上記ＬＤＤ層内に、Ｔiを固溶して形成されたＴiシリサ
イド層を備えたことを特徴とするＭＯＳトランジスタ。 - 【請求項２】 シリコン基板表面にゲート絶縁膜とゲー
ト電極を順に設ける工程と、 上記基板表面の上記ゲート電極の両側の部分に、Ｇaを
イオン注入してＬＤＤ層を形成する工程と、 上記ゲート電極の両側に、所定の幅を有するサイドウォ
ールを形成する工程と、上記基板上にＴi層を堆積して、
上記ＬＤＤ層の上記サイドウォールの両側の部分に上記
Ｔi層を接触させる工程と、 熱処理を行って、上記ＬＤＤ層内にＴiシリサイド層を
形成する工程を有することを特徴とするＭＯＳトランジ
スタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2243992A JPH05218069A (ja) | 1992-02-07 | 1992-02-07 | Ｍｏｓトランジスタおよびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2243992A JPH05218069A (ja) | 1992-02-07 | 1992-02-07 | Ｍｏｓトランジスタおよびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05218069A true JPH05218069A (ja) | 1993-08-27 |
Family
ID=12082739
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2243992A Pending JPH05218069A (ja) | 1992-02-07 | 1992-02-07 | Ｍｏｓトランジスタおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05218069A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0942460A1 (fr) * | 1998-03-13 | 1999-09-15 | STMicroelectronics SA | Procédé de formation d'une couche de siliciure de titane de faible résistivité sur un substrat semiconducteur de silicium et dispositif obtenu |
| KR100674943B1 (ko) * | 2005-01-15 | 2007-01-26 | 삼성전자주식회사 | Ｓｂ，Ｇａ 또는 Ｂｉ가 도핑된 반도체 메모리 소자 및 그제조 방법 |
-
1992
- 1992-02-07 JP JP2243992A patent/JPH05218069A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0942460A1 (fr) * | 1998-03-13 | 1999-09-15 | STMicroelectronics SA | Procédé de formation d'une couche de siliciure de titane de faible résistivité sur un substrat semiconducteur de silicium et dispositif obtenu |
| KR100674943B1 (ko) * | 2005-01-15 | 2007-01-26 | 삼성전자주식회사 | Ｓｂ，Ｇａ 또는 Ｂｉ가 도핑된 반도체 메모리 소자 및 그제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100199527B1 (ko) | 약하게 도핑된 드레인(ldd)형의 cmos장치제조방법 | |
| JPS61179567A (ja) | 自己整合積層ｃｍｏｓ構造の製造方法 | |
| JPH0426542B2 (ja) | ||
| US4452645A (en) | Method of making emitter regions by implantation through a non-monocrystalline layer | |
| JPS622465B2 (ja) | ||
| JPH0645343A (ja) | ボロシリケイトガラススペーサを有する半導体装置及びその製造方法 | |
| JPH10214888A (ja) | 半導体装置の製造方法 | |
| CN1107976C (zh) | 硅化物层和绝缘层之间不发生分离的半导体器件加工工艺 | |
| US4259779A (en) | Method of making radiation resistant MOS transistor | |
| JPS6360549B2 (ja) | ||
| JPH09172176A (ja) | Ｍｏｓデバイス製造方法 | |
| JP3161767B2 (ja) | 半導体素子の製造方法 | |
| JP3088547B2 (ja) | 半導体装置の製造方法 | |
| JP2931243B2 (ja) | 半導体素子の製造方法 | |
| JPH0466379B2 (ja) | ||
| JPH03209834A (ja) | Ｍｉｓ型半導体装置の製造方法 | |
| JP2664416B2 (ja) | 半導体装置の製造方法 | |
| KR100422326B1 (ko) | 반도체 소자의 제조방법 | |
| JP2950241B2 (ja) | 電界効果トランジスタの製造方法 | |
| JPS6410952B2 (ja) | ||
| JPH01220438A (ja) | 半導体装置の製造方法 | |
| JP2748854B2 (ja) | 半導体装置の製造方法 | |
| JP2570292B2 (ja) | 半導体装置の製造方法 | |
| JP3311082B2 (ja) | 半導体装置の製造方法 | |
| KR930006141B1 (ko) | 대칭적 소오스/드레인 접합형성 방법 |