JPH05218263A - リードフレーム及びこれを用いた樹脂封止型半導体装置 - Google Patents

リードフレーム及びこれを用いた樹脂封止型半導体装置

Info

Publication number
JPH05218263A
JPH05218263A JP4016409A JP1640992A JPH05218263A JP H05218263 A JPH05218263 A JP H05218263A JP 4016409 A JP4016409 A JP 4016409A JP 1640992 A JP1640992 A JP 1640992A JP H05218263 A JPH05218263 A JP H05218263A
Authority
JP
Japan
Prior art keywords
resin
lead frame
semiconductor device
die pad
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4016409A
Other languages
English (en)
Other versions
JP3134445B2 (ja
Inventor
Kinshi Kako
欣志 加来
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP04016409A priority Critical patent/JP3134445B2/ja
Publication of JPH05218263A publication Critical patent/JPH05218263A/ja
Application granted granted Critical
Publication of JP3134445B2 publication Critical patent/JP3134445B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 (修正有) 【目的】パッケージクラックの発生を防止することを目
的とする。 【構成】ダイパッド4とその周辺部に形成されたインナ
ーリード5及びアウターリード6とからなるリードフレ
ーム3Aの、前記インナーリード5間に細条突起20を
形成し、この細条突起20が、封止樹脂10で形成され
たパッケージ11の側面と同一の面が構成されるように
露出させて蒸気減圧手段を構成している。 【効果】ダイパッドが細条突起を介して外界に露出して
いるので、この樹脂封止型半導体装置の実装時、ダイパ
ッド付近に存在する水分が加熱された発生する水蒸気の
圧力を減圧することができ、従って、蒸気圧によるパッ
ケージクラックを防止することができる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、水蒸気によるパッケ
ージクラックの発生を防止する対策が施された樹脂封止
型半導体装置に関するものである。
【0002】
【従来の技術】図4及び図5を用いて従来技術のリード
フレーム及び樹脂封止型半導体装置を説明する。図4は
従来技術の一構成単位のリードフレームの平面図を示
し、図5は図4に示したリードフレームを用い、A−A
線上から見た従来技術の樹脂封止型半導体装置の断面図
を示す。
【0003】従来技術のリードフレーム3は、ダイパッ
ド4と、この周辺部に所定の配列で配置されたインナー
リード5と、これらに対応したアウターリード6などと
を一構成単位とし、この一単位を複数形成して構成され
ている。符号7はダイパッド4の両端を各ステー8に接
続している吊りであって、これらの吊り7の斜線を施し
た部分で折り曲げられ、ダイパッド4はディプレスされ
ている。
【0004】このようなリードフレーム3のダイパッド
4に半導体チップ2を銀ペーストなどを用いてダイボン
ドし、図示していないが半導体チップ2の各電極を各イ
ンナーリード5に金、アルミなどのワイヤ9で接続し、
エポキシ樹脂のような封止樹脂10でモールドし、硬化
させ、パッケージ11としている。封止樹脂10が硬化
した後、ステー8を吊り7の部分で切断し、同時に各ア
ウターリード6を所定の長さ及び形状に切断し、曲げ加
工を施すと、図5に示したような構成の樹脂封止型半導
体装置1となる。
【0005】
【発明が解決しようとする課題】しかし、このような樹
脂封止型半導体装置1は、外界から吸湿した水分等が封
止樹脂10内を拡散により広がり、ダイパッド4の裏面
に集まり、このような状態の樹脂封止型半導体装置1を
電気回路配線基板に実装すると、その際に加えられる熱
によって、その水分等が蒸気となり、その蒸気圧が高ま
り、その蒸気がパッケージ11を破壊する、所謂パッケ
ージクラックが発生する。この発明では、このようなパ
ッケージクラックの発生を防止することを目的とするも
のである。
【0006】
【課題を解決するための手段】それ故、この発明の樹脂
封止型半導体装置では、ダイパッドとその周辺に配置し
た複数のインナーリードとこれらと対応したアウターリ
ードとそれらのインナーリードの間に複数の細条突起か
らなる蒸気減圧手段を形成したリードフレームの、前記
ダイパッドに半導体チップを搭載して、封止樹脂でパッ
ケージした場合に、前記蒸気減圧手段がそのパッケージ
の表面に露出させるように構成した。
【0007】
【作用】従って、前記の蒸気をこれらの露出した蒸気減
圧手段を通じて減圧することができる。
【0008】
【実施例】以下、この発明のリードフレーム及び樹脂封
止型半導体装置を図を用いて説明する。図1はこの発明
の一構成単位のリードフレームの一実施例を示した平面
図であり、図2は図1に示したリードフレームを用い、
A−A線上から見たこの発明の樹脂封止型半導体装置の
断面図であり、そして図3は図1のリードフレームに搭
載した半導体チップを樹脂封止する場合の状態を説明す
るための断面図である。なお、図4及び図5に示したリ
ードフレーム及び樹脂封止型半導体装置と同一の構成部
分には同一の符号を付し、それらの構成及び説明を省略
する。そして、この実施例ではSOP型樹脂封止型半導
体装置を採り挙げたが、この発明はQFP型等のものに
も適用できることを付言しておく。
【0009】先ず、この発明の一つのリードフレーム3
Aを説明する。この発明のリードフレーム3Aにおいて
は、図1に示したように、インナーリード5の間に位置
するように、ダイパッド4に連なって細条突起20を形
成した。細条突起20はできるだけ多く形成することが
望ましく、この実施例では吊り7の近傍に形成されたイ
ンナーリード5を除いた他のダイパッド4の側縁部に等
間隔で配列されたインナーリード5の全ての間に形成し
た。
【0010】この細条突起20はできるだけ弱く構成す
ることが望ましく、細くそしてハーフエッチングすると
よい。細条突起20のダイパッド4と連なっている基部
21はV字型に形成して、その細条突起20をしっかり
保持する構造にした。
【0011】また、細条突起20の長さは、後述するよ
うに樹脂封止すると、その先端部22が多少撓んでパッ
ケージ11の表面12と同一面を形成するように露出で
きる長さとし、特別に切断する必要がないように構成し
た。このように構成すると、リードフレームの構成を変
更するだけで、従来技術で使用された各種設備を流用す
ることができる。この細条突起20はダイパッド4を外
界に晒すものであれば、形状、構造は問わない。
【0012】このようなリードフレーム3Aのダイパッ
ド4に半導体チップ2を銀ペースト等でダイボンドし、
半導体チップ2の各電極を各インナーリード5にワイヤ
9で接続し、封止樹脂10でモールドする。
【0013】この場合、図3に示したように、下金型3
0の内側壁32に細条突起20が当接するように、半導
体チップ2を搭載したリードフレーム3Aを下金型30
に入れる。細条突起20は前述のような長さ等の構造に
定めてあるので、これらの細条突起20は、殆ど全体の
自重で下がり、細条突起20は上方に僅かに撓む。
【0014】このように配置した後、上金型31を被せ
て、この金型に封止樹脂10を注入し、トランスファー
モールドする。モールドの範囲は、図1の2点鎖線Lで
囲んだ内部である。
【0015】そうすると、前記細条突起20の先端部2
2はパッケージ11の側面12と同一面を形成し、外界
に露出するので、ダイパッド4を外界に晒す状態になる
ので、前記水分等による蒸気をダイパッド4及び複数の
細条突起20と封止樹脂10との極僅かな隙間を通じて
外界に放出することができる。この実施例ではこの細条
突起20とこのパッケージ11の側面12とで蒸気減圧
手段が構成されている。
【0016】封止樹脂10が硬化すると、アウターリー
ド6を所定の長さ及び形状に切断し、曲げ加工を施す
と、この発明の樹脂封止型半導体装置1Aを得ることが
できる。
【0017】
【発明の効果】以上の説明から明らかなように、この発
明の樹脂封止型半導体装置は、外界から吸湿した水分等
が封止樹脂内を拡散によりダイパッドの裏面に集めら
れ、このような樹脂封止型半導体装置を電気回路配線基
板に実装した場合に、その時の熱でその水分等が加熱さ
れ、水蒸気となり、圧力が高められたとしても、前記蒸
気減圧手段により減圧することができ、従来技術に見ら
れたようなパッケージクラックが発生しにくくなる。ま
た、この発明では、リードフレームの構成を変更するだ
けで、従来技術に用いた製造設備を流用することができ
るので、製造コストには響かないなどという優れた効果
がある。
【0018】
【図面の簡単な説明】
【図1】この発明の一構成単位のリードフレームの一実
施例を示した平面図である。
【図2】図1に示したリードフレームを用い、A−A線
上から見たこの発明の樹脂封止型半導体装置の断面図で
ある。
【図3】図1のリードフレームに搭載した半導体チップ
を樹脂封止する場合の状態を説明するための断面図であ
る。
【図4】従来技術の一構成単位のリードフレームを示し
た平面図である。
【図5】図4に示したリードフレームを用い、A−A線
上から見た従来技術の樹脂封止型半導体装置の断面図で
ある。
【符号の説明】
1A 樹脂封止型半導体装置 2 半導体チップ 3A リードフレーム 4 ダイパッド 5 インナーリード 6 アウターリード 7 吊り 8 ステー 9 ワイヤ 10 封止樹脂 11 パッケージ 12 側面 20 細条突起 22 先端部 30 下金型 32 内側壁

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】ダイパッドとその周辺に配置した複数のイ
    ンナーリードとこれらと対応したアウターリードとから
    なるリードフレームにおいて、該インナーリードの間に
    細条突起を形成したことを特徴とするリードフレーム。
  2. 【請求項2】外界に露出した蒸気減圧手段を具備した樹
    脂封止型半導体装置。
  3. 【請求項3】前記蒸気減圧手段は請求項1に記載した細
    条突起で構成されていることを特徴とする請求項2に記
    載の樹脂封止型半導体装置。
JP04016409A 1992-01-31 1992-01-31 樹脂封止型半導体装置 Expired - Fee Related JP3134445B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP04016409A JP3134445B2 (ja) 1992-01-31 1992-01-31 樹脂封止型半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP04016409A JP3134445B2 (ja) 1992-01-31 1992-01-31 樹脂封止型半導体装置

Publications (2)

Publication Number Publication Date
JPH05218263A true JPH05218263A (ja) 1993-08-27
JP3134445B2 JP3134445B2 (ja) 2001-02-13

Family

ID=11915444

Family Applications (1)

Application Number Title Priority Date Filing Date
JP04016409A Expired - Fee Related JP3134445B2 (ja) 1992-01-31 1992-01-31 樹脂封止型半導体装置

Country Status (1)

Country Link
JP (1) JP3134445B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09129808A (ja) * 1995-10-31 1997-05-16 Nec Corp 樹脂封止型半導体装置およびその製造方法
KR100476667B1 (ko) * 1997-09-25 2005-08-10 삼성전자주식회사 리드프레임및이를이용한반도체칩패키지
JP2007251217A (ja) * 2007-07-06 2007-09-27 Renesas Technology Corp 半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09129808A (ja) * 1995-10-31 1997-05-16 Nec Corp 樹脂封止型半導体装置およびその製造方法
KR100252737B1 (ko) * 1995-10-31 2000-04-15 가네꼬 히사시 수지봉합형 반도체 장치 및 그 제조방법
KR100476667B1 (ko) * 1997-09-25 2005-08-10 삼성전자주식회사 리드프레임및이를이용한반도체칩패키지
JP2007251217A (ja) * 2007-07-06 2007-09-27 Renesas Technology Corp 半導体装置

Also Published As

Publication number Publication date
JP3134445B2 (ja) 2001-02-13

Similar Documents

Publication Publication Date Title
US7008824B2 (en) Method of fabricating mounted multiple semiconductor dies in a package
US6437429B1 (en) Semiconductor package with metal pads
JP2000133767A (ja) 積層化半導体パッケ―ジ及びその製造方法
JPH0546045U (ja) 半導体パツケージ
KR980006163A (ko) 수지밀봉형 반도체장치 및 그의 제조방법
JPH07321252A (ja) 樹脂封止型半導体装置
US6427976B1 (en) Lead-frame-based chip-scale package and method of manufacturing the same
US6639306B2 (en) Semiconductor package having a die pad with downward-extended tabs
US7671474B2 (en) Integrated circuit package device with improved bond pad connections, a lead-frame and an electronic device
JP4840893B2 (ja) 樹脂封止型半導体装置用フレーム
JPH08264569A (ja) 樹脂封止型半導体装置の製造方法
CN222720429U (zh) 混合四方扁平无引线qfn和四方扁平封装qfp集成电路封装
JPH05218263A (ja) リードフレーム及びこれを用いた樹脂封止型半導体装置
JP2679848B2 (ja) 半導体装置
JP3847432B2 (ja) 樹脂封止半導体装置及びその製造方法
JP2001267484A (ja) 半導体装置およびその製造方法
JPH08115941A (ja) 半導体装置
KR100239685B1 (ko) 반도체 패키지 구조 및 그 제작방법
JPH11354673A (ja) 半導体装置
KR0152902B1 (ko) 버텀리드형 반도체 패키지의 구조 및 그 제조방법
JPS61194861A (ja) 樹脂封止型半導体装置
JPH0422159A (ja) 半導体集積回路装置およびその製造方法
KR100244502B1 (ko) 칩 사이즈 패키지
JP2520612Y2 (ja) 樹脂封止型半導体装置
KR0152941B1 (ko) 반도체 패키지

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees