JPH05218364A - 半導体基体の形成方法 - Google Patents

Abstract

(57)【要約】 【目的】 絶縁基体上に、結晶性の優れた単結晶薄膜を
有する半導体基体の形成方法において、制御性、生産
性、均一性、品質性が良く、工業的実用性が高く、特
に、基体の反りの無い形成方法を実現する。 【構成】 多孔質半導体層１３と、非多孔質半導体単結
晶層１２とを積層した第１の基体を形成する工程（図１
（ａ）〜（ｂ））と、前記非多孔質半導体単結晶層１２
上に絶縁層１４を形成して前記第１の基体の反りを補正
する工程（図１（ｃ））と、前記絶縁層１４の表面に第
２の基体１５，１６を貼り合わせる工程（図１（ｄ））
と、前記貼り合わせた基体の前記多孔質半導体層１３を
エッチングにより除去する工程（図１（ｅ））と、を含
んで形成されることを特徴とする半導体基体の形成方
法。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体基体の形成方法
に関し、更に詳しくは、誘電体分離あるいは、絶縁物上
の単結晶半導体層に形成される電子デバイス、集積回路
に適する半導体基体の形成方法に関するものである。

【０００２】

【従来の技術】絶縁物上の単結晶Ｓｉ半導体層の形成
は、シリコン オン インシュレーター（ＳＯＩ）技術
として広く知られ、このＳＯＩ技術を利用したデバイス
は、通常のＳｉ集積回路を作製するバルクＳｉ基板では
到達しえない数々の優位点を有することから、多くの研
究が成されてきた。すなわち、ＳＯＩ技術を利用するこ
とで、１．誘電体分離が容易で高集積化が可能、２．対
放射線耐性に優れている、３．浮遊容量が低減され高速
化が可能、４．ウエル工程が省略できる、５．ラッチラ
ップを防止できる、６．薄膜化による完全空乏型電界効
果トランジスタが可能、等の優位点が得られる。

【０００３】上記したようなデバイス特性上の多くの利
点を実現するために、ＳＯＩ構造の形成方法について
は、ここ数十年に渡り研究されてきている。この内容
は、例えば以下の文献にまとめられている。

【０００４】Ｓｐｅｃｉａｌ Ｉｓｓｕｅ：“Ｓｉｎｇ
ｌｅ−ｃｒｙｓｔａｌ ｓｉｌｉｃｏｎ ｏｎ ｎｏｎ
−ｓｉｎｇｌｅ−ｃｒｙｓｔａｌ ｉｎｓｕｌａｔｏｒ
ｓ”; ｅｄｉｔｅｄ ｂｙ Ｇ．Ｗ．Ｃｕｌｌｅｎ，Ｊ
ｏｕｒｎａｌ ｏｆ Ｃｒｙｓｔａｌ Ｇｒｏｗｔｈ，
ｖｏｌｕｍｅ ６３，ｎｏ ３，ｐｐ４２９〜５９０
（１９８３）．また、古くは、単結晶サファイア基板上
に、ＳｉをＣＶＤ（化学気相法）で、ヘテロエピタキシ
ーさせて形成するＳＯＳ（シリコン オン サファイ
ア）が知られており、最も成熟したＳＯＩ技術として一
応の成功を収めはしたが、Ｓｉ層と下地サファイア基板
界面の格子不整合により大量の結晶欠陥、サファイア基
板からのアルミニュームのＳｉ層への混入、そして何よ
りも基板の高価格と大面積化への遅れにより、その応用
の広がりが妨げられている。

【０００５】比較的近年には、サファイア基板を使用せ
ずにＳＯＩ構造を実現しようという試みが行なわれてい
る。この試みは、次の二つに大別される。

【０００６】１．Ｓｉ単結晶基板を表面酸化後に、窓を
開けてＳｉ基板を部分的に表出させ、その部分をシード
として横方向へエピタキシャル成長させ、ＳｉＯ₂ 上へ
Ｓｉ単結晶層を形成する（この場合には、ＳｉＯ₂ 上に
Ｓｉ層の堆積をともなう。）。

【０００７】２．Ｓｉ単結晶基板そのものを活性層とし
て使用し、その下部にＳｉＯ₂ を形成する（この方法
は、Ｓｉ層の堆積をともなわない。）。

【０００８】

【発明が解決しようとしている課題】上記１を実現する
手段として、ＣＶＤにより、直接、単結晶層Ｓｉを横方
向エピタキシャル成長させる方法、非晶質Ｓｉを堆積し
て、熱処理により固相横方向エピタキシャル成長させる
方法、非晶質あるいは、多結晶Ｓｉ層に電子線、レーザ
ー光等のエネルギービームを収束して照射し、溶融再結
晶により単結晶層をＳｉＯ₂ 上に成長させる方法、そし
て、棒状ヒーターにより帯状に溶融領域を走査する方法
（Ｚｏｎｅ ｍｅｌｔｉｎｇ ｒｅｃｒｙｓｔａｌｌｉ
ｚａｔｉｏｎ）が知られている。

【０００９】これらの方法にはそれぞれ一長一短がある
が、その制御性、生産性、均一性、品質に多大の問題を
残しており、いまだに、工業的に実用化したものはな
い。

【００１０】たとえば、ＣＶＤ法は平坦薄膜化するに
は、犠牲酸化が必要となり、固相成長法ではその結晶性
が悪い。また、ビームアニール法では、収束ビーム走査
による処理時間と、ビームの重なり具合、焦点調整など
の制御性に問題がある。

【００１１】このうち、Ｚｏｎｅ Ｍｅｌｔｉｎｇ Ｒ
ｅｃｒｙｓｔａｌｌｉｚａｔｉｏｎ法がもっとも成熟し
ており、比較的大規模な集積回路も試作されてはいる
が、依然として、点欠陥、線欠陥、面欠陥（亜粒界）等
の結晶欠陥は、多数残留しており、少数キャリヤデバイ
スを作成するにいたってない。

【００１２】上記２の方法であるＳｉ基板をエピタキシ
ャル成長の種子として用いない方法に於ては、次の４種
類の方法が挙げられる。

【００１３】１．Ｖ型の溝が表面に異方性エッチングさ
れたＳｉ単結晶基板に酸化膜を形成し、該酸化膜上に多
結晶Ｓｉ層をＳｉ基板と同じ程厚く堆積した後、Ｓｉ基
板の裏面から研磨によって、厚い多結晶Ｓｉ層上にＶ溝
に囲まれて誘電分離されたＳｉ単結晶領域を形成する。

【００１４】この手法に於ては、結晶性は、良好である
が、多結晶Ｓｉを数百ミクロンも厚く堆積する工程、単
結晶Ｓｉ基板を裏面より研磨して分離したＳｉ活性層の
みを残す工程に、制御性、と生産性の点から問題があ
る。

【００１５】２．サイモックス（ＳＩＭＯＸ：Ｓｅｐａ
ｒａｔｉｏｎ ｂｙ ｉｏｎ−ｉｍｐｌａｎｔｅｄ ｏ
ｘｙｇｅｎ）と称されるＳｉ単結晶基板中に酸素のイオ
ン注入によりＳｉＯ₂ 層を形成する方法であり、Ｓｉプ
ロセスと整合性が良いため現在もっとも成熟した手法の
一つである。

【００１６】しかしながら、ＳｉＯ₂ 層形成をするため
には、酸素イオンを１０¹⁸ｉｏｎｓ／ｃｍ² 以上も注入
する必要があるが、その注入時間は長大であり、生産性
は高いとはいえず、また、ウエハコストは高い。更に、
結晶欠陥は多く存在し、工業的に見て、少数キャリヤデ
バイスを作製できる充分な品質に至っていない。

【００１７】３．多孔質Ｓｉの酸化による誘電体分離に
よりＳＯＩ構造を形成する方法。この方法は、Ｐ型Ｓｉ
単結晶基板表面にＮ型Ｓｉ層をプロトンイオン注入（イ
マイ他，Ｊ．Ｃｒｙｓｔａｌ Ｇｒｏｗｔｈ，ｖｏｌ
６３，５４７（１９８３））、もしくは、エピタキシャ
ル成長とパターニングによって島状に形成し、表面より
Ｓｉ島を囲むようにＨＦ溶液中の陽極化成法によりＰ型
Ｓｉ基板のみを多孔質化したのち、増速酸化によりＮ型
Ｓｉ島を誘電体分離する方法である。

【００１８】本方法では、分離されているＳｉ領域は、
デバイス工程の前に決定されており、デバイス設計の自
由度を制限する場合があるという問題点がある。

【００１９】即ち、従来のＳＯＩ構造の半導体基体を形
成する方法は、制御性、生産性、均一性、品質に多大の
問題を残しており、いまだに、工業的に十分に実用化し
たものはないという解決すべき課題がある。

【００２０】

【課題を解決するための手段】本発明は、前述した課題
を解決するための手段として、半導体基体の形成方法に
おいて、非多孔質半導体単結晶層と、多孔質半導体層と
を有する第１の基体を形成する工程と、前記第１の基体
の表面に、第２の基体を接合する工程と、前記接合した
基体の前記多孔質半導体層をエッチングにより除去する
工程と、前記接合工程以前に、前記非多孔質半導体単結
晶層による第１の基体の反りを補正する工程を含むこと
を特徴とする半導体基体の形成方法を提供するものであ
る。

【００２１】

【作用】本発明によれば、上述した工程により、前述し
た絶縁層上に結晶性の極めて優れた単結晶半導体層を積
層したＳＯＩ構造の半導体基体を得ることができる。

【００２２】また、経済性に優れて、大面積に渡り、均
一、平坦な、極めて優れた電気的特性、及び結晶性を有
する単結晶性の半導体層を有する基体を形成することが
できる。

【００２３】また、多孔質層によるウエハの反りを緩和
する工程により、２つの基体の接合時の基体同士の密着
性を向上させることができるので、作製時の歩留りが高
いＳＯＩ構造を得ることができる。

【００２４】〔実施態様例〕以下、半導体材料としてシ
リコンを例に挙げ、本発明の実施態様例を具体的に説明
するが、本発明における半導体材料はシリコンのみに何
等限定されるものではない。

【００２５】多孔質Ｓｉ層には、透過電子顕微鏡による
観察によれば、平均約６００オングストローム程度の径
の孔が形成されており、その密度は単結晶Ｓｉに比べる
と、半分以下になるにもかかわらず、単結晶性は維持さ
れており、多孔質層の上部へ単結晶Ｓｉ層をエピタキシ
ャル成長させることも可能である。ただし、温度１００
０℃以上では、内部の孔の周囲に位置する原子の再配列
が起こり、増速エッチングの特性が損なわれることがあ
る。このため、Ｓｉ層のエピタキシャル成長には、分子
線エピタキシャル成長、プラズマＣＶＤ、減圧ＣＶＤ
法、光ＣＶＤ、バイアス・スパッター法、液相成長法等
の低温成長可能な結晶成長法が好適に用いられる。

【００２６】また、多孔質層はその内部に大量の空隙が
形成されている為に、密度が半分以下に減少し得る。そ
の結果、単位体積あたりの表面積（比表面積）が飛躍的
に増大するため、その化学エッチング速度は、通常の非
多孔質単結晶層のエッチング速度に比べて、著しく増速
される。

【００２７】本発明は、前述した多孔質化した半導体の
２つの特性、即ち単結晶性が維持され、前記多孔質化し
た半導体基体上に非多孔質半導体単結晶をエピタキシャ
ル成長し得ること、及び非多孔質単結晶と比較して著し
くエッチング速度が速いこと、多孔質層と反対側表面に
堆積した絶縁層による、或いは、非多孔質半導体単結晶
層を島状に分離することによるウエハの反り緩和効果を
利用するものであり、絶縁性材料表面を有する基体上に
高品質の非多孔質半導体単結晶層を短時間に形成し得
る。

【００２８】〔実施態様例１〕以下に、先ず、本発明の
実施態様例として、多孔質化を行う前にＰ型基体にＮ型
層を形成し、その後、陽極化成により選択的に、Ｐ型基
板のみを多孔質化する方法の例を示す。

【００２９】ｎ型半導体層のうち、多孔質層とは反対側
の表面に絶縁膜を堆積する方法について説明する。

【００３０】図１（ａ）〜（ｅ）は、本発明を説明する
ための工程図で、夫々各工程に於ける模式的断面図とし
て示されている。

【００３１】先ず、図１（ａ）に示される様に、種々の
薄膜成長法によるエピタキシャル成長により低不純物濃
度層１２を形成する。或は、Ｐ型Ｓｉ単結晶基板１２の
表面にプロトンをイオン注入してＮ型単結晶層１２を形
成する。

【００３２】次に、図１（ｂ）に示される様に、Ｐ型Ｓ
ｉ単結晶基板１２を、裏面よりＨＦ溶液を用いた陽極化
成法によって、多孔質Ｓｉ基板１３に変質させる。この
多孔質Ｓｉ層１３は、単結晶Ｓｉの密度２．３３ｇ／ｃ
ｍ³ に比べて、その密度をＨＦ溶液濃度を５０〜２０％
に変化させることで、密度１．１〜０．６ｇ／ｃｍ³の
範囲に変化させることができる。この多孔質層は、上述
したように、Ｐ型基板に形成される。

【００３３】つづいて、図１（ｃ）に示されるように、
種々の成長法により絶縁層、特にシリコン窒化膜を含む
薄膜１４を堆積する。シリコン窒化膜は成長方法、成長
条件の種々のパラメータを制御することにより、基板へ
の応力の向き（圧縮応力，引張応力）、大きさを自由に
設定することができる。また、絶縁層は１層である必要
はなく、目的に応じて、例えばシリコン酸化膜／シリコ
ン窒化膜の２層膜を用いてもよい。

【００３４】この絶縁膜により、多孔質化時に単結晶に
加わっていた圧縮応力が緩和され、次工程の貼り合わせ
に好都合となる。

【００３５】次に、図１（ｄ）に示すように、もう一つ
のＳｉ基板１６を用意して、その表面に酸化層１５を形
成した後、前記工程で作製した第１の基体の絶縁層１４
表面に、第２の基体として該酸化層１５を表面に持つＳ
ｉ基板１６を貼りつける。

【００３６】この後に、図１（ｅ）に示すように、多孔
質Ｓｉ基板１３を全部エッチングして除去し、絶縁層１
４上に薄膜化した単結晶シリコン層１２を残存させ形成
する。

【００３７】こうして、ＳｉＯ₂ 層１５を介した絶縁物
基板１６上に結晶性がシリコンウエハと同等な単結晶Ｓ
ｉ層１２が、平坦に、しかも均一に薄層化されて、ウエ
ハ全域に、大面積に形成される。

【００３８】こうして得られた半導体基板は、絶縁分離
された電子素子作製という点から見ても好適に使用する
ことができる。

【００３９】以上、実施態様例１は、多孔質化を行う前
にＰ型基体にＮ型層を形成し、その後、陽極化成によ
り、選択的に、Ｐ型基板のみを多孔質化した後、多孔質
層とは反対側に絶縁層を形成する方法の例である。

【００４０】〔実施態様例２〕以下、本発明の実施態様
例２について図２を参照しながら説明する。本例は、多
孔質化を行う前に単結晶表面に絶縁層を形成しておく方
法の例である。

【００４１】まず、図２（ａ）に示すように、Ｐ型半導
体、又はＰ型半導体上にｎ型層をエピタキシャル成長、
或いは、プロトンをイオン注入した基体２２上の一方の
表面に絶縁層２１を堆積させる。

【００４２】次に、図２（ｂ）に示すように、反対側か
ら多孔質化を行ない、Ｐ型半導体の一部、又はｎ型半導
体のある場合にＰ型半導体部分を全て多孔質化（図中２
３部分）する。

【００４３】次に、図２（ｃ）に示すように、もう一つ
のＳｉ基板２５を用意して、その表面に酸化層２４を形
成した後、上述した工程で作製した第１の基板としての
単結晶Ｓｉ層２２表面の絶縁層２１表面に、第２に基板
として酸化層２４を表面に持つＳｉ基板２５を貼りつけ
る。

【００４４】以下、同様に多孔質半導体２３をエッチン
グ除去し、図２（ｄ）に示されるように、絶縁基板２５
上に、結晶性の優れた単結晶の薄膜２２を積層したＳＯ
Ｉ構造の半導体基体を得た。

【００４５】〔実施態様例３〕次に示す実施態様例は、
貼り合される側の基体（第２の基体）が単結晶半導体基
体、又は透明基体である場合の例である。

【００４６】先ず、図３（ａ）に示すように、Ｐ型半導
体、又はＰ型半導体上にｎ型層をエピタキシャル成長、
又はプロトンのイオン注入によりｎ型とした基体３２上
の一方の表面に絶縁層３１を堆積させる。

【００４７】次に、図３（ｂ）に示すように、反対側か
ら多孔質化を行ない、Ｐ型部の一部又は全部を多孔質化
（図中３３部分）する。

【００４８】次に、図３（ｃ）に示すように、第２の基
体として、もう一つのＳｉ基板（単結晶半導体基体、ま
たは透明基体）３４を用意して、前記工程で作製した第
１の基体の絶縁層面３１側と貼り合わせる。

【００４９】この後に、多孔質Ｓｉ基板３３を全部エッ
チングして除去し、図３（ｄ）に示されるように、絶縁
層３１上に薄膜化した単結晶シリコン層３２を残存させ
形成する。

【００５０】絶縁層３２を介し、単結晶シリコン又は、
透明基板３４上に、結晶性がシリコンウエハと同等な単
結晶Ｓｉ層３２が平坦に、しかも均一に薄層化されて、
ウエハ全域に、大面積に形成される。

【００５１】こうして得られた半導体基板は、絶縁分離
された電子素子作製という点から見ても好適に使用する
ことができる。

【００５２】以上、実施態様例３は、貼り合わせる側の
基体がシリコン単結晶又は透明石英基体である場合の例
である。

【００５３】

【実施例】以下、本発明の実施例について説明する。

【００５４】〈実施例１〉図１の工程図を参照しなが
ら、本実施例を説明する。

【００５５】２００ミクロンの厚みを持ったＰ型（１０
０）単結晶Ｓｉ基板１１を５０％のＨＦ溶液中において
陽極化成を行った。この時の電流密度は、１００ｍＡ／
ｃｍ² であった。この時の多孔質化速度は、８．４μｍ
／ｍｉｎ．であり２００ミクロンの厚みを持ったＰ型
（１００）Ｓｉ基板全体は、２４分で多孔質化された。

【００５６】次に、Ｐ型（１００）多孔質Ｓｉ基板１３
上に液相成長法により、Ｓｉエピタキシャル層１２を
０．５ミクロン低温成長させた。成長条件は、以下のと
おりである。

【００５７】 溶 媒 ： Ｓｎ 成長温度 ： ９００℃ 成長雰囲気 ： Ｈ₂ 成長時間 ： １０分 次に、エピタキシャル層上に減圧気相成長法により、シ
リコン窒化膜１４を１μｍ堆積して、第１の基体とし
た。堆積した条件は、以下のとおりである。

【００５８】 成長温度 ： ８００℃ ガ ス ： ＳｉＨ₂ Ｃｌ₂ ，ＮＨ₃ ，Ｎ₂ 成長速度 ： １００Å／ｍｉｎ． 次に、この第１の基体のシリコン窒化膜１４の表面に、
第２の基体として、一方の表面に５０００オングストロ
ームの酸化層１５を形成したＳｉ基板１６を重ねあわ
せ、酸素雰囲気中で１０００℃，２．０時間加熱するこ
とにより、両者のＳｉ基板は、強固に接合された。

【００５９】前述したように、通常のＳｉ単結晶のフッ
硝酸酢酸溶液に対するエッチング速度は、約毎分１ミク
ロン弱程度（フッ硝酸酢酸溶液 １：３：８）である
が、多孔質層のエッチング速度はその百倍ほど増速され
る。すなわち、２００ミクロンの厚みをもった多孔質化
されたＳｉ基板１３は、２分で除去された。

【００６０】こうしてＳｉＮ層１４上に０．５μｍの厚
みを持った単結晶Ｓｉ層１２が形成できた。

【００６１】〈実施例２〉図１の工程図を参照しなが
ら、本実施例を説明する。

【００６２】２００ミクロンの厚みを持ったＰ型（１０
０）Ｓｉ基板１１上にＣＶＤ法により、Ｓｉエピタキシ
ャル層１２を０．５ミクロン成長させた。堆積条件は、
以下のとおりである。

【００６３】 反応ガス流量 ： ＳｉＨ₂ Ｃｌ₂ １０００ＳＣＣＭ Ｈ₂ ２３０リットル／ｍｉｎ． 温 度 ： １０８０℃ 圧 力 ： ８０Ｔｏｒｒ 時 間 ： １ｍｉｎ． この基板を５０％のＨＦ溶液中において陽極化成を行っ
た。この時の電流密度は、１００ｍＡ／ｃｍ² であっ
た。この時の多孔質化速度は、８．４μｍ／ｍｉｎ．で
あり、２００ミクロンの厚みを持ったＰ型（１００）Ｓ
ｉ基板１１全体は、２４分で多孔質化された。前述した
ようにこの陽極化成では、Ｐ型（１００）Ｓｉ基板１１
のみが多孔質化されＳｉエピタキシャル層１２には変化
がなかった。

【００６４】次にエピタキシャル層１２上にプラズマ気
相成長法により、シリコン窒化膜１４を２μｍ堆積し
て、第１の基体とした。堆積した条件は以下のとおりで
ある。

【００６５】 成長温度 ： ３８０℃ ガ ス ： ＳｉＨ₄ ，ＮＨ₃ 圧 力 ： １．８Ｔｏｒｒ Ｒｆパワー ： ３００Ｗ 次に、第１の基体の窒化膜１４の表面に、第２の基体と
して、５０００オングストロームの酸化層１５を形成し
たＳｉ基板１６を重ねあわせ、酸素雰囲気中で１０００
℃，２．０時間加熱することにより、両者のＳｉ基板
は、強固に接合された。

【００６６】前述したように通常のＳｉ単結晶のフッ硝
酸酢酸溶液に対するエッチング速度は、約毎分１ミクロ
ン弱程度（フッ硝酸酢酸溶液 １：３：８）であるが、
多孔質層のエッチング速度はその百倍ほど増速される。
すなわち、２００ミクロンの厚みをもった多孔質化され
たＳｉ基板１３は、２分で除去された。

【００６７】透過電子顕微鏡による断面観察の結果、単
結晶Ｓｉ層１２には新たな結晶欠陥は導入されておら
ず、良好な結晶性が維持されていることが確認された。

【００６８】〈実施例３〉図１の工程図を参照しなが
ら、本実施例を説明する。

【００６９】２００ミクロンの厚みを持ったＰ型（１０
０）Ｓｉ基板１１表面にプロトンのイオン注入によっ
て、Ｎ型Ｓｉ層１２を１ミクロン形成した。Ｈ⁺ 注入量
は、５×１０¹⁵（ｉｏｎｓ／ｃｍ² ）であった。

【００７０】この基板を５０％のＨＦ溶液中において陽
極化成を行った。この時の電流密度は、１００ｍＡ／ｃ
ｍ² であった。この時の多孔質化速度は８．４μｍ／ｍ
ｉｎ．であり、２００ミクロンの厚みを持ったＰ型（１
００）Ｓｉ基板１１全体は、２４分で多孔質化（１３部
分）された。前述したようにこの陽極化成では、Ｐ型
（１００）Ｓｉ基板１１のみが多孔質化（１３部分）さ
れ、Ｎ型Ｓｉ層１２には変化がなかった。

【００７１】次にエピタキシャル層１２上に熱酸化膜１
４を５００Å成長させた。これは水素，酸素の混合ガス
中８５０℃の温度で５０分おこなった。

【００７２】次に減圧気相成長法により、シリコン窒化
膜１４を１μｍ堆積して、第１の基体とした。堆積した
条件は以下のとおりである。

【００７３】 成長温度 ： ８００℃ ガ ス ： ＳｉＨ₂ Ｃｌ₂ ，ＮＨ₃ ，Ｎ₂ 成長速度 ： １００Å／ｍｉｎ． 次に、この第１の基体の絶縁層１４の表面に、第２の基
体として、一方の表面に５０００オングストロームの酸
化層１５を形成したＳｉ基板１６を重ねあわせ、酸素雰
囲気中で１０００℃，２．０時間加熱することにより、
両者のＳｉ基板は、強固に接合された。

【００７４】前述したように、通常のＳｉ単結晶のフッ
硝酸酢酸溶液に対するエッチング速度は、約毎分１ミク
ロン弱程度（フッ硝酸酢酸溶液 １：３：８）である
が、多孔質層のエッチング速度はその百倍ほど増速され
る。すなわち、２００ミクロンの厚みをもった多孔質化
されたＳｉ基板１３は、２分で除去された。

【００７５】こうしてＳｉＯ₂ 層１５上に０．５μｍの
厚みを持った単結晶Ｓｉ層１２が形成できた。

【００７６】〈実施例４〉図２の工程図を参照しなが
ら、本実施例を説明する。

【００７７】２００ミクロンの厚みをもったＰ型（１０
０）単結晶Ｓｉ基板の一方の表面からプロトンをイオン
注入してｎ型とし、同じ面上にプラズマ窒化膜２１を１
μｍ堆積した。堆積条件は以下のとおりである。

【００７８】 成長温度 ： ３８０℃ ガ ス ： ＳｉＨ₄ ，ＮＨ₃ 圧 力 ： １．８Ｔｏｒｒ Ｒｆパワー ： ３００Ｗ 次に、この基板を５０％のＨＦ溶液中において陽極化成
を行った。この時の電流密度は、１００ｍＡ／ｃｍ² で
あった。この時の多孔質化速度は、８．４μｍ／ｍｉ
ｎ．であり、２００ミクロンの厚みを持ったＰ型（１０
０）Ｓｉ基板２３全体は、２４分で多孔質化され、第１
の基体とした。

【００７９】次に、第１の基体の窒化膜２１の表面に、
第２の基体として、一方の表面に５０００オングストロ
ームの酸化層２４を形成したＳｉ基板２５を重ね合わ
せ、酸素雰囲気中で１０００℃，２．０時間加熱するこ
とにより、両者の基体は、強固に接合された。

【００８０】前述したように通常のＳｉ単結晶のフッ硝
酸酢酸溶液に対するエッチング速度は、約毎分１ミクロ
ン弱程度（フッ硝酸酢酸溶液 １：３：８）であるが、
多孔質層のエッチング速度はその百倍ほど増速される。
すなわち、２００ミクロンの厚みをもった多孔質化され
たＳｉ基板２３は、２分で除去された。

【００８１】透過電子顕微鏡による断面観察の結果、Ｓ
ｉ層２２には新たな結晶欠陥は導入されておらず、良好
な結晶性が維持されていることが確認された。

【００８２】〈実施例５〉図３の工程図を参照しなが
ら、本実施例を説明する。

【００８３】２００ミクロンの厚みをもったＰ型（１０
０）単結晶Ｓｉ基板の一方の表面からプロトンを注入し
てｎ型とし、同じ面上にＬＰＣＶＤによりシリコン窒化
膜３１を１μｍ堆積した。堆積条件は以下のとおりであ
る。

【００８４】 成長温度 ： ８００℃ ガ ス ： ＳｉＨ₂ Ｃｌ₂ ，ＮＨ₃ ，Ｎ₂ 成長速度 ： １００Å／ｍｉｎ． 次にこの基板を５０％のＨＦ溶液中において陽極化成を
行った。この時の電流密度は、１００ｍＡ／ｃｍ² であ
った。この時の多孔質化速度は、８．４μｍ／ｍｉｎ．
であり２００ミクロンの厚みを持ったＰ型（１００）Ｓ
ｉ基板３３全体は、２４分で多孔質化され、第１の基体
とした。

【００８５】次に、第１の基体の窒化膜３１の表面に、
第２の基体として、Ｓｉ基板３４を重ねあわせ、酸素雰
囲気中で１０００℃，２．０時間加熱することにより、
両者のＳｉ基板は、強固に接合された。

【００８６】前述したように、通常のＳｉ単結晶のフッ
硝酸酢酸溶液に対するエッチング速度は、約毎分１ミク
ロン弱程度（フッ硝酸酢酸溶液 １：３：８）である
が、多孔質層のエッチング速度はその百倍ほど増速され
る。すなわち、２００ミクロンの厚みをもった多孔質化
されたＳｉ基板３３は、２分で除去された。

【００８７】透過電子顕微鏡による断面観察の結果、単
結晶Ｓｉ層３２には新たな結晶欠陥は導入されておら
ず、良好な結晶性が維持されていることが確認された。

【００８８】〈実施例６〉図３の工程図を参照しなが
ら、本実施例を説明する。

【００８９】２００ミクロンの厚みをもったＰ型（１０
０）単結晶Ｓｉ基板の一方の表面からプロトンを注入し
てｎ型とし、同じ面上にＬＰＣＶＤによりシリコン窒化
膜３１を１μｍ堆積した。堆積条件は以下のとおりであ
る。

【００９０】 成長温度 ： ８００℃ ガ ス ： ＳｉＨ₂ Ｃｌ₂ ，ＮＨ₃ ，Ｎ₂ 成長速度 ： １００Å／ｍｉｎ． 次にこの基板を５０％のＨＦ溶液中において陽極化成を
行った。この時の電流密度は、１００ｍＡ／ｃｍ² であ
った。この時の多孔質化速度は、８．４μｍ／ｍｉｎ．
であり２００ミクロンの厚みを持ったＰ型（１００）Ｓ
ｉ基板３３全体は、２４分で多孔質化され、第１の基体
とした。

【００９１】次に、第１の基体の窒化膜３１の表面に、
第２の基体として、透明石英基板３４を重ねあわせ、酸
素雰囲気中で１０００℃，２．０時間加熱することによ
り、両者の基板は、強固に接合された。

【００９２】前述したように、通常のＳｉ単結晶のフッ
硝酸酢酸溶液に対するエッチング速度は、約毎分１ミク
ロン弱程度（フッ硝酸酢酸溶液 １：３：８）である
が、多孔質層のエッチング速度はその百倍ほど増速され
る。すなわち、２００ミクロンの厚みをもった多孔質化
されたＳｉ基板３３は、２分で除去された。

【００９３】透過電子顕微鏡による断面観察の結果、薄
膜単結晶Ｓｉ層３２には新たな結晶欠陥は導入されてお
らず、良好な結晶性が維持されていることが確認され
た。

【００９４】〈実施例７〉図４の工程図を参照しなが
ら、本実施例を説明する。

【００９５】２００ミクロンの厚みをもったＰ型（１０
０）Ｓｉ基板５２上にＣＶＤ法により、Ｓｉエピタキシ
ャル層５１を０．５ミクロン成長させた（図４
（ａ））。堆積条件は以下のとおりである。

【００９６】 反応ガス流量： ＳｉＨ₂ Ｃｌ₂ １０００ｓｃｃｍ Ｈ₂ ２３０リットル／ｍｉｎ． 温 度： １０８０℃ 圧 力： ８０Ｔｏｒｒ 時 間： １ｍｉｎ． この基板を５０％のＨＦ溶液中において陽極化成を行っ
た。この時の電流密度は、１００ｍＡ／ｃｍ² であっ
た。この時の多孔質化速度は、８．４μｍ／ｍｉｎ．で
あり、２００ミクロンの厚みを持ったＰ型（１００）Ｓ
ｉ基板５２全体は、２４分で多孔質化され、多孔質Ｓｉ
５３となった（図４（ｂ））。

【００９７】前述したように、この陽極化成では、Ｐ型
（１００）Ｓｉ基板５２のみが多孔質化され、Ｓｉエピ
タキシャル層５１には変化がなかった。

【００９８】次にエピタキシャル層上にフォトレジスト
を２μｍ塗布した後、光リソグラフィーによりパターニ
ングした後、ドライエッチングによりレジストがない部
分のエピタキシャル層５１を除去した。エッチング条件
は以下のとおりである。

【００９９】 反応ガス流量： Ｃｌ₂ ５０ｓｃｃｍ 圧 力： １６ｍＴｏｒｒ バイアス電圧： ５０Ｗ このときの断面構造は図４（ｃ）となる。５４は、エピ
タキシャル層がエッチング除去された部分である。

【０１００】次に、第２の基体として、５０００オング
ストロームの酸化層５５を形成したＳｉ基板５６を第１
の基体のエピタキシャル層５１上に重ねあわせ、窒素雰
囲気中で１０００℃，２．０時間加熱することにより、
両者のＳｉ基板は、強固に接合された（図４（ｄ））。

【０１０１】次に前述したように多孔質層５３をエッチ
ング除去する。前述したように通常のＳｉ単結晶のフッ
硝酸酢酸溶液に対するエッチング速度は、約毎分１ミク
ロン弱程度（フッ硝酸酢酸溶液１：３：８）であるが、
多孔質層のエッチング速度はその百倍ほど増速される。
すなわち、２００ミクロンの厚みをもった多孔質化され
たＳｉ基板５３は、２分で除去された。

【０１０２】本実施例では、５４の空げきを設けること
により、多孔質化を行なうことによるウエハの反りを緩
和している。空げき５４は多く設けるほど反りは緩和さ
れる。空げき５４の巾は数μｍから数百μｍまでが可能
である。

【０１０３】また、この空げきをシリコン薄膜中に作製
してデバイスの分離領域として利用することも可能であ
る。透過電子顕微鏡による断面観察の結果、単結晶Ｓｉ
層５１には新たな結晶欠陥は導入されておらず、良好な
結晶性が維持されていることが確認された。

【０１０４】更に図４（ｆ）に、本発明を利用して、Ｃ
ＭＯＳデバイスを作製した例を示す。ＣＭＯＳデバイス
中のｎ型チャネル領域５８、ｐ型チャネル領域６０、ｐ
⁺ 型ソースドレイン領域５７、ｎ⁺ 型ソースドレイン領
域５９はすべてイオン注入と熱処理により形成した。Ｍ
ＯＳトランジスタのゲート電極６１はポリシリコンの堆
積及びフォトリソグラフィーにより形成した。又６２は
パッシベーション及び、空げき５４を埋める絶縁物であ
り、本実施例では、７０００ÅのＢＰＳＧ膜の堆積及
び、１０００℃，２０分間の熱処理により形成した。

【０１０５】このようにしたＣＭＯＳ回路は、高い歩留
りで単結晶シリコンに形成した回路と同等もしくは、よ
り優れた動作速度で動作することが確認された。

【０１０６】

【発明の効果】以上説明したように、本発明によれば、
絶縁物基板上に結晶性が単結晶ウエハ並に優れたＳｉ結
晶層を得るうえで、生産性、均一性、制御性、経済性の
面において卓越した方法を提供することができる。

【０１０７】特に本発明によれば、基体貼り合せ前に、
多孔質層によるウエハの応力を打ち消し、反りの発生が
ないため、均一、強固で、欠陥のない単結晶シリコン層
を得ることができる。

【０１０８】更に本発明によれば、従来のＳＯＩデバイ
スの利点を実現し、応用可能な半導体基板の作製方法を
提供することができる。

【０１０９】また、本発明によれば、ＳＯＩ構造の大規
模集積回路を作製する際にも、高価なＳＯＳや、ＳＩＭ
ＯＸの代替足り得る半導体基板の作製方法を提供するこ
とができる。

【０１１０】また更に、本発明によれば、元々良質な単
結晶半導体基体を出発材料として、非多孔質単結晶層を
表面に残して下部の多孔質半導体基体を化学的に除去し
て、非多孔質単結晶層と絶縁性材料表面とを有する基体
を形成するものであり、実施例にも詳細に記述したよう
に、処理を短時間に行うことが可能となり、その生産性
と経済性に優れるという効果が得られる。

【図面の簡単な説明】

【図１】本発明の実施態様例１の工程を説明するための
模式的断面図である。

【図２】本発明の実施態様例２の工程を説明するための
模式的断面図である。

【図３】本発明の実施態様例３の工程を説明するための
模式的断面図である。

【図４】本発明の実施例７の製造工程断面図である。

【符号の説明】

１１，１２，２２，３２ 非多孔質半導体単結晶層 １３，２３，３３ 多孔質半導体基体

Claims (4)

【特許請求の範囲】
1. 【請求項１】 多孔質半導体層と、非多孔質半導体単結
   晶層とを積層した第１の基体を形成する工程と、 前記非多孔質半導体単結晶層上に絶縁層を形成して前記
   第１の基体の反りを補正する工程と、 前記絶縁層の表面に第２の基体を貼り合わせる工程と、 前記貼り合わせた基体の前記多孔質半導体層をエッチン
   グにより除去する工程と、 を含んで形成されることを特徴とする半導体基体の形成
   方法。
2. 【請求項２】 前記絶縁層はシリコン窒化膜である請求
   項１に記載の半導体基体の形成方法。
3. 【請求項３】 前記絶縁層はシリコン酸化膜とシリコン
   窒化膜の積層膜である請求項１に記載の半導体基体の形
   成方法。
4. 【請求項４】 多孔質半導体層と、非多孔質半導体単結
   晶層とを積層した第１の基体を形成する工程と、 前記非多孔質半導体単結晶層を島状に分離して前記第１
   の基体の反りを補正する工程と、 前記第１の基体の表面に第２の基体を貼り合わせる工程
   と、 前記貼り合わせた基体の前記多孔質半導体層をエッチン
   グにより除去する工程と、 を含んで形成されることを特徴とする半導体基体の形成
   方法。