JPH0522412B2 - - Google Patents

Info

Publication number
JPH0522412B2
JPH0522412B2 JP55050849A JP5084980A JPH0522412B2 JP H0522412 B2 JPH0522412 B2 JP H0522412B2 JP 55050849 A JP55050849 A JP 55050849A JP 5084980 A JP5084980 A JP 5084980A JP H0522412 B2 JPH0522412 B2 JP H0522412B2
Authority
JP
Japan
Prior art keywords
signal
frequency
circuit
phase
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP55050849A
Other languages
English (en)
Other versions
JPS56147522A (en
Inventor
Shigeru Igawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP5084980A priority Critical patent/JPS56147522A/ja
Publication of JPS56147522A publication Critical patent/JPS56147522A/ja
Publication of JPH0522412B2 publication Critical patent/JPH0522412B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/10Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

【発明の詳細な説明】 本発明は搬送装置に使用され、可変周波数と基
準周波数とが異なる場合の位相同期回路に関す
る。
従来、この種の位相同期回路においては基準周
波数と電圧制御型発振器(以下VCOと略す)の
出力周波数の最大公約数をとつて、比較するのが
一般的である。第1図にその例を示す。1は出力
周波数372KHzのVCO、2は308KHz基準周波数入
力端子、11は1/93分周回路、12は1/77分周回
路、13は位相比較回路、14は低域通過波器
である。端子2に入力される308KHzを基準に考
えるとVCO1の出力は372(1+α)KHzと表わ
される。αは基準周波数と相対誤差との比であ
る。VCO1の出力は1/93分周回路11にて分周
され、4(1+α)KHzとなる。また端子2に入
力される308KHz基準周波数は1/77分周回路12
を経て4KHzとなる。これら2つの周波数は位相
比較回路13に加えられ、その出力は低域通過
波器14を通りVCO1に帰還される。ここで位
相比較回路13の出力におけるビート周波数を考
えると4αKHzで表わされる。このように従来回路
では位相比較回路13の入力の周波数として、基
準周波数とVCO出力周波数の最大公約数をとる
ため比較周波数が低くなり、単位時間あたりの位
相変化量が少なくなつて、その結果、引込み時間
が長くなるという欠点があつた。
本発明の目的は上記欠点を簡単かつ安価な手段
にて除去した位相同期回路を提供することにあ
る。
第2図は本発明の実施例を示し、3および5は
変調回路、4は1/6分周回路、6および10は低
域通過波器、7は波形変換回路、8は1/154分
周回路、9は位相比較回路であり、そのほかは第
1図と同じものである。いま、端子2に入力され
る308KHzを基準と考えるとVCO1の出力周波数
は372(1+α)KHzで表わされる。ここでαは基
準周波数と相対誤差との比である。VCO1の出
力周波数372(1+α)KHz及び基準周波数308K
Hzの信号はまず変調回路3で変調され、両者の差
周波数(64+372α)KHzの差波信号を含む変調
波が出力される。一方、VCO1の出力は1/6分周
回路4で分周されて62(1+α)KHzとなり、こ
の周波数と前記変調波は変調回路5で再度変調さ
れる。その結果、低域通過波器6の出力には2
(1+155α)KHzを最低周波数成分とする変調波
が得られる。この変調波よりの低域通過波器6
にて2(1+155α)KHzの信号を抽出し、波形変
換回路7で波形成型された後、位相比較回路9の
一方の入力となる。位相比較回路のもう一方の入
力には基準周波数308KHzを1/154分周回路8で1/
154した信号が加えられる。ここで、位相比較回
路9における位相変化量について、数式を使つて
もう少し詳細に説明する。今、電圧制御発振器1
の出力周波数11(1+α)にずれていたとす
ると、位相比較回路9に入力される信号X,Yは
分周器4の分周比をN1、分周器8の分周比N2
端子2の入力信号の周波数を2(但し、12
とするとき、 X=1(1+α)(1−1/N1)−2,Y=2
N2 となる。位相変化量(X−Y)は、従つて、次の
ようになる。
X−Y=1(1−1/N1)−(1+1/N22
α1(1−1/N1) ここで、1(1−1/N1)=2(1+1/N2)と設
定されているので、α1(1−1/N1)が位相変
化量となる。以上、第3の信号を得るために第1
の信号(1)を使用した場合を説明したが第2の
信号(2)を使用した場合には位相変化量はα1
(1−1/N2)となる。
この場合の条件は、12において、次のとお
りである。
1(1−1/N2)=2(1+1/N1) X=1(1+α)−2(1+1/N1) Y=1(1+α)/N2 同様に、12において、第1の信号を使用し
て第3の信号を得る場合の条件式と位相変化量は
次のとおりである。
1(1+1/N1)=2(1−1/N2) α1(1+1/N1) X=2−1(1+α)(1+1/N1) Y=2/N2 また、12において、第2の信号を使用して
第3の信号を得る場合は次のようになる。
1(1+1/N2)=2(1−1/N1) α1(1+1/N2) X=2(1−1/N1)−(1+α)1 Y=1(1+α)/N2 位相比較回路9の出力は低域通過波器10を
経由してVCO1に帰還される。ここで位相比較
回路9の出力のビート周波数は310αKHzで表わさ
れ、従来回路の4αKHzに較べて、充分高くするこ
とができる。すなわち、位相比較回路の単位時間
当たりの位相変化量が大きく、したがつてVCO
1に帰還される電圧の変化量も大きくなるため、
制御速度が速くなり、引込み時間を短縮する効果
がある。
【図面の簡単な説明】
第1図は従来の位相同期回路を示すブロツク
図、第2図は本発明の実施例を示すブロツク図で
ある。 1……出力周波数372KHzのVCO、2……308K
Hz基準周波数入力端子、3,5……変調回路、4
……1/6分周回路、6,10……低域通過波器、
7……波形変換回路、8……1/154分周回路、9
……位相比較回路。

Claims (1)

  1. 【特許請求の範囲】 1 電圧制御型発振器で得られる周波数1の第一
    の信号をこれと異なる周波数2の第二の信号を変
    調して得られる第一の差波信号を、前記第一の信
    号および前記第二の信号の一方を分周比N1で分
    周して得られ前記第一の差波信号の周波数に近接
    する周波数を持つ第三の信号で変調して第二の差
    波信号を得て、前記第一の信号および第二の信号
    の他方を分周比N2で分周して前記第二の差波周
    波数にほぼ等しい周波数の第四の信号を得て、前
    記第二の差波信号と第四の信号との位相比較結果
    を前記電圧制御型発振器の制御入力に帰還し、前
    記第一の信号と第二の信号とを位相比較させるよ
    うにし、前記電圧制御型発振器の周波数1,前記
    第二の信号の周波数2,前記分周比N1,N2の関
    係を、前記第三の信号を得るために前記第一の信
    号を使用した場合は、 2(1+1/N2)=1(1−1/N1) になるようにし、前記第三の信号を得るために前
    記第二の信号を使用した場合は、 2(1+1/N1)=1(1−1/N2) になるようにし、前記電圧制御型発振器の出力周
    波数11(1+α)ずれていたとき位相比較器
    へ入力される位相変化量を前記第三の信号を得る
    ために前記第一の信号を使用した場合はα1(1−
    1/N1)となるようにし、前記第三の信号を得
    るために前記第二の信号を使用した場合はα1(1
    −1/N2)となるようにしたことを特徴とする
    位相同期回路。
JP5084980A 1980-04-17 1980-04-17 Phase synchronizing circuit Granted JPS56147522A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5084980A JPS56147522A (en) 1980-04-17 1980-04-17 Phase synchronizing circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5084980A JPS56147522A (en) 1980-04-17 1980-04-17 Phase synchronizing circuit

Publications (2)

Publication Number Publication Date
JPS56147522A JPS56147522A (en) 1981-11-16
JPH0522412B2 true JPH0522412B2 (ja) 1993-03-29

Family

ID=12870162

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5084980A Granted JPS56147522A (en) 1980-04-17 1980-04-17 Phase synchronizing circuit

Country Status (1)

Country Link
JP (1) JPS56147522A (ja)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52112262A (en) * 1976-03-17 1977-09-20 Fuji Electric Co Ltd Frequency synthesizer

Also Published As

Publication number Publication date
JPS56147522A (en) 1981-11-16

Similar Documents

Publication Publication Date Title
US4888564A (en) Phase-locked loop circuit
US5132633A (en) PLL using a multi-phase frequency correction circuit in place of a VCO
EP0800276A1 (en) A frequency multiplying circuit having a first stage with greater multiplying ratio than subsequent stages
US20030189464A1 (en) Spurious-free fractional-n frequency synthesizer with multi-phase network circuit
JPS6256689B2 (ja)
JPH07143000A (ja) 制御可能な発振器用の回路を使用する同期クロック生成方法
JPS6130814A (ja) デジタル式位相検波器
JPH0522412B2 (ja)
JP2877185B2 (ja) クロック発生器
JPH0529933A (ja) 位相同期発振装置
JPS5869125A (ja) 水晶発振器を用いた可変周波数発振器
JP2619663B2 (ja) フェーズ・ロックド・ループ
JP2940220B2 (ja) Fsk変調器
JPH01133420A (ja) フェーズ・ロックド・ループ
JPH0459808B2 (ja)
JPS6333739B2 (ja)
JP3883812B2 (ja) Pll回路
JP2577933B2 (ja) フェーズ・ロックド・ループ
JP3019434B2 (ja) 周波数シンセサイザ
JP3248453B2 (ja) 発振装置
JPH0338777B2 (ja)
SU698115A1 (ru) Устройство дл фазовой автоподстройки частоты
JPH08274628A (ja) デジタルpll
JPS63160494A (ja) 信号処理回路
JP2001527313A (ja) 位相同期ループ周波数発生源におけるロードプルを減少させる方法と装置