JPS6256689B2 - - Google Patents
Info
- Publication number
- JPS6256689B2 JPS6256689B2 JP53073874A JP7387478A JPS6256689B2 JP S6256689 B2 JPS6256689 B2 JP S6256689B2 JP 53073874 A JP53073874 A JP 53073874A JP 7387478 A JP7387478 A JP 7387478A JP S6256689 B2 JPS6256689 B2 JP S6256689B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- variable frequency
- frequency
- oscillator
- frequency divider
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000010355 oscillation Effects 0.000 description 24
- 239000013256 coordination polymer Substances 0.000 description 19
- 239000013078 crystal Substances 0.000 description 6
- 230000007423 decrease Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- 230000001360 synchronised effect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
- H03J5/00—Discontinuous tuning; Selecting predetermined frequencies; Selecting frequency bands with or without continuous tuning in one or more of the bands, e.g. push-button tuning, turret tuner
- H03J5/02—Discontinuous tuning; Selecting predetermined frequencies; Selecting frequency bands with or without continuous tuning in one or more of the bands, e.g. push-button tuning, turret tuner with variable tuning element having a number of predetermined settings and adjustable to a desired one of these settings
- H03J5/0245—Discontinuous tuning using an electrical variable impedance element, e.g. a voltage variable reactive diode, in which no corresponding analogue value either exists or is preset, i.e. the tuning information is only available in a digital form
- H03J5/0272—Discontinuous tuning using an electrical variable impedance element, e.g. a voltage variable reactive diode, in which no corresponding analogue value either exists or is preset, i.e. the tuning information is only available in a digital form the digital values being used to preset a counter or a frequency divider in a phase locked loop, e.g. frequency synthesizer
- H03J5/0281—Discontinuous tuning using an electrical variable impedance element, e.g. a voltage variable reactive diode, in which no corresponding analogue value either exists or is preset, i.e. the tuning information is only available in a digital form the digital values being used to preset a counter or a frequency divider in a phase locked loop, e.g. frequency synthesizer the digital values being held in an auxiliary non erasable memory
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
- H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
この発明は位相同期回路を用いた周波数合成器
に関する。 従来より、位相同期回路を用いた周波数合成器
（シンセサイザー）がスーパー・ヘテロダイン送
受信機、計測機器等に使用れている。第１図は従
来の周波数合成器の一般的な構成を示したもの
で、電圧制御形発振器１の出力（周波数pi）を
可変分周回路２でＮ分周した後、位相比較器３で
水晶発振器等の高安定な基準発振器４の出力（周
波数ref）と位相比較し、この位相比較器３の
出力をループ・フイルタ５を介して電圧制御形発
振器１に制御電圧としてフイードバツクするよう
に構成されている。 このような周波数合成器において、電圧制御形
発振器１の発振周波数piと基準発振器４の発振
周波数refおよび可変分周回路２の分周比Ｎと
の間には、一般に次式が成立する。 pi＝Ｎ・ref ……(1) この(1)式より明らかなように、位相同期回路を
用いた上記の如き周波数合成器は、水晶発振器等
の高安定発振器に同期した安定度の高い周波数
を、電圧制御形発振器の発振周波数として取出せ
るという大きな特長を有する。 しかしながら、従来の周波数合成器にあつて
は、前記可変分周回路２の分周比Ｎが整数である
ため、この分周比Ｎを外部より制御して得ること
のできる電圧制御形発振器１の発振周波数piの
変化ステツプは前記(1)式より Δ＝ref ……(2) となる。従つて、この変化ステツプΔを細分化
するためには、基準発振器４の発振周波数ref
を低くして、可変分周回路２の分周比Ｎを大きく
する必要があつた。ところが、Ｎを大きくとると
位相同期回路のループゲインが減少し、その結果
系の応答速度が低下するため、この種の周波数合
成器が持つている本来の特長である高安定性を損
うことになる。 このような問題を回避する方式としては、次の
ような提案がなされている。すなわち、１つの基
準発振器４として水晶発振器等の高安定発振器に
代えて、比較的可変範囲のとれるLC発振器を用
いる方式であり、もう一つは基準発振器自身を位
相同期回路によつて制御する方式である。しかし
ながら、前者の方式ではLC発振器で構成される
基準発振器自身の発振が不安定なため、これに同
期する電圧制御形発振器の安定度を著しく劣化さ
せることになる。後者の方式ではこの欠点はない
が、これらの基準発振器の発振周波数を変化させ
て電圧制御形発振器の発振周波数の変化ステツプ
Δを細分化する方式においては、次のような欠
点を本質的に持つている。 すなわち、前記(1)式において基準発振器４の発
振周波数を ′ref＝ref＋ε ……(3) の如く変化させた場合、(1)式より電圧制御形発振
器１の発振周波数は ′pi＝Ｎ・′ref ＝pi＋Ｎ・ε ……(4) となる。この(4)式は基準発振器４の発振周波数を
εだけ変化させた時、電圧制御形発振器１の発振
周波数がＮ・εだけ変化することを示している
が、Ｎは可変分周回路２の分周比であり、可変の
値であるため、このＮの値によつて電圧制御形発
振器１の発振周波数の変化ステツプΔが変わつ
てしまう結果となる。 この発明は上述した従来の欠点を解消するため
になされたもので、可変分周回路の分周比を特に
大きくすることなく、また基準発振器として水晶
発振器等の高安定な周波数固定の発振器を用いな
がら、電圧制御形発振器の発振周波数の変化ステ
ツプを細分化でき、かつその変化ステツプを可変
分周回路の分周比にかかわらず常に一定にし得る
周波数合成器を提供することを目的とする。 この発明は、電圧制御形発振器の出力を分周し
て位相比較器の一端に入力するための可変分周回
路を、上記発振器の出力またはこれを適宜前置分
周した出力をｋ分周（ｋは任意の整数）する第１
の可変分周要素（以下第１の可変分周器という）
と、この第１の可変分周器の出力またはこれを適
宜前置分周した出力とさらにｍ分周（ｍは任意の
整数）する第２の可変分周要素（以下第２の可変
分周器という）と、この第２の可変分周器の出力
または基準発振器の出力あるいはこの基準発振器
の出力を適宜前置分周した出力を入力として受
け、Ｐ個（Ｐは任意の整数）の入力パルスに対し
てＱ個（Ｑは０〜Ｐ―１の整数）の出力パルスを
発生しその出力パルスによつて第１の可変分周器
の分周比を切換えるレート・マルチプライヤ
（Rate Multiplier）とで構成することにより、上
記目的を達成するものである。 すなわち、上記の如き可変分周回路はその分周
比を小数点以下の値まで微細にかつ均等な間隔で
変化させることが可能なので、これを位相同期回
路に適用して周波数合成器に適用すれば、合成さ
れる周波数の変化ステツプを容易に細分化、均一
化することができる。 以下この発明を実施例により詳細に説明する。
第２図はこの発明の一実施例の周波数合成器を示
したもので、電圧制御形発振器１１の出力（周波
数pi）を可変分周回路１２で分周した後、位相
比較器１３で水晶発振器等の高安定な基準発振器
１４の出力（周波数ref）と位相比較し、この
位相比較結果をループフイルタ１５を介して略直
流の電圧として取出し、これを電圧制御形発振器
１１に制御電圧としてフイードバツクするように
構成されており、出力は電圧制御形発振器１１よ
り取出される。 上記の如く構成された周波数合成器は可変分周
回路１２によつて電圧制御形発振器１１の発振周
波数piが決定される。そこで、この可変分周回
路１２について説明する。 すなわち、可変分周回路１２は第２図の例で
は、分周比ｋなる第１の可変分周器１６と、分周
比ｍなる第２の可変分周器１７と、Ｐ個の入力パ
ルスに対してＱ個の出力パルスを発生するレー
ト・マルチプライヤ１８とを縦続接続し、レー
ト・マルチプライヤ１８の出力パルスで第１の可
変分周器１６の分周比ｋを切換えるように構成さ
れており、電圧制御形発振器１１の出力は第１の
可変分周器１６に入力され、また第２の可変分周
器１７の出力が位相比較器１３に入力されるよう
になつている。 ここで、レート・マルチプライヤ１８について
説明する。第３図はレート・マルチプライヤのＰ
＝８，Ｑ＝０〜７の場合の構成例を示す図、第４
図はそのタイム・チヤートである。第３図におい
て、フリツプフロツプ２１ａ，２１ｂ，２１ｃは
ANDゲート２２を介して縦続接続されて同期式
カウンタを構成しており、これらの各フリツプフ
ロツプ２１ａ，２１ｂ，２１ｃが入力パルスCP2
（可変分周器１６の出力パルス）の立上りで動作
するものとすれば、その各出力Ｑa，Ｑb，Ｑcは
第４図のようになる。ANDゲート２３ａ，２３
ｂ，２３ｃは、CP2とＱa，Ｑb，Ｑcおよびこれら
の反転出力であるa，b，cの組合せのう
ち、（CP2〓a）、（CP2〓Ｑa〓b）、（CP2〓Ｑa
〓Ｑb〓c）の組合せの論理積をとるものであ
り、第４図に示されるごとく入力パルスCP2が８
個入力する間に、それぞれ４個、２個、１個の出
力パルスを異なる時刻に出力する。これらの
ANDゲート２３ａ，２３ｂ，２３ｃの各出力
は、ANDゲート２４ａ，２４ｂ，，２４ｃにより
制御信号C2，C1，C0に従つて選択的に取出さ
れ、さらにORゲート２５で合成されて出力パル
スCP3として取出される。 このように構成すると、制御信号C2，C1，C0
の値の組合せにより、８個の入力パルスCP2に対
して０〜７個の出力パルスCP3を発生することが
できる。例えばC2＝論理“１”，C1＝論理
“１”，C0＝論理“０”と設定すれば、ORゲート
２５の出力は（CP2〓a）〓（CP2〓Ｑa〓b）
となり、第４図に示される如く８個の入力パルス
CP2に対して６個の出力パルスCP3が発生するこ
とになる。 次に、第１の可変分周器１６はレート・マルチ
プライヤ１８の出力パルスによつてその分周比ｋ
がｋ＝k1からｋ＝k1＋１またはk1−１の如く切換
えられるようになつており、第２図中に示した第
１の可変分周器１６はk1＝４の場合の構成例であ
る。すなわち、第２図中の第１の可変分周器１６
において３１ａ〜３１ｃはＤ形フリツプフロツ
プ、３２は反転出力端子付バツフアゲート、３３
は反転出力端子付ANDゲート、３４〜３７は
ANDゲート、３８，３９はORゲートであり、そ
の論理式は次式で与えられる。 ここでＡはレート・マルチプライヤ１８の出力
CP3を示し、またＢはＡによつて分周比ｋがk1
（＝４）からk1−１（＝３）に切換わるか、k1＋
１（＝５）に切換わるかを決定するための制御信
号を示す。 この第１の可変分周器１６の動作を第５図のタ
イムチヤートを参照して説明する。今、レート・
マルチプライヤ１８の出力CP3、すなわち制御信
号ＡがＡ＝論理“０”であるとすると、制御信号
Ｂの値の如何に関係なく(5)式よりD1＝２，D2
＝Q1となる。この時のタイムチヤートが第５図
ａであり、フリツプフロツプ３１ａの反転出力
１を第１の可変分周器１６の出力としてみると、
その分周比ｋはｋ＝k1＝４となる。 次にＡ＝論理“１”でかつＢ＝論理“０”とす
ると、(5)式よりD1＝２，D2＝Q1 ２となるか
ら、タイムチヤートは第５図ｂのようになり、分
周比ｋはｋ＝k1−１＝３となる。 さらにＡ＝論理“１”，Ｂ＝論理“１”になる
と、同様にしてD1＝３，D2＝Q1 ２となつ
て、タイムチヤートは第５図ｃのようになり、分
周比ｋはｋ＝k1＋１＝５となる。 このように第１の可変分周器１６はレート・マ
ルチプライヤ１８の出力CP3（制御信号Ａ）が論
理“１”になると、その分周比ｋが制御信号Ｂに
応じてｋ＝k1＋１またはk1−１と１つ増加または
減少する。 そこで、この第１の可変分周器１６を含めた可
変分周回路１２の動作について考えると、レー
ト・マルチプライヤ１８の動作周期はその入力パ
ルスCP2の個数にしてＰ個分であり、この間に第
１の可変分周器１６の分周比ｋは入力パルスCP
のＱ個分の期間だけk1から１増加または減少す
る。そしてこの第１の可変分周器１６で入力パル
スCPをｋ分周したパルスCP1が第２の可変分周
器１７に与えられるため、可変分周回路１２全体
としての動作周期は入力パルスCPの個数にして
（k1mP±Ｑ）個分であり、その出力端である第２
の分周器１７の出力端にはこの周期でＰ個の出力
パルスCP2が現れる。故に、この可変分周回路１
２の分周比は一般式で表わすと ｋ１ｍＰ±Ｑ／Ｐ＝k1m±Ｑ／Ｐ ……(6) となる。この(6)式中の±の符号は前述の制御信号
Ｂがそれぞれ論理“１”，“０”の場合を表わす。
これより例えばＰ＝１とし、ＱをＱ＝０，１，
２，…７の如く変化させると、第１表の如き分周
比が得られる。
に関する。 従来より、位相同期回路を用いた周波数合成器
（シンセサイザー）がスーパー・ヘテロダイン送
受信機、計測機器等に使用れている。第１図は従
来の周波数合成器の一般的な構成を示したもの
で、電圧制御形発振器１の出力（周波数pi）を
可変分周回路２でＮ分周した後、位相比較器３で
水晶発振器等の高安定な基準発振器４の出力（周
波数ref）と位相比較し、この位相比較器３の
出力をループ・フイルタ５を介して電圧制御形発
振器１に制御電圧としてフイードバツクするよう
に構成されている。 このような周波数合成器において、電圧制御形
発振器１の発振周波数piと基準発振器４の発振
周波数refおよび可変分周回路２の分周比Ｎと
の間には、一般に次式が成立する。 pi＝Ｎ・ref ……(1) この(1)式より明らかなように、位相同期回路を
用いた上記の如き周波数合成器は、水晶発振器等
の高安定発振器に同期した安定度の高い周波数
を、電圧制御形発振器の発振周波数として取出せ
るという大きな特長を有する。 しかしながら、従来の周波数合成器にあつて
は、前記可変分周回路２の分周比Ｎが整数である
ため、この分周比Ｎを外部より制御して得ること
のできる電圧制御形発振器１の発振周波数piの
変化ステツプは前記(1)式より Δ＝ref ……(2) となる。従つて、この変化ステツプΔを細分化
するためには、基準発振器４の発振周波数ref
を低くして、可変分周回路２の分周比Ｎを大きく
する必要があつた。ところが、Ｎを大きくとると
位相同期回路のループゲインが減少し、その結果
系の応答速度が低下するため、この種の周波数合
成器が持つている本来の特長である高安定性を損
うことになる。 このような問題を回避する方式としては、次の
ような提案がなされている。すなわち、１つの基
準発振器４として水晶発振器等の高安定発振器に
代えて、比較的可変範囲のとれるLC発振器を用
いる方式であり、もう一つは基準発振器自身を位
相同期回路によつて制御する方式である。しかし
ながら、前者の方式ではLC発振器で構成される
基準発振器自身の発振が不安定なため、これに同
期する電圧制御形発振器の安定度を著しく劣化さ
せることになる。後者の方式ではこの欠点はない
が、これらの基準発振器の発振周波数を変化させ
て電圧制御形発振器の発振周波数の変化ステツプ
Δを細分化する方式においては、次のような欠
点を本質的に持つている。 すなわち、前記(1)式において基準発振器４の発
振周波数を ′ref＝ref＋ε ……(3) の如く変化させた場合、(1)式より電圧制御形発振
器１の発振周波数は ′pi＝Ｎ・′ref ＝pi＋Ｎ・ε ……(4) となる。この(4)式は基準発振器４の発振周波数を
εだけ変化させた時、電圧制御形発振器１の発振
周波数がＮ・εだけ変化することを示している
が、Ｎは可変分周回路２の分周比であり、可変の
値であるため、このＮの値によつて電圧制御形発
振器１の発振周波数の変化ステツプΔが変わつ
てしまう結果となる。 この発明は上述した従来の欠点を解消するため
になされたもので、可変分周回路の分周比を特に
大きくすることなく、また基準発振器として水晶
発振器等の高安定な周波数固定の発振器を用いな
がら、電圧制御形発振器の発振周波数の変化ステ
ツプを細分化でき、かつその変化ステツプを可変
分周回路の分周比にかかわらず常に一定にし得る
周波数合成器を提供することを目的とする。 この発明は、電圧制御形発振器の出力を分周し
て位相比較器の一端に入力するための可変分周回
路を、上記発振器の出力またはこれを適宜前置分
周した出力をｋ分周（ｋは任意の整数）する第１
の可変分周要素（以下第１の可変分周器という）
と、この第１の可変分周器の出力またはこれを適
宜前置分周した出力とさらにｍ分周（ｍは任意の
整数）する第２の可変分周要素（以下第２の可変
分周器という）と、この第２の可変分周器の出力
または基準発振器の出力あるいはこの基準発振器
の出力を適宜前置分周した出力を入力として受
け、Ｐ個（Ｐは任意の整数）の入力パルスに対し
てＱ個（Ｑは０〜Ｐ―１の整数）の出力パルスを
発生しその出力パルスによつて第１の可変分周器
の分周比を切換えるレート・マルチプライヤ
（Rate Multiplier）とで構成することにより、上
記目的を達成するものである。 すなわち、上記の如き可変分周回路はその分周
比を小数点以下の値まで微細にかつ均等な間隔で
変化させることが可能なので、これを位相同期回
路に適用して周波数合成器に適用すれば、合成さ
れる周波数の変化ステツプを容易に細分化、均一
化することができる。 以下この発明を実施例により詳細に説明する。
第２図はこの発明の一実施例の周波数合成器を示
したもので、電圧制御形発振器１１の出力（周波
数pi）を可変分周回路１２で分周した後、位相
比較器１３で水晶発振器等の高安定な基準発振器
１４の出力（周波数ref）と位相比較し、この
位相比較結果をループフイルタ１５を介して略直
流の電圧として取出し、これを電圧制御形発振器
１１に制御電圧としてフイードバツクするように
構成されており、出力は電圧制御形発振器１１よ
り取出される。 上記の如く構成された周波数合成器は可変分周
回路１２によつて電圧制御形発振器１１の発振周
波数piが決定される。そこで、この可変分周回
路１２について説明する。 すなわち、可変分周回路１２は第２図の例で
は、分周比ｋなる第１の可変分周器１６と、分周
比ｍなる第２の可変分周器１７と、Ｐ個の入力パ
ルスに対してＱ個の出力パルスを発生するレー
ト・マルチプライヤ１８とを縦続接続し、レー
ト・マルチプライヤ１８の出力パルスで第１の可
変分周器１６の分周比ｋを切換えるように構成さ
れており、電圧制御形発振器１１の出力は第１の
可変分周器１６に入力され、また第２の可変分周
器１７の出力が位相比較器１３に入力されるよう
になつている。 ここで、レート・マルチプライヤ１８について
説明する。第３図はレート・マルチプライヤのＰ
＝８，Ｑ＝０〜７の場合の構成例を示す図、第４
図はそのタイム・チヤートである。第３図におい
て、フリツプフロツプ２１ａ，２１ｂ，２１ｃは
ANDゲート２２を介して縦続接続されて同期式
カウンタを構成しており、これらの各フリツプフ
ロツプ２１ａ，２１ｂ，２１ｃが入力パルスCP2
（可変分周器１６の出力パルス）の立上りで動作
するものとすれば、その各出力Ｑa，Ｑb，Ｑcは
第４図のようになる。ANDゲート２３ａ，２３
ｂ，２３ｃは、CP2とＱa，Ｑb，Ｑcおよびこれら
の反転出力であるa，b，cの組合せのう
ち、（CP2〓a）、（CP2〓Ｑa〓b）、（CP2〓Ｑa
〓Ｑb〓c）の組合せの論理積をとるものであ
り、第４図に示されるごとく入力パルスCP2が８
個入力する間に、それぞれ４個、２個、１個の出
力パルスを異なる時刻に出力する。これらの
ANDゲート２３ａ，２３ｂ，２３ｃの各出力
は、ANDゲート２４ａ，２４ｂ，，２４ｃにより
制御信号C2，C1，C0に従つて選択的に取出さ
れ、さらにORゲート２５で合成されて出力パル
スCP3として取出される。 このように構成すると、制御信号C2，C1，C0
の値の組合せにより、８個の入力パルスCP2に対
して０〜７個の出力パルスCP3を発生することが
できる。例えばC2＝論理“１”，C1＝論理
“１”，C0＝論理“０”と設定すれば、ORゲート
２５の出力は（CP2〓a）〓（CP2〓Ｑa〓b）
となり、第４図に示される如く８個の入力パルス
CP2に対して６個の出力パルスCP3が発生するこ
とになる。 次に、第１の可変分周器１６はレート・マルチ
プライヤ１８の出力パルスによつてその分周比ｋ
がｋ＝k1からｋ＝k1＋１またはk1−１の如く切換
えられるようになつており、第２図中に示した第
１の可変分周器１６はk1＝４の場合の構成例であ
る。すなわち、第２図中の第１の可変分周器１６
において３１ａ〜３１ｃはＤ形フリツプフロツ
プ、３２は反転出力端子付バツフアゲート、３３
は反転出力端子付ANDゲート、３４〜３７は
ANDゲート、３８，３９はORゲートであり、そ
の論理式は次式で与えられる。 ここでＡはレート・マルチプライヤ１８の出力
CP3を示し、またＢはＡによつて分周比ｋがk1
（＝４）からk1−１（＝３）に切換わるか、k1＋
１（＝５）に切換わるかを決定するための制御信
号を示す。 この第１の可変分周器１６の動作を第５図のタ
イムチヤートを参照して説明する。今、レート・
マルチプライヤ１８の出力CP3、すなわち制御信
号ＡがＡ＝論理“０”であるとすると、制御信号
Ｂの値の如何に関係なく(5)式よりD1＝２，D2
＝Q1となる。この時のタイムチヤートが第５図
ａであり、フリツプフロツプ３１ａの反転出力
１を第１の可変分周器１６の出力としてみると、
その分周比ｋはｋ＝k1＝４となる。 次にＡ＝論理“１”でかつＢ＝論理“０”とす
ると、(5)式よりD1＝２，D2＝Q1 ２となるか
ら、タイムチヤートは第５図ｂのようになり、分
周比ｋはｋ＝k1−１＝３となる。 さらにＡ＝論理“１”，Ｂ＝論理“１”になる
と、同様にしてD1＝３，D2＝Q1 ２となつ
て、タイムチヤートは第５図ｃのようになり、分
周比ｋはｋ＝k1＋１＝５となる。 このように第１の可変分周器１６はレート・マ
ルチプライヤ１８の出力CP3（制御信号Ａ）が論
理“１”になると、その分周比ｋが制御信号Ｂに
応じてｋ＝k1＋１またはk1−１と１つ増加または
減少する。 そこで、この第１の可変分周器１６を含めた可
変分周回路１２の動作について考えると、レー
ト・マルチプライヤ１８の動作周期はその入力パ
ルスCP2の個数にしてＰ個分であり、この間に第
１の可変分周器１６の分周比ｋは入力パルスCP
のＱ個分の期間だけk1から１増加または減少す
る。そしてこの第１の可変分周器１６で入力パル
スCPをｋ分周したパルスCP1が第２の可変分周
器１７に与えられるため、可変分周回路１２全体
としての動作周期は入力パルスCPの個数にして
（k1mP±Ｑ）個分であり、その出力端である第２
の分周器１７の出力端にはこの周期でＰ個の出力
パルスCP2が現れる。故に、この可変分周回路１
２の分周比は一般式で表わすと ｋ１ｍＰ±Ｑ／Ｐ＝k1m±Ｑ／Ｐ ……(6) となる。この(6)式中の±の符号は前述の制御信号
Ｂがそれぞれ論理“１”，“０”の場合を表わす。
これより例えばＰ＝１とし、ＱをＱ＝０，１，
２，…７の如く変化させると、第１表の如き分周
比が得られる。
【表】
【表】
この表は分周比の小数点以下の値を0.125＝１／８の均
等な間隔で変化させることができることを示して
いる。また、この間隔はＰ，Ｑの値を選ぶこと
で、十分小さくすることが可能である。 さて、上述したような可変分周回路１２を用い
て第２図に示される如き周波数合成器を構成する
と、電圧制御形発振器１１の発振周波数piは位
相同期時においては、前記(1)式および(6)式によつ
て次の一般式で与えられる。 pi＝（k1m±Ｑ／Ｐ）ref ……(7) この(7)式において例えばpi＝（k1m＋Ｑ／Ｐ）re
f の場合を例にとりＰをＰ＝P1，ＱをＱ＝０，１，
２，…，P1−１、またｍをｍ＝m1−１，m1，m1
＋１と変化させると、piは′pi＝（k1m1−１）
refと″pi＝（k1m1＋１）refとの間で Δ＝ref／Ｐ ……(8) なる周波数ステツプΔで変化させることができ
ることを示している。この様子を第２表に示す。
いる。また、この間隔はＰ，Ｑの値を選ぶこと
で、十分小さくすることが可能である。 さて、上述したような可変分周回路１２を用い
て第２図に示される如き周波数合成器を構成する
と、電圧制御形発振器１１の発振周波数piは位
相同期時においては、前記(1)式および(6)式によつ
て次の一般式で与えられる。 pi＝（k1m±Ｑ／Ｐ）ref ……(7) この(7)式において例えばpi＝（k1m＋Ｑ／Ｐ）re
f の場合を例にとりＰをＰ＝P1，ＱをＱ＝０，１，
２，…，P1−１、またｍをｍ＝m1−１，m1，m1
＋１と変化させると、piは′pi＝（k1m1−１）
refと″pi＝（k1m1＋１）refとの間で Δ＝ref／Ｐ ……(8) なる周波数ステツプΔで変化させることができ
ることを示している。この様子を第２表に示す。
【表】
すなわち、電圧制御形発振器１１の発振周波数
piの変化ステツプΔは前記(2)式と(8)式を比較
して明らかなように、従来の場合と比べ１／Ｐに
まで細分化される。この場合、基準発振器１４の
発振周波数refをあまり小さくとる必要がない
ので、可変分周回路１２を分周比の比較的大きい
領域で使用でき、系のループゲインの低下を伴わ
ない。また、基準発振器１４として水晶発振器の
如き高安定な発振器を用いることができるため、
これに同期する電圧制御形発振器１１の発振周波
数piを安定に保持できる。しかも基準発振器１
４の発振周波数を固定としながらpiを変えるこ
とができるので、(7)式および第２表からも明らか
なようにpiの変化ステツプΔは常に一定に保
たれる。なお、ループフイルタ１５は例えば上記
実施例の場合、ref／Ｐの周波数成分を十分抑
圧し得るように帯域制限作用を持たせれば、電圧
制御形発振器１１の出力のスペクトラムを劣化さ
せることはない。 以上説明したように、この発明によれば電圧制
御形発振器の出力を分周して位相比較器に入力す
る。可変分周回路に、分周比の小数点以下の値を
均等かつ細かい間隔で変化させることができる新
規な分周回路を用いたことにより、その分周比を
大きくすることなく、また基準発振器に水晶発振
器の如き高安定なものを用いながら、出力となる
電圧制御形発振器の発振周波数の変化ステツプを
均一に細分化でき、系のループゲインが低下する
こともなく、よつてこの種周波数合成器のもつ本
来の特長を十分に発揮させることができる。 この発明に係る周波数合成器は、特にテレビジ
ヨン受像機の電子選局装置に組込んで顕著な効果
を発揮するが、FM，AMラジオ、トランシーバ
その他の各種受信装置に一般に適用できるもので
ある。 なお、この発明は前述した実施例に限定され
ず、以下のように種々変形して実施できる。第６
図〜第９図にこの発明の他の実施例を示す。 第６図の実施例は第２図における第１の可変分
周器１６の前段にプリスケーラ（前置分周器）１
９を挿入したもので、この場合プリスケーラ１９
の分周比をｎとすれば、電圧制御形発振器１１の
発振周波数piは pi＝ｎ（k1m±Ｑ／Ｐ）ref ……(9) となる。 ところで、以上の各実施例ではレート・マルチ
プライヤ１８に対し第２の可変分周器１７の出力
を入力するようにしたが、基準発振器１４の出力
を入力すれようにしても同様な効果が得られる。
第７図〜第９図はその実施例を示したもので、第
７図は第２図においてレート・マルチプライヤ１
８の入力を、第２の可変分周器１７の出力から基
準発振器１４の出力に置換えたものに相当する。
この場合、電圧制御形発振器１１が単位時間当り
N0個のパルスを出力し、基準発振器１４がNr個
のパルスを出力するものとすれば、位相同期時に
おいて Ｎr＝１／ｋ１ｍ（No±Ｎr・Ｑ／Ｐ）……(10) なる関係式が与えられる。この(10)式を周波数に変
換して表わすと ref＝１／ｋ１ｍ（pi±ref・Ｑ／Ｐ）……(11) となる。従つて、電圧制御形発振器１１の発振周
波数piは第２図の実施例の場合と同様に前記(7)
式で与えられる。 第８図の実施例は第６図の実施例においてレー
ト・マルチプライヤ１８の入力を同様に基準発振
器１４の出力に置換えたものに相当し、この場合
のpiも第６図の実施例の場合と同様に前記(9)式
で与えられる。 次に、第９図の実施例は第１の可変分周器１６
の前段にプリスケーラ１９ａを挿入するととも
に、基準発振器１４と位相比較器１３との間にプ
リスケーラ１９ｂ，１９ｃを挿入し、プリスケー
ラ１９ｂの出力をレート・マルチプライヤ１８に
入力するようにしたもので、この場合プリスケー
ラ１９ａ，１９ｂ，１９ｃの分周比をそれぞれ
n1，n2，n3とすると、電圧制御形発振器１１の発
振周波数piは次式で与えられる。 pi＝n1k1（ｍ±ｎ３／ｋ１・Ｑ／Ｐ）ｒｅｆ／ｎ
２ｎ３……(12)
piの変化ステツプΔは前記(2)式と(8)式を比較
して明らかなように、従来の場合と比べ１／Ｐに
まで細分化される。この場合、基準発振器１４の
発振周波数refをあまり小さくとる必要がない
ので、可変分周回路１２を分周比の比較的大きい
領域で使用でき、系のループゲインの低下を伴わ
ない。また、基準発振器１４として水晶発振器の
如き高安定な発振器を用いることができるため、
これに同期する電圧制御形発振器１１の発振周波
数piを安定に保持できる。しかも基準発振器１
４の発振周波数を固定としながらpiを変えるこ
とができるので、(7)式および第２表からも明らか
なようにpiの変化ステツプΔは常に一定に保
たれる。なお、ループフイルタ１５は例えば上記
実施例の場合、ref／Ｐの周波数成分を十分抑
圧し得るように帯域制限作用を持たせれば、電圧
制御形発振器１１の出力のスペクトラムを劣化さ
せることはない。 以上説明したように、この発明によれば電圧制
御形発振器の出力を分周して位相比較器に入力す
る。可変分周回路に、分周比の小数点以下の値を
均等かつ細かい間隔で変化させることができる新
規な分周回路を用いたことにより、その分周比を
大きくすることなく、また基準発振器に水晶発振
器の如き高安定なものを用いながら、出力となる
電圧制御形発振器の発振周波数の変化ステツプを
均一に細分化でき、系のループゲインが低下する
こともなく、よつてこの種周波数合成器のもつ本
来の特長を十分に発揮させることができる。 この発明に係る周波数合成器は、特にテレビジ
ヨン受像機の電子選局装置に組込んで顕著な効果
を発揮するが、FM，AMラジオ、トランシーバ
その他の各種受信装置に一般に適用できるもので
ある。 なお、この発明は前述した実施例に限定され
ず、以下のように種々変形して実施できる。第６
図〜第９図にこの発明の他の実施例を示す。 第６図の実施例は第２図における第１の可変分
周器１６の前段にプリスケーラ（前置分周器）１
９を挿入したもので、この場合プリスケーラ１９
の分周比をｎとすれば、電圧制御形発振器１１の
発振周波数piは pi＝ｎ（k1m±Ｑ／Ｐ）ref ……(9) となる。 ところで、以上の各実施例ではレート・マルチ
プライヤ１８に対し第２の可変分周器１７の出力
を入力するようにしたが、基準発振器１４の出力
を入力すれようにしても同様な効果が得られる。
第７図〜第９図はその実施例を示したもので、第
７図は第２図においてレート・マルチプライヤ１
８の入力を、第２の可変分周器１７の出力から基
準発振器１４の出力に置換えたものに相当する。
この場合、電圧制御形発振器１１が単位時間当り
N0個のパルスを出力し、基準発振器１４がNr個
のパルスを出力するものとすれば、位相同期時に
おいて Ｎr＝１／ｋ１ｍ（No±Ｎr・Ｑ／Ｐ）……(10) なる関係式が与えられる。この(10)式を周波数に変
換して表わすと ref＝１／ｋ１ｍ（pi±ref・Ｑ／Ｐ）……(11) となる。従つて、電圧制御形発振器１１の発振周
波数piは第２図の実施例の場合と同様に前記(7)
式で与えられる。 第８図の実施例は第６図の実施例においてレー
ト・マルチプライヤ１８の入力を同様に基準発振
器１４の出力に置換えたものに相当し、この場合
のpiも第６図の実施例の場合と同様に前記(9)式
で与えられる。 次に、第９図の実施例は第１の可変分周器１６
の前段にプリスケーラ１９ａを挿入するととも
に、基準発振器１４と位相比較器１３との間にプ
リスケーラ１９ｂ，１９ｃを挿入し、プリスケー
ラ１９ｂの出力をレート・マルチプライヤ１８に
入力するようにしたもので、この場合プリスケー
ラ１９ａ，１９ｂ，１９ｃの分周比をそれぞれ
n1，n2，n3とすると、電圧制御形発振器１１の発
振周波数piは次式で与えられる。 pi＝n1k1（ｍ±ｎ３／ｋ１・Ｑ／Ｐ）ｒｅｆ／ｎ
２ｎ３……(12)
第１図は従来の周波数合成器の一般的な構成を
示すブロツク図、第２図はこの発明の一実施例を
示す図、第３図はこの発明で用いるレート・マル
チプライヤの構成例を示す図、第４図はその動作
を示すタイムチヤート、第５図は第２図における
第１の可変分周器の動作を示す図、第６図〜第９
図はこの発明の他の実施例をそれぞれ示すブロツ
ク図である。 １１……電圧制御形発振器、１２……可変分周
回路、１３……位相比較器、１４……基準発振
器、１５……ループフイルタ、１６……第１の可
変分周器（第１の可変分周要素）、１７……第２
の可変分周器（第２の可変分周要素）、１８……
レート・マルチプライヤ、１９，１９ａ〜１９ｄ
……プリスケーラ。
示すブロツク図、第２図はこの発明の一実施例を
示す図、第３図はこの発明で用いるレート・マル
チプライヤの構成例を示す図、第４図はその動作
を示すタイムチヤート、第５図は第２図における
第１の可変分周器の動作を示す図、第６図〜第９
図はこの発明の他の実施例をそれぞれ示すブロツ
ク図である。 １１……電圧制御形発振器、１２……可変分周
回路、１３……位相比較器、１４……基準発振
器、１５……ループフイルタ、１６……第１の可
変分周器（第１の可変分周要素）、１７……第２
の可変分周器（第２の可変分周要素）、１８……
レート・マルチプライヤ、１９，１９ａ〜１９ｄ
……プリスケーラ。
Claims (1)
- １ 電圧制御形発振器の出力を可変分周回路で分
周し、この分周回路の出力と基準発振器の出力ま
たはこれを適宜前置分周した出力とを位相比較器
に入力し、この位相比較結果に応じて前記電圧制
御形発振器に位相同期をかけることにより任意の
周波数を合成する周波数合成器において、前記可
変分周回路は前記電圧制御形発振器の出力または
これを適宜前置分周した出力をｋ分周（ｋは任意
の整数）する第１の可変分周要素と、この第１の
可変分周要素の出力またはこれを適宜前置分周し
た出力をｍ分周（ｍは任意の整数）する第２の可
変分周要素と、この第２の可変分周要素の出力ま
たは前記基準発振器の出力あるいはこれを適宜前
置分周した出力を入力として受け、Ｐ個（Ｐは任
意の整数）の入力パルスに対してＱ個（Ｑは０〜
Ｐ―１の整数）の出力パルスを発生し、その出力
パルスによつて前記第１の可変分周要素の分周比
ｋを切換えるレート・マルチプライヤとからな
り、前記第２の可変分周要素の出力を前記位相比
較器に入力するようにしたことを特徴とする周波
数合成器。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7387478A JPS55663A (en) | 1978-06-19 | 1978-06-19 | Frequency synthesizer |
| US06/048,984 US4271531A (en) | 1978-06-19 | 1979-06-15 | Frequency synthesizer |
| CA329,949A CA1134081A (en) | 1978-06-19 | 1979-06-18 | Frequency synthesizer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7387478A JPS55663A (en) | 1978-06-19 | 1978-06-19 | Frequency synthesizer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS55663A JPS55663A (en) | 1980-01-07 |
| JPS6256689B2 true JPS6256689B2 (ja) | 1987-11-26 |
Family
ID=13530770
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7387478A Granted JPS55663A (en) | 1978-06-19 | 1978-06-19 | Frequency synthesizer |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4271531A (ja) |
| JP (1) | JPS55663A (ja) |
| CA (1) | CA1134081A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01170782U (ja) * | 1988-05-14 | 1989-12-04 |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4368540A (en) * | 1981-06-05 | 1983-01-11 | Rca Corporation | Phase locked loop tuning system including a prescaler conditioned to oscillate at an out-of-band frequency |
| JPS58164342U (ja) * | 1982-04-23 | 1983-11-01 | 古野電気株式会社 | 周波数シンセサイザ− |
| US4567447A (en) * | 1983-06-03 | 1986-01-28 | Zenith Electronics Corporation | Auto tuning for an oscillator |
| US4727044A (en) | 1984-05-18 | 1988-02-23 | Semiconductor Energy Laboratory Co., Ltd. | Method of making a thin film transistor with laser recrystallized source and drain |
| US4745487A (en) * | 1984-06-15 | 1988-05-17 | Olympus Optical Co., Ltd. | Helical scanning apparatus with one or more rows of scanning elements and an object of scanning disposed at an angle to the axis of a rotating drum to eliminate skew of scanning lines |
| JPS61165539A (ja) * | 1985-01-16 | 1986-07-26 | Nec Corp | 空気調和システム |
| JPS61175425A (ja) * | 1985-01-30 | 1986-08-07 | Hitachi Plant Eng & Constr Co Ltd | クリ−ンル−ム用吸気口 |
| JPS6277535A (ja) * | 1985-10-01 | 1987-04-09 | Hitachi Plant Eng & Constr Co Ltd | クリ−ンル−ム |
| JPS6346327A (ja) * | 1986-08-13 | 1988-02-27 | Kumagai Gumi Ltd | 可変風量吹出し吸込みユニツトを有するクリ−ンル−ム |
| JPH01281350A (ja) * | 1988-05-02 | 1989-11-13 | Kumagai Gumi Co Ltd | クリーンルーム |
| DE4200816A1 (de) * | 1992-01-15 | 1993-07-22 | Bosch Gmbh Robert | Frequenz- und phasenmodulator fuer digitale modulatoren bzw. digitale uebertragung, insbesondere fuer funkuebertragung |
| JPH09312567A (ja) * | 1996-05-20 | 1997-12-02 | Sony Corp | Ｐｌｌ周波数シンセサイザの制御回路 |
| US6094100A (en) * | 1996-05-20 | 2000-07-25 | Sony Corporation | PLL synthesizer apparatus |
| US6228486B1 (en) | 1998-10-06 | 2001-05-08 | Avery Dennison Corporation | Thermal transfer laminate |
| US6758000B2 (en) | 2001-01-10 | 2004-07-06 | Avery Dennison Corporation | Livestock security tag assembly |
| US6773653B2 (en) * | 2001-10-05 | 2004-08-10 | Avery Dennison Corporation | In-mold labeling method |
| US6716501B2 (en) | 2002-07-18 | 2004-04-06 | Avery Dennison Corporation | Multilayered film |
| CA2524170A1 (en) * | 2003-05-01 | 2004-11-18 | Avery Dennison Corporation | Multilayered film |
| US7167685B2 (en) * | 2004-06-30 | 2007-01-23 | Nokia Corporation | Frequency division |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3949304A (en) * | 1975-01-23 | 1976-04-06 | Narco Scientific Industries, Inc. | Fractional megahertz counter for improved digital synthesizer |
| US4024476A (en) * | 1976-02-02 | 1977-05-17 | Rca Corporation | Programmable frequency divider for a television receiver frequency synthesizer |
| US4121162A (en) * | 1976-06-14 | 1978-10-17 | Motorola, Inc. | Digital phase locked loop tuning system |
| GB1581525A (en) * | 1976-08-04 | 1980-12-17 | Plessey Co Ltd | Frequency synthesis control system |
-
1978
- 1978-06-19 JP JP7387478A patent/JPS55663A/ja active Granted
-
1979
- 1979-06-15 US US06/048,984 patent/US4271531A/en not_active Expired - Lifetime
- 1979-06-18 CA CA329,949A patent/CA1134081A/en not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01170782U (ja) * | 1988-05-14 | 1989-12-04 |
Also Published As
| Publication number | Publication date |
|---|---|
| CA1134081A (en) | 1982-10-19 |
| US4271531A (en) | 1981-06-02 |
| JPS55663A (en) | 1980-01-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4271531A (en) | Frequency synthesizer | |
| JP3000673B2 (ja) | 自動周波数制御装置 | |
| JPH09270702A (ja) | 周波数逓倍回路 | |
| JPH0897711A (ja) | Ｐｌｌ回路 | |
| EP1391043B1 (en) | Fractional-n synthesiser and method of synchronisation of the output phase | |
| US4303893A (en) | Frequency synthesizer incorporating digital frequency translator | |
| US4459560A (en) | Plural phase locked loop frequency synthesizer | |
| EP0454955B1 (en) | Sampling clock generating circuit | |
| JP3102149B2 (ja) | クロック同期装置 | |
| JP2002237750A (ja) | 時間的遅延の短い周波数比較装置 | |
| JPH0529933A (ja) | 位相同期発振装置 | |
| JPH10126263A (ja) | 周波数シンセサイザ装置 | |
| JP2892886B2 (ja) | 周波数シンセサイザ | |
| JP3144497B2 (ja) | 周波数シンセサイザ | |
| JPS6333739B2 (ja) | ||
| JP3248453B2 (ja) | 発振装置 | |
| JPS5846586Y2 (ja) | 位相同期ル−プを有する回路 | |
| JPH05122066A (ja) | 周波数シンセサイザ | |
| JPH05199498A (ja) | クロツク発生回路 | |
| JPH0653828A (ja) | 分周器 | |
| JPH06164387A (ja) | 位相同期式周波数シンセサイザ | |
| JPS6126732B2 (ja) | ||
| JPS6356725B2 (ja) | ||
| JPH09148928A (ja) | 周波数シンセサイザ | |
| JPH10242852A (ja) | クロック生成用ｐｌｌ回路 |