JPH052250U - 集積回路の入力装置 - Google Patents

Abstract

(57)【要約】 【目的】 本考案は、集積回路が誤動作した場合でも、
集積回路をいきなりリセットすることのない集積回路の
入力装置を提供することを目的とする。 【構成】 本考案によれば、マイクロコンピュータ(７)
が外来ノイズ等の原因によって誤動作した場合、まず第
１のインバータ(11)の出力でマイクロコンピュータ(７)
に対して所定の取り決められた修正動作を行い、その後
マイクロコンピュータ(７)が正常動作に復帰しない場
合、第２のインバータ(12)の出力でマイクロコンピュー
タ(７)をリセットする。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

本考案は、マイクロコンピュータ等の集積回路の異常動作を修正するための集 積回路の入力装置に関する。

【０００２】

【従来の技術】

図２は従来の集積回路の入力装置を示す図であり、ウオッチドッグタイマを構 成している。

【０００３】 図２において、一点鎖線に示す(１)は集積回路である。(２)(３)は直列接続さ れた抵抗及びコンデンサであり、抵抗(２)の一端は電源電圧Ｖと接続され、コン デンサ(３)の一端はアースされ、所定の時定数を有する充電回路を構成する。こ の充電回路は集積回路(１)に外付されるものであり、つまり抵抗(２)及びコンデ ンサ(３)の接続点(充電回路の出力)が集積回路(１)の入力ポート(４)と接続され る。

【０００４】 集積回路(１)内部において、(５)はスレッショルドレベルＴＨ１を有するイン バータであり、その入力は入力ポート(４)を介して充電回路の出力と接続される 。また、(６)は、コンデンサ(３)の充電電荷を放電するためのＮＭＯＳトランジ スタであり、ドレインは入力ポート(４)を介して充電回路の出力と接続され、ソ ースはアースされている。更にＮＭＯＳトランジスタ(６)のゲートには、該トラ ンジスタ(６)をオンするためのクロックＣＬＫが周期的に繰り返し印加される。 集積回路(１)の正常動作時において、このクロックＣＬＫの周期は、充電回路の 出力をインバータ(５)のスレッショルドレベルＴＨ１未満で放電してしまう期間 Ｔ₀に設定されているものとする。尚、充電回路の出力がインバータ(５)のスレ ッショルドレベルＴＨ１まで上昇するのに要する期間をＴ₁(＞Ｔ₀)とする。

【０００５】 図２の動作を以下に説明する。

【０００６】 集積回路(１)の正常動作時において、コンデンサ(３)の充電電荷即ち充電回路 の出力は、インバータ(５)のスレッショルドレベルＴＨ１となる以前にＮＭＯＳ トランジスタ(６)のオンによって放電されてしまう為、インバータ(５)の出力は 常にハイレベルとなっている。ところが、集積回路(１)が外来ノイズ等によって 誤動作した場合、クロックＣＬＫが発生しなくなってしまう。すると、ＮＭＯＳ トランジスタ(６)がオンしなくなってしまう為に、充電回路の出力がインバータ (５)のスレッショルドレベルＴＨ１を越えてしまい、インバータ(５)の出力はハ イレベルからローレベルに反転することになる。このローレベル出力は集積回路 (１)の異常状態を示すものであり、集積回路(１)はこのローレベル出力に基づい てリセットされ、異常状態を回避されることになる。

【０００７】

【考案が解決しようとする課題】

例えば、集積回路をマイクロコンピュータとした場合、マイクロコンピュータ 内部ではプログラム命令に基づいて種々のデータ処理が行われており、この処理 データはＲＡＭに順次記憶されている。ところが、処理データをＲＡＭに書き込 むのに多くの時間を要し、且つＲＡＭへの処理データの書き込みが終了する間際 になってマイクロコンピュータが外来ノイズ等によって誤動作してしまった場合 、ここでＲＡＭの書き込み内容を全てリセットしてしまってはＲＡＭに処理デー タを書き込むのに要した時間及びＲＡＭの正常な書き込み内容が全て無駄になっ てしまうので、できればマイクロコンピュータが誤動作する以前にＲＡＭに書き 込まれた処理データはリセットすることなく保持しておきたいものである。

【０００８】 しかしながら、図２に示すウオッチドッグタイマでは、マイクロコンピュータ が誤動作した場合でも各部回路をリセットすることしかできない為、マイクロコ ンピュータの誤動作に伴って上記ＲＡＭの正常な書き込み内容をもいきなりリセ ットしてしまう問題点があった。

【０００９】 そこで、本考案は、集積回路が誤動作した場合でも、集積回路をいきなりリセ ットすることのない集積回路の入力装置を提供することを目的とする。

【００１０】

【課題を解決するための手段】

本考案は前記問題点を解決する為に成されたものであり、その特徴とするとこ ろは、第１のスレッショルドレベルを有し、充電回路の出力電圧が印加される第 １のインバータと、前記第１のスレッショルドレベルより大なる第２のスレッシ ョルドレベルを有し、前記充電回路の出力電圧が前記第１のインバータと共に印 加される第２のインバータと、集積回路の正常動作時、前記充電回路の出力電圧 を前記第１のスレッショルドレベルとなる以前の周期で放電する放電回路と、を 備え、前記集積回路の異常動作時、前記第１のインバータの出力で前記集積回路 の異常動作を修正するための動作を実行し、更に、前記第１のインバータの出力 で前記集積回路が正常動作に復帰しない時、前記第２のインバータの出力で前記 集積回路をリセットする点である。

【００１１】

【作用】

本考案によれば、集積回路が外来ノイズ等の原因によって誤動作した場合、ま ず第１のインバータの出力で集積回路に対して所定の取り決められた修正動作を 行い、その後集積回路が正常動作に復帰しない場合、第２のインバータの出力で 集積回路をリセットする。

【００１２】

【実施例】

本考案の詳細を図面に従って具体的に説明する。

【００１３】 図１は本考案の集積回路の入力装置を示す図である。尚、図１において集積回 路はマイクロコンピュータであるものとする。

【００１４】 図１において、(７)はマイクロコンピュータであり、ＲＯＭ(図示せず)から読 み出されたプログラムデータに基づいて、ＡＬＵ(図示せず)を動作させて所定の 演算を行ったり、この演算の結果得られた処理データをＲＡＭ(図示せず)に順次 書き込んだり、或は内部データを外部に取り出して例えばモータ等を制御したり するものである。(８)(９)は直列接続された抵抗及びコンデンサであり、抵抗( ８)の一端は電源電圧Ｖと接続され、コンデンサ(９)の一端はアースされ、充電 回路を構成する。更に、抵抗(８)及びコンデンサ(９)の接続点即ち充電回路の出 力は、マイクロコンピュータ(７)の入力ポート(10)と外部接続される。

【００１５】 マイクロコンピュータ(７)内部において、(11)は第１のスレッショルドレベル ＴＨ１を有する第１のインバータであり、その入力は入力ポート(10)を介して前 記充電回路の出力と接続される。また、(12)は、第１のスレッショルドレベルＴ Ｈ１よりも高い第２のスレッショルドレベルを有する第２のインバータであり、 その入力は第１のインバータ(11)の入力と共に入力ポート(10)を介して前記充電 回路の出力と接続される。(13)はコンデンサ(９)の充電電荷の放電即ち前記充電 回路の出力に現れる電圧の放電を行うためのＮＭＯＳトランジスタ(放電回路)で あり、そのドレインはインバータ(11)(12)の入力即ち入力ポート(10)を介した前 記充電回路の出力と接続され、そのソースはアースされている。更に、ＮＭＯＳ トランジスタ(13)のゲートには、該トランジスタ(13)をオンするためのクロック ＣＬＫが周期的に繰り返し印加される。マイクロコンピュータ(１)の正常動作時 において、このクロックＣＬＫの周期は、前記充電回路の出力を第１のインバー タ(11)のスレッショルドレベルＴＨ１未満で放電してしまう期間Ｔ₀に設定され ているものとする。尚、前記充電回路の出力が第１のインバータ(11)のスレッシ ョルドレベルＴＨ１に到達するのに要する期間をＴ₁(＞Ｔ₀)とする。

【００１６】 図１の動作について以下に説明する。

【００１７】 まず、マイクロコンピュータ(７)の正常動作時において、コンデンサ(９)の充 電電荷は、第１のインバータ(11)の持つ第１のスレッショルドレベルＴＨ１に達 する以前にＮＭＯＳトランジスタ(13)を介して放電されてしまう為、第１のイン バータ(11)及び第２のインバータ(12)の出力は共にハイレベルであり、マイクロ コンピュータ(７)は、修正動作もリセットもされない状態にある。

【００１８】 ところで、マイクロコンピュータ(７)の正常動作中に外来ノイズが到来し、マ イクロコンピュータ(７)が誤動作してしまった場合、ＮＭＯＳトランジスタ(13) をスイッチングするためのクロックＣＬＫが発生しなくなってしまう。すると、 ＮＭＯＳトランジスタ(13)が常にオフ状態となってしまうことから、コンデンサ (９)には電荷が充電され続けられることになる。そして、抵抗(８)及びコンデン サ(９)で定まる時定数によって、充電開始から期間Ｔ₁が経過すると、コンデン サ(９)の充電電荷が第１のスレッショルドレベルＴＨ１を越え、これより第１の インバータ(11)の出力はハイレベルからローレベルに反転する。この時、第２の インバータ(12)の出力はまだハイレベルのままである。第１のインバータ(11)の ローレベル出力ＰＧＭはマイクロコンピュータ(７)が誤動作していることを示す ものであり、このローレベル出力ＰＧＭに基づいてマイクロコンピュータ(７)の 誤動作を修正するためのプログラムが起動される。尚、この修正プログラムは、 マイクロコンピュータ(７)の内部処理の中で起こり得るであろう誤動作を想定し て取り決められたプログラムであり、誤動作を完全に修正することのできるプロ グラムとは一概に言えない。つまり、マイクロコンピュータ(７)を正常動作に復 帰させられる場合もあれば復帰させられない場合もあるということである。この 修正プログラムによってマイクロコンピュータ(７)が正常動作に復帰した場合、 クロックＣＬＫが発生し、コンデンサ(７)の充電電荷は第２のインバータ(12)の 第２のスレッショルドレベルＴＨ２に達することなく放電され、コンデンサ(７) は再び零から充電を開始することになる。これとは反対に、予期せぬ誤動作によ り、修正プログラムを実行してもマイクロコンピュータ(７)が正常動作に復帰で きなかった場合、正常な周期Ｔ₀のクロックＣＬＫの発生が停止されている為、 コンデンサ(９)には電荷が更に充電され、充電回路の出力は第２のインバータ(1 2)の持つ第２のスレッショルドレベルＴＨ２に達してしまう。すると、第２のイ ンバータ(12)の出力はハイレベルからローレベルに反転することになる。この第 ２のインバータ(12)のローレベル出力ＲＳＴはマイクロコンピュータ(７)の誤動 作が未だ修正されていないことを示すものであり、このローレベル出力ＲＳＴに よってマイクロコンピュータ(７)は全構成がリセットされることになる。

【００１９】 従って、ＲＡＭに処理データを書き込むのに多くの時間を要しているにも関わ らず、ＲＡＭへの処理データの書き込みが終了する間際になって、外来ノイズに よってマイクロコンピュータ(７)が誤動作してしまった場合など、まず第１のイ ンバータ(11)のローレベル出力ＰＧＭによって修正動作が実行される為、この修 正動作でマイクロコンピュータ(７)が正常動作に復帰すれば、ＲＡＭに書き込ん だ正常な処理内容をリセットすることなく保持しておくことが可能となり、従来 、マイクロコンピュータの誤動作に伴ってＲＡＭをいきなりリセットすることに よって生じていたＲＡＭへの正常な処理データの再書き込みを不要とでき、マイ クロコンピュータの無駄な処理時間を省くことができる。

【００２０】

【考案の効果】

本考案によれば、集積回路が誤動作した場合、まず集積回路の修正動作が実行 され、その後集積回路が正常動作に復帰しない場合に限って集積回路をリセット する様にした為、集積回路が上記修正動作によって正常状態に復帰してしまえば 、集積回路のリセットは不要となり、これより集積回路の誤動作に伴っていきな りリセットされては困る集積回路内部の動作を保護できる利点が得られる。

【図面の簡単な説明】

【図１】本考案装置を示す図である。

【図２】従来装置を示す図である。

【符号の説明】

(７) マイクロコンピュータ (８) 抵抗 (９) コンデンサ (11)(12) インバータ (13) ＮＭＯＳトランジスタ

Claims (3)

【実用新案登録請求の範囲】
1. 【請求項１】 第１のスレッショルドレベルを有し、充
   電回路の出力電圧が印加される第１のインバータと、前
   記第１のスレッショルドレベルより大なる第２のスレッ
   ショルドレベルを有し、前記充電回路の出力電圧が前記
   第１のインバータと共に印加される第２のインバータ
   と、集積回路の正常動作時、前記充電回路の出力電圧を
   前記第１のスレッショルドレベルとなる以前の周期で放
   電する放電回路と、を備え、前記集積回路の異常動作
   時、前記第１のインバータの出力で前記集積回路の異常
   動作を修正するための動作を実行し、更に、前記第１の
   インバータの出力で前記集積回路が正常動作に復帰しな
   い時、前記第２のインバータの出力で前記集積回路をリ
   セットすることを特徴とする集積回路の入力装置。
2. 【請求項２】 前記集積回路はマイクロコンピュータで
   あることを特徴とする請求項１記載の集積回路の入力装
   置。
3. 【請求項３】 前記マイクロコンピュータの異常動作
   時、前記第１のインバータの出力に基づいて、前記マイ
   クロコンピュータの異常動作を修正するためのプログラ
   ムを実行することを特徴とする請求項２記載の集積回路
   の入力装置。