JPH05226323A - ポリイミド膜の形成方法 - Google Patents

ポリイミド膜の形成方法

Info

Publication number
JPH05226323A
JPH05226323A JP4030417A JP3041792A JPH05226323A JP H05226323 A JPH05226323 A JP H05226323A JP 4030417 A JP4030417 A JP 4030417A JP 3041792 A JP3041792 A JP 3041792A JP H05226323 A JPH05226323 A JP H05226323A
Authority
JP
Japan
Prior art keywords
polyimide
polyimide film
semiconductor substrate
oxygen plasma
curing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4030417A
Other languages
English (en)
Inventor
Shinji Mitsui
真司 三井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP4030417A priority Critical patent/JPH05226323A/ja
Publication of JPH05226323A publication Critical patent/JPH05226323A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Formation Of Insulating Films (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】 【目的】 半導体基板上にポリイミド膜を形成する際の
硬化工程で発生する反応生成物のボンディングパッド上
への再付着を除去し、その後の組立時のワイヤーボンデ
ィング不良をなくす。 【構成】 半導体基板上にポリイミド膜を形成するに際
して、所定工程まで終了した半導体基板上に形成したポ
リイミドパターンを硬化した後、酸素プラズマの雰囲気
に少なくとも硬化時に発生した反応生成物の再付着層を
除去できる時間だけ曝す。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体装置の製造方法に
係わり、特に表面保護のためポリイミド膜の形成方法に
関するものである。
【0002】
【従来の技術】近年、半導体素子の高集積化、高密度化
にともないチップの微細化、大型化が進められている。
【0003】一方、半導体素子のケースであるパッケー
ジは安価な樹脂封止型が多用されている。チップの微細
化、大型化によって、そのケースには従来以上に封止樹
脂からの応力の影響を強く受ける。また樹脂中のフィラ
ーで表面保護膜にクラックが発生したり、さらには配線
の断線、特性変動を引き起こし不良となる。
【0004】そこでチップ表面に緩衝材としてポリイミ
ド膜を形成し、それらの問題を解決するようになってき
ている。
【0005】さて、このポリイミド膜のうち膜形成が容
易な感光性ポリイミドの膜形成方法について説明する。
【0006】所定の工程を終了した半導体基板1上に感
光性ポリイミド2の前駆体(ワニス)を回転塗布して半
硬化し、所定マスクを用いて紫外線照射して光架橋させ
たのち、露光部、未露光部における溶剤に対する溶解性
の差を利用した現像を行いパターン形成したのち、35
0℃から400℃の温度で加熱してイミド硬化させる。
このような工程を経ることによって図4に示した形状の
膜を得る。
【0007】
【発明が解決しようとする課題】ところが、このような
従来の方法では、硬化過程で反応生成物3がアウトガス
として発生する。このため、図4に示した下地露出部4
に付着する現象が生じる。この時、下地露出部4が半導
体チップの外部引き出し用電極であるアルミニウム(A
l)のボンディッグパッドである場合、その後の組立工
程におけるワイヤーボンディング時に金(Au)ワイヤ
ー、またはAlワイヤーとAlのボンディッグパッド間
の合金を形成するときに不都合を生じる。すなわち、反
応生成物3が阻害層として働き、ボンディング不良を多
発せしめる。 このため、ワイヤーボンディングの加圧
増加、超音波印加時間の増加などボンディング条件を変
更し、不良防止をはかっているが完全には不良を無くす
ることができていない。むしろこのような条件の変更に
よって、ボンディングパッドの下地にクラックを生じさ
せる。
【0008】一方、ボンディングパッドに再付着した反
応生成物を除去する方法としてウェット方式とドライ方
式があるが、ウェット方式では本来のポリイミド膜を変
質させることなく除去できるが、再付着した反応生成物
のみを選択的に除去することはできない。
【0009】ドライ方式においてはオゾンアッシング装
置を用いて短時間、あるいは低温でのアッシング処理で
再付着した反応生成物の膜厚(6nm前後)を除去する
ことはできるが、ポリイミド表面が改質する。
【0010】図5にポリイミド表面が改質していること
を示すFT−IR分析結果を示す。ポリイミド表面が改
質することで、封止樹脂とポリイミドとの密着力が弱ま
り、ハンダリフロー時に熱衝撃で封止樹脂とポリイミド
間が剥離してしまう現象が起こった。この現象はパッケ
ージ内部を超音波解析することによって確認された。
【0011】
【課題を解決するための手段】そこで本発明では半導体
基板へのポリイミド膜形成方法において、所定工程まで
終了した半導体基板上に形成したポリイミドパターンを
硬化した後、酸素プラズマの雰囲気に少なくとも硬化時
に発生した反応生成物の再付着層を除去できる時間曝す
工程を具備させることを特長とする。
【0012】
【作用】本発明により再付着した反応生成物は酸素プラ
ズマ雰囲気中で酸化分解され、同時にポリイミド表面に
関しても酸化改質を伴うが、反応生成物の酸化物ならび
にポリイミド表面の酸化改質物ともに減圧下で排気され
て酸素プラズマ装置の系外に排出され、結果としてパッ
ド表面の清浄化とポリイミド表面の改質層の残存を無く
すことが可能となる。
【0013】
【実施例】本発明のポリイミド膜の形成方法は、まず所
定の工程を終了した半導体基板1上に感光性ポリイミド
2の前駆体(ワニス)を回転塗布して半硬化し、所定マ
スクを用いて紫外線照射して光架橋させたのち、露光
部、未露光部における溶剤に対する溶解性の差を利用し
た現像を行いパターン形成したのち、350℃から40
0℃の温度で加熱してイミド硬化させる。
【0014】この後、酸素プラズマの雰囲気に少なくと
も硬化時に発生した反応生成物の再付着層を除去できる
時間曝す。
【0015】以上の工程によって製作されたポリイミド
膜について図面を用いて説明する。図1は酸素プラズマ
処理後のポリイミドパターンの下地露出部のオージェ分
析結果である。
【0016】ポリイミドパターンを形成して硬化した半
導体基板を酸素プラズマに曝す。プラズマ装置にて高周
波パワー50W、温度180℃にて30秒処理した場合
の下地露出部のオージェ分析結果である。
【0017】図2は酸素プラズマ処理をおこなわなない
ときのポリイミドパターンの下地露出部のオージェ分析
結果である。
【0018】両者を比較すると炭素(C)信号の強度が
プラズマ処理により小さくなっており、酸素プラズマ処
理により硬化時に発生した反応生成物が除去できている
ことが分かる。
【0019】図3は酸素プラズマ処理後のポリイミド表
面のFT−IR(ATR法)分析結果である。
【0020】また、この結果より未処理のスペクトルと
酸素プラズマ処理後のスペクトルに有意差がないことか
らポリイミド表面の改質層が残存していないことが分か
る。
【0021】酸素プラズマ処理後の半導体素子を樹脂封
止したパッケージをハンダリフローしてから、その内部
を超音波解析したところ、封止樹脂とポリイミドとの剥
離が発生していないことが確認された。
【0022】
【発明の効果】以上説明したように、本発明を用いるこ
とで半導体基板上にポリイミド膜を形成する際の硬化過
程で発生する反応生成による再付着物をポリイミド膜自
身の表面状態を結果とした変化させることなく除去で
き、組立工程でのワイヤーボンド不良を無くし、パッケ
ージング後の封止樹脂とポリイミドとの密着性も損なわ
ず高品質な半導体装置を提供することが可能となる。
【図面の簡単な説明】
【図1】本発明の酸素プラズマ処理後のオージェ分析図
【図2】酸素プラズマ未処理のオージェ分析図
【図3】本発明の酸素プラズマ処理後のポリイミド表面
のFT−IR分析図
【図4】従来の感光性ポリイミドの硬化時の反応生成物
の付着状態を示す断面図
【図5】従来の反応生成物の除去処理後のポリイミド表
面のFT−IR分析図

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】所定の工程を終了した半導体基板上にポリ
    イミド前駆体を塗布する工程と、前記ポリイミド前駆体
    を半硬化させる工程と、前記半硬化したポリイミド膜を
    フォトリソグラフィ技術によりパターンニングする工程
    と、前記パターンニングされたポリイミド膜を熱処理し
    て硬化する工程と、前記硬化したポリイミド膜を酸素プ
    ラズマ雰囲気に曝す工程を備えたことを特徴とするポリ
    イミド膜の形成方法。
JP4030417A 1992-02-18 1992-02-18 ポリイミド膜の形成方法 Pending JPH05226323A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4030417A JPH05226323A (ja) 1992-02-18 1992-02-18 ポリイミド膜の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4030417A JPH05226323A (ja) 1992-02-18 1992-02-18 ポリイミド膜の形成方法

Publications (1)

Publication Number Publication Date
JPH05226323A true JPH05226323A (ja) 1993-09-03

Family

ID=12303378

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4030417A Pending JPH05226323A (ja) 1992-02-18 1992-02-18 ポリイミド膜の形成方法

Country Status (1)

Country Link
JP (1) JPH05226323A (ja)

Similar Documents

Publication Publication Date Title
JP2003523082A5 (ja)
JPS6239018A (ja) パツシベ−シヨン膜の形成方法
JPH08153833A (ja) 半導体装置の製造方法
JPH05275324A (ja) レジスト除去方法および装置
US20030196681A1 (en) Eliminating residual polymer in the cleaning process of post pad etching
JPH0661233A (ja) 半導体装置の製造方法
JPH07212013A (ja) ボール・グリッド・アレイ及びボール・グリッド・アレイ用のプリント回路基板の製造方法
JP2001127024A (ja) 半導体装置及びその製造方法
KR19990083216A (ko) 반도체 장치의 제조 방법
KR19980048845A (ko) 반도체소자의 패턴형성방법
US20060084259A1 (en) Manufacturing method of passivation layer on wafer and manufacturing method of bumps on wafer
JP2912712B2 (ja) 半導体装置の製造方法
KR100282418B1 (ko) 반도체소자의 폴리머 제거 방법
JPH07105319B2 (ja) 半導体装置の製造方法
JPH05109698A (ja) 半導体装置の製造方法
KR950009291B1 (ko) 시릴화된 레지스트의 박리방법
JPH0443641A (ja) 半導体素子の製造方法
JP2006253437A (ja) 半導体装置の製造方法
JPH04275442A (ja) 半導体装置の製造方法
KR100588892B1 (ko) 반도체 소자의 패드 산화 방지방법
KR100341481B1 (ko) 반도체 장치의 제조방법
JP3720391B2 (ja) 半導体装置および半導体装置の製造方法
JPH10154720A (ja) 半導体装置の製造方法
KR100209729B1 (ko) 본딩패드 배선형성 방법
KR20010088439A (ko) 버퍼층으로서 레지스트를 갖는 반도체 디바이스