JPS6239018A - パツシベ−シヨン膜の形成方法 - Google Patents

パツシベ−シヨン膜の形成方法

Info

Publication number
JPS6239018A
JPS6239018A JP60179010A JP17901085A JPS6239018A JP S6239018 A JPS6239018 A JP S6239018A JP 60179010 A JP60179010 A JP 60179010A JP 17901085 A JP17901085 A JP 17901085A JP S6239018 A JPS6239018 A JP S6239018A
Authority
JP
Japan
Prior art keywords
passivation film
forming
film
silicone
resist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP60179010A
Other languages
English (en)
Other versions
JPH0652732B2 (ja
Inventor
Isamu Yamamoto
勇 山本
Jiro Fukushima
二郎 福島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP60179010A priority Critical patent/JPH0652732B2/ja
Priority to EP86107538A priority patent/EP0212098B1/en
Priority to DE8686107538T priority patent/DE3684202D1/de
Priority to KR1019860004502A priority patent/KR900001656B1/ko
Publication of JPS6239018A publication Critical patent/JPS6239018A/ja
Priority to US07/467,325 priority patent/US5013689A/en
Priority to SG45494A priority patent/SG45494G/en
Publication of JPH0652732B2 publication Critical patent/JPH0652732B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/013—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator
    • H10D64/01302—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H10D64/01354—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon passivation or protection of the electrode, e.g. using re-oxidation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
    • H10P14/6921—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon
    • H10P14/6922—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material containing Si, O and at least one of H, N, C, F or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/68—Organic materials, e.g. photoresists
    • H10P14/683—Organic materials, e.g. photoresists carbon-based polymeric organic materials, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/811—Multiple chips on leadframes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/137—Resists
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/958—Passivation layer

Landscapes

  • Formation Of Insulating Films (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体やＩ　Ｃ（Ｉｎｔｅｇｒａｔｅｄ　Ｃ１
ｒｃｕｉｔｓ　）チップ表面に形成された各種素子や回
路を保護するパッシベーション膜の形成方法に関するも
のであり、特に、Ｌ　Ｓ　Ｉ　　（Ｌａｒｇｅ　５ｃａ
ｌｅ　Ｉｎｔｅｇｒａｔｅｄ　ＣｔｒｃｕｉｔＳ）やＶ
　Ｌ　Ｓ　Ｉ　（Ｖｅｒｙ　Ｌａｒｇｅ　５ｃａｌｅ　
Ｉｎｔｅｇｒａｔｅｄ　Ｃ３ｒｃｕｉｔｓ）　、マイコ
ン等の大規模集積回路のチップのパッシベーション膜と
して著しくその信頼性、生産性にすぐれたパッシベーシ
ョン膜の形成方法に関するものである。
〔従来の技術〕
従来、半導体装置、特に樹脂モールド半導体装置におい
ては、半導体チップ表面に形成された各種素子や回路を
外部環境から保護する目的で、リンケイ酸ガラス（Ｐ　
Ｓ　Ｇ）やシリコーンナイトライド（Ｓｉ３Ｎ４）ある
いはこれらを２層に積層した無機パッシベーション膜が
使用されていた。
従来のパッシベーション膜の形成方法では、まずウェハ
製作段階において、ウェハ表面に各種素子や回路を形成
後、それらの保護１５Ｌ！：してその上にＰ　Ｓ　Ｇや
Ｓｉ３Ｎ４あるいはこれらの積層薄膜をスパッターリン
グ法などを用いて形成しているが、この場合被覆しては
いけない電極パッド部なども被覆してしまうので、この
よう−な部分を開口させるために、次に同じくウェハに
フォＩ−１／シストを塗布し、プリベーク後、アライナ
に設置して位置決めし、レジストがポジ型の場合は開口
部に紫外線を照射露光して可溶化する。次いでエツチン
グ（蝕刻）液で開口部を覆、っているレジストを溶解除
去後、ドライプラズマエツチング処理によ・すＰＳＧや
Ｓｉ３Ｎ４の薄膜を除去すると共に、更乙こ残っている
開口部以外のレジス１−をリンス液で溶解除去し、無機
パッシベーション膜を形成していた。
しかし、このようにして形成したパッシベーション膜も
微細に見れば、ピンホールや段差部でのミクロクラック
が存在するなど、必ずしも完全な保護膜とは言えない。
従ってこの、」二にさらに有機薄膜を塗布し２信頓性を
高めている駅であるが１、ウェハ製作段階で塗布（スビ
ンコ−１−）する場合はやはり電極バー・ド部を開口す
る必要があるため、上記の無機パツクド・−シづン膜形
成と略同（し工程、すなわちポリイミド（Ｐｌ）やシリ
コーンあるいはエボキシフェスを塗布（スピンｗ　　）
）後、プリベーク、フォトレジスト塗布（スピンコード
）。
フォトレジス］・のプリベークを実施し、アライナへの
セット。位置合せを行ない紫旬線照ｖｉＷ、光（）Ａ〜
トレジストがポジ型の場合；よ電極バ２・ド部等の開口
部を露光する）してフ、ｌ−１・）／ジス（・を可溶化
する。次いでエツチング液で７４４”　Ｆレジストを溶
解除去するが、この場合目的とするｐｌやシリコーン等
の上層の有機質パッシベーション膜も同時に蝕刻して開
口する。開口部以外の残ったレジストＩｌｌはリンス液
で溶解除去後、目的の上層を形成する有機質パツクド・
−ジョン膜をボストベークし、完全硬化させて全体のパ
ッシベーション膜の形成が完了する、 〔発明が解決しようとする問題点〕 従来のパッシベーション膜は以上のような方法で形成さ
れており、微細に見るとピンホールや段差部にミクロク
ラックが存在すると共に、これらの無機薄膜は非常に脆
いため、アセンブリ工程での機械的ショックやモールド
樹脂封止時のス１ヘレスなどによりクラックが入り易く
、信頼性低下の大きな原因の一つとなっていた。
また、これらの薄膜の上にＰＩやシリコーン。
エポキシ、シリコーンラダーポリマー等の有機薄膜をス
ピンコード、スクリーン印刷、ポツティング処理等で形
成し、その信頼性を高める方法は、５蒸その１３頓性に
すぐれている反面、非常に複雑で多くの処理工程を実施
することが必要となり、膨大な設備投資と著しい生産性
の低下とを招来すると共に、そのマテハン時にウェハや
チップを損傷したり、ゴミやホコリの付着や汚損等を生
起し、やはり信頼性や歩留り低下の一因志なっていた。
本発明は上記のような問題点を解消するためになされた
もので、信頼性、生産性及びコストの面で著しくすぐれ
、特にその信頼性は最近の超微細加工技術を用いたＬＳ
ＩやＶ　Ｉ、　Ｓ　Ｉにも十分通用出来るバッジベージ
シン膜の形成方法を提供することを目的とする。
〔問題点を解決するだめの手段〕
この発明に係るパッシベーション膜の形成方法は、レジ
スト膜にもボストベークを行ない１、これをパッシベー
ション膜の一部として兼用するものである。
〔作用〕
この発明においては、レジスト膜にボストベータを行な
い、パッシベーション膜の−・部として兼用することに
より、該模は強固な皮膜となり、バソシベ・−ジョン膜
の形成工程は、合理化されその生産性は向上すると共に
、その信頼性が向上する。
〔実施例〕
本発明の詳細な説明に先立ち、まず本発明の詳細な説明
すると、本発明は根本的には上述のような問題点を解決
し、ｆＩｉｆｌ性の面において−も前述の更に有機薄膜
層で補完する方式に比して何ら劣ることのない新規な方
式を提供するもので、基本的には前述のレジスＩ−膜を
除去せずにそのままパッシベーション膜の一部として兼
用させることを特徴とし、従来方式の大きな欠点である
生産性ならびにウェハやチップの破損、汚損等による信
頼性や歩留りの低下をすべて解決すると共に、コストや
設備投資面についても著しくすぐれたパッシベーション
膜の形成方法を提供出来るものである。
尚、本発明において、従来のフォトレジスト類を通用す
る場合は、開口後、ポストベークを実施し、レジスト膜
の耐熱性、耐湿性、８３＆械的特性などの緒特性を向上
させて通用するのが好ましい。
また従来のレジスト材料以外に、例えばバターニングが
可能で、さらに耐熱性、耐湿性２機械的特性、純度ある
いはウェハやチップおよびモールド樹脂等との密着性に
もすぐれた感光性のＰＩやシリコーン、エポキシ、シリ
コーンラダーポリマーなどが本発明に用いる材料として
非常に好ましい。
当然、本発明方法によるパッシベーション膜の上にさら
に従来と同様各種の有機薄膜を形成させる事が出来、例
えば樹脂モールド半導体装置の場合、その信頼性を高め
るために、ワイヤーポンディング後、シリコーンなどを
ボッティング処理して開口している電極バンド部も被覆
することが実施されているが、この場合でも最初のレジ
スト膜の除去工程が無いので１．生産性、コスト面での
優位性を損なうことはない。
次に本発明の実施例について表１を用いてさらに詳しく
説明する３表１は本実施例方法を用いて形成したパッシ
ベーション膜と従来のパッシベーション膜の耐湿性及び
耐ヒートサイクル性を評価したものである。
実施例１〜３では、ポジ型レジストの０ＦＰＲ−８００
（東京応化工業製；実施例１）、感光性のＰＩ（実施例
２）及び感光製のシリコーンラダーポリマー（実施例３
）を用い、本発明の形成方法の各工程（最終のポストベ
ークまで）を実施・量産した５Ｌ３Ｎ４の下層パッシベ
ーション膜を有する本発明のパッシベーション膜を６４
Ｋ（Ｄ）ＲＡＭメモリーチップに適用し、４Ｍ脂上モー
ルド半導装置を製作した。この半導体装置を１２１℃。
２気圧、１００％ＲＨの条件のプレッシャー・クツカー
・テスト（ＲＣＴ）でその耐湿性、および−６５℃×３
０分〜１５０℃Ｘ３０分の条件下での耐ヒートサイクル
性を評価した。
一方比較例１．２では、従来のフズ・１・ｌ／シストを
用いた方式で、電極パッド部を開口したＳｉ３Ｎ４のみ
のパッシベーション膜を有する６４Ｋ（Ｉ″ｌ）ＲＡＭ
メモリーチップ（比較例１）及び該チップをリー・ドブ
１ノームに＠載しワイヤー７１εンヂイングをした後、
シリコーン樹脂でボ・ノティング処理し、チップ−Ｊ−
，１，にさらにシリコーンの薄膜（厚ンタ約１０．ｅｒ
ｍ）を形成し、このチップ（比較例２）を同じく樹脂モ
ールドし、た半導体装置を製作し２、実施例と同様それ
らの耐湿性、耐ヒートサイクル性を評価した。
表１ 表１の結果より、本発明方法により製作した半導体装置
はその耐湿性、耐ヒートサイクル性において著しくすぐ
れていると共に、生産工程の合理化により著しくその生
産性、ニス１−２納期、設備投資面ですぐれていること
は明白である。
尚、本発明に用いる材料としては上記実施例の範囲に限
定されるものではなく、本発明のプロセス、目的に合致
する限り、完全無機質の材料でも良いことは勿論である
。
〔発明の効果〕
以上のように、本発明によれば、レジスト膜にもポスト
ベーク工程を追加し、強固な皮膜にしてパッシベーショ
ン膜を兼用するようにしたので、パッシベーション膜形
成の工程を合理化すると共に、信頼性の高いパッシベー
ション膜を提供できる効果がある。

Claims (3)

    【特許請求の範囲】
  1. （１）半導体チップ表面に形成された各種素子や回路の
    上に形成されるパッシベーション膜の形成方法において
    、 該パッシベーション膜のパターンニングに用いるレジス
    ト膜を必要に応じポストベークを行ないパッシベーショ
    ン膜の一部として兼用するようにしたことを特徴とする
    パッシベーション膜の形成方法。
  2. （２）上記パッシベーション膜の上層を形成する材料が
    、感光性のポリイミドやシリコーンあるいはエポキシ、
    シリコーンラダーポリマーであることを特徴とする特許
    請求の範囲第１項記載のパッシベーション膜の形成方法
    。
  3. （３）上記半導体チップをリードフレームに搭載し、ワ
    イヤーボンディングした後、開口部も含め全体を補強し
    たパッシベーション膜を有することを特徴とする特許請
    求の範囲第１項記載のパッシベーション膜の形成方法。
JP60179010A 1985-08-14 1985-08-14 パツシベ−シヨン膜の形成方法 Expired - Lifetime JPH0652732B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP60179010A JPH0652732B2 (ja) 1985-08-14 1985-08-14 パツシベ−シヨン膜の形成方法
EP86107538A EP0212098B1 (en) 1985-08-14 1986-06-03 Method of forming a passivation film
DE8686107538T DE3684202D1 (de) 1985-08-14 1986-06-03 Verfahren zum herstellen einer passivierungsschicht.
KR1019860004502A KR900001656B1 (ko) 1985-08-14 1986-06-05 패시베이션필름(passivation film)의 형성방법
US07/467,325 US5013689A (en) 1985-08-14 1990-01-18 Method of forming a passivation film
SG45494A SG45494G (en) 1985-08-14 1994-03-29 Method of forming a passivation film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60179010A JPH0652732B2 (ja) 1985-08-14 1985-08-14 パツシベ−シヨン膜の形成方法

Publications (2)

Publication Number Publication Date
JPS6239018A true JPS6239018A (ja) 1987-02-20
JPH0652732B2 JPH0652732B2 (ja) 1994-07-06

Family

ID=16058536

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60179010A Expired - Lifetime JPH0652732B2 (ja) 1985-08-14 1985-08-14 パツシベ−シヨン膜の形成方法

Country Status (6)

Country Link
US (1) US5013689A (ja)
EP (1) EP0212098B1 (ja)
JP (1) JPH0652732B2 (ja)
KR (1) KR900001656B1 (ja)
DE (1) DE3684202D1 (ja)
SG (1) SG45494G (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63260039A (ja) * 1987-04-16 1988-10-27 Nec Corp 樹脂封止型半導体装置
JPS63271939A (ja) * 1987-04-28 1988-11-09 Nec Corp 半導体装置の製造方法
KR970053725A (ko) * 1995-12-01 1997-07-31 윌리엄 이. 힐러 반도체 장치
WO2024057852A1 (ja) * 2022-09-16 2024-03-21 パナソニックＩｐマネジメント株式会社 電子部品

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2859288B2 (ja) * 1989-03-20 1999-02-17 株式会社日立製作所 半導体集積回路装置及びその製造方法
US6143668A (en) * 1997-09-30 2000-11-07 Intel Corporation KLXX technology with integrated passivation process, probe geometry and probing process
WO2000055898A1 (en) * 1999-03-16 2000-09-21 Seiko Epson Corporation Semiconductor device, method of manufacture thereof, circuit board, and electronic device
US6803327B1 (en) 1999-04-05 2004-10-12 Taiwan Semiconductor Manufacturing Company Cost effective polymide process to solve passivation extrusion or damage and SOG delminates
US6218309B1 (en) * 1999-06-30 2001-04-17 Lam Research Corporation Method of achieving top rounding and uniform etch depths while etching shallow trench isolation features
US6287974B1 (en) 1999-06-30 2001-09-11 Lam Research Corporation Method of achieving top rounding and uniform etch depths while etching shallow trench isolation features
JP2001284499A (ja) * 2000-03-09 2001-10-12 Lucent Technol Inc 半導体デバイスとその製造方法
US20040102022A1 (en) * 2002-11-22 2004-05-27 Tongbi Jiang Methods of fabricating integrated circuitry
US20070145549A1 (en) * 2005-12-23 2007-06-28 Texas Instruments Incorporated Hermetically sealed integrated circuits and method
US9159547B2 (en) * 2013-09-17 2015-10-13 Deca Technologies Inc. Two step method of rapid curing a semiconductor polymer layer
US10204803B2 (en) 2013-09-17 2019-02-12 Deca Technologies Inc. Two step method of rapid curing a semiconductor polymer layer

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59232424A (ja) * 1983-06-15 1984-12-27 Hitachi Ltd 半導体装置とその製造法
JPS60154623A (ja) * 1984-01-25 1985-08-14 Hitachi Ltd 半導体装置の製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4011143A (en) * 1973-06-25 1977-03-08 Honeywell Inc. Material deposition masking for microcircuit structures
CA1053994A (en) * 1974-07-03 1979-05-08 Amp Incorporated Sensitization of polyimide polymer for electroless metal deposition
JPS5368163A (en) * 1976-11-30 1978-06-17 Mitsubishi Electric Corp Production of flip chip
US4167413A (en) * 1977-11-14 1979-09-11 Motorola, Inc. Making hybrid IC with photoresist laminate
US4184909A (en) * 1978-08-21 1980-01-22 International Business Machines Corporation Method of forming thin film interconnection systems
JPS55150259A (en) * 1979-05-11 1980-11-22 Hitachi Ltd Semiconductor device and method of fabricating the same
DE3065150D1 (en) * 1979-06-21 1983-11-10 Fujitsu Ltd Improved electronic device having multilayer wiring structure
JPS5850417B2 (ja) * 1979-07-31 1983-11-10 富士通株式会社 半導体装置の製造方法
JPS5627936A (en) * 1979-08-14 1981-03-18 Fujitsu Ltd Semiconductor device and manufacture thereof
US4451973A (en) * 1981-04-28 1984-06-05 Matsushita Electronics Corporation Method for manufacturing a plastic encapsulated semiconductor device and a lead frame therefor
US4357203A (en) * 1981-12-30 1982-11-02 Rca Corporation Plasma etching of polyimide
JPS59191353A (ja) * 1983-04-15 1984-10-30 Hitachi Ltd 多層配線構造を有する電子装置
US4495220A (en) * 1983-10-07 1985-01-22 Trw Inc. Polyimide inter-metal dielectric process
DE3472574D1 (en) * 1983-10-14 1988-08-11 Hitachi Ltd Process for forming an organic thin film
US4654223A (en) * 1983-11-30 1987-03-31 International Business Machines Corporation Method for forming a film of dielectric material on an electric component
US4487652A (en) * 1984-03-30 1984-12-11 Motorola, Inc. Slope etch of polyimide
US4523372A (en) * 1984-05-07 1985-06-18 Motorola, Inc. Process for fabricating semiconductor device
US4670497A (en) * 1984-10-19 1987-06-02 General Electric Company Soluble silicone-imide copolymers

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59232424A (ja) * 1983-06-15 1984-12-27 Hitachi Ltd 半導体装置とその製造法
JPS60154623A (ja) * 1984-01-25 1985-08-14 Hitachi Ltd 半導体装置の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63260039A (ja) * 1987-04-16 1988-10-27 Nec Corp 樹脂封止型半導体装置
JPS63271939A (ja) * 1987-04-28 1988-11-09 Nec Corp 半導体装置の製造方法
KR970053725A (ko) * 1995-12-01 1997-07-31 윌리엄 이. 힐러 반도체 장치
WO2024057852A1 (ja) * 2022-09-16 2024-03-21 パナソニックＩｐマネジメント株式会社 電子部品

Also Published As

Publication number Publication date
EP0212098B1 (en) 1992-03-11
JPH0652732B2 (ja) 1994-07-06
SG45494G (en) 1994-10-14
EP0212098A2 (en) 1987-03-04
DE3684202D1 (de) 1992-04-16
EP0212098A3 (en) 1987-08-26
US5013689A (en) 1991-05-07
KR870002642A (ko) 1987-04-06
KR900001656B1 (ko) 1990-03-17

Similar Documents

Publication Publication Date Title
JPS6239018A (ja) パツシベ−シヨン膜の形成方法
KR100337412B1 (ko) 저면보호막을가진반도체웨이퍼,집적회로디바이스및그제조방법
US4172907A (en) Method of protecting bumped semiconductor chips
US6046101A (en) Passivation technology combining improved adhesion in passivation and a scribe street without passivation
JPS5850417B2 (ja) 半導体装置の製造方法
JPH05190584A (ja) 接着性を改善したトランスファ成形された半導体パッケージ
US20110201156A1 (en) Method of manufacturing wafer level package including coating resin over the dicing lines
JPH10270611A (ja) 樹脂封止型半導体装置およびその製造方法
US6060343A (en) Method of forming an integrated circuit device having cyanate ester buffer coat
JPS59127843A (ja) 半導体装置の製造方法
TW311268B (ja)
JP2597396B2 (ja) シリコーンゴム膜のパターン形成方法
JPS61148824A (ja) 半導体装置の製造方法
JPS63216352A (ja) 半導体装置の製造方法
KR0134647B1 (ko) 멀티 칩 패키지 및 그 제조방법
JPH04163951A (ja) 樹脂封止型半導体装置
WO2026078824A1 (ja) 半導体装置の製造方法
JPH04163950A (ja) 樹脂封止型半導体装置
TW202529501A (zh) 包括封裝基板之基板的製造方法
JPH0582679A (ja) 樹脂封止型半導体装置
JPS6190450A (ja) 半導体装置
CN101685804B (zh) 具有自粘性保护层的半导体晶圆
JPH0837182A (ja) 半導体装置および半導体装置の製造方法
JPH0513625A (ja) 半導体装置
JPS60247949A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term