JPH05226351A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH05226351A JPH05226351A JP4029136A JP2913692A JPH05226351A JP H05226351 A JPH05226351 A JP H05226351A JP 4029136 A JP4029136 A JP 4029136A JP 2913692 A JP2913692 A JP 2913692A JP H05226351 A JPH05226351 A JP H05226351A
- Authority
- JP
- Japan
- Prior art keywords
- epitaxial layer
- heat treatment
- collector
- region
- diffusion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】
【目的】 埋込みコレクタ層のエピタキシャル層側への
這い上がりを抑え、かつフラットな低濃度コレクタ領域
を形成することができ、高周波かつ高速縦型のＰＮＰト
ランジスタを実現する製造方法を提供する。 【構成】 低コレクタ層を形成すべきエピタキシャル層
上方の開口部に異なる加速エネルギで２回以上連続して
イオン注入を行った後、拡散熱処理を行う工程を有す
る。
這い上がりを抑え、かつフラットな低濃度コレクタ領域
を形成することができ、高周波かつ高速縦型のＰＮＰト
ランジスタを実現する製造方法を提供する。 【構成】 低コレクタ層を形成すべきエピタキシャル層
上方の開口部に異なる加速エネルギで２回以上連続して
イオン注入を行った後、拡散熱処理を行う工程を有す
る。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、更に詳しくはバイポーラＩＣ、縦型ＰＮＰトラン
ジスタに関する。
関し、更に詳しくはバイポーラＩＣ、縦型ＰＮＰトラン
ジスタに関する。
【０００２】
【従来の技術】図４および図５に、従来技術における一
般的な縦型ＰＮＰトランジスタのコレクタ部の製造方法
を示す。
般的な縦型ＰＮＰトランジスタのコレクタ部の製造方法
を示す。
【０００３】まず、Ｐ型シリコン基板１０上にレジスト
１１ａを形成し、底面分離用領域１２形成のためのフォ
トリソグラフィ工程により、31Ｐ+ のイオン注入を行う
〔図４（ａ）〕。
１１ａを形成し、底面分離用領域１２形成のためのフォ
トリソグラフィ工程により、31Ｐ+ のイオン注入を行う
〔図４（ａ）〕。
【０００４】次に、拡散熱処理後、底面分離用領域１２
上に埋込みコレクタ領域形成のためのフォトリソグラフ
ィ工程により、高濃度（〜×１０14dose）の11Ｂ+ のイ
オン注入を行う〔図４（ｂ）〕。
上に埋込みコレクタ領域形成のためのフォトリソグラフ
ィ工程により、高濃度（〜×１０14dose）の11Ｂ+ のイ
オン注入を行う〔図４（ｂ）〕。
【０００５】次に、エピタキシャル成長を行い、Ｐ型シ
リコン基板１０上にエピタキシャル層１３を形成する。
また、ＮＰＮトランジスタ部の分離用のＰ+ 領域１４を
形成する〔図４（ｃ）〕。
リコン基板１０上にエピタキシャル層１３を形成する。
また、ＮＰＮトランジスタ部の分離用のＰ+ 領域１４を
形成する〔図４（ｃ）〕。
【０００６】続いて、コレクタ領域１４ａ形成のための
フォトリソグラフィ工程により、低濃度（〜×１０12do
se）の11Ｂ+ のイオン注入を行う〔図５（ａ）〕。その
後、１０００℃で３時間〜５時間程度の拡散熱処理を行
い、低濃度コレクタ領域１４ａを形成する〔図５
（ｂ）〕。
フォトリソグラフィ工程により、低濃度（〜×１０12do
se）の11Ｂ+ のイオン注入を行う〔図５（ａ）〕。その
後、１０００℃で３時間〜５時間程度の拡散熱処理を行
い、低濃度コレクタ領域１４ａを形成する〔図５
（ｂ）〕。
【０００７】この時のコレクタ領域１４の不純物濃度プ
ロファイルを図６に示す。この図に示すように、エピタ
キシャル層１３の不純物濃度は、所定の拡散層の深さま
で減少し、低コレクタ層における拡散濃度は一定ではな
い。
ロファイルを図６に示す。この図に示すように、エピタ
キシャル層１３の不純物濃度は、所定の拡散層の深さま
で減少し、低コレクタ層における拡散濃度は一定ではな
い。
【０００８】
【発明が解決しようとする課題】ところで、従来の技術
では、縦型ＰＮＰトランジスタを実現させるために、低
濃度のコレクタ領域が必要であるが、そのコレクタ領域
形成はエピタキシャル成長後、フォト・エッチング、イ
オン注入、長時間にわたる拡散熱処理により形成されて
いた。
では、縦型ＰＮＰトランジスタを実現させるために、低
濃度のコレクタ領域が必要であるが、そのコレクタ領域
形成はエピタキシャル成長後、フォト・エッチング、イ
オン注入、長時間にわたる拡散熱処理により形成されて
いた。
【０００９】ところが、この長時間拡散処理により、高
濃度埋込みコレクタ層のエピタキシャル層側への、這い
上がりによる耐圧の低下が問題となっており、このた
め、エピタキシャル層を十分厚くする必要があった。し
かし、一方高周波かつ高速縦型のＰＮＰトランジスタを
実現するための要因として、エピタキシャル層を薄膜化
しなければならず、その実現には困難を伴っていた。
濃度埋込みコレクタ層のエピタキシャル層側への、這い
上がりによる耐圧の低下が問題となっており、このた
め、エピタキシャル層を十分厚くする必要があった。し
かし、一方高周波かつ高速縦型のＰＮＰトランジスタを
実現するための要因として、エピタキシャル層を薄膜化
しなければならず、その実現には困難を伴っていた。
【００１０】本発明はこれらの点に鑑みてなされたもの
であり、埋込みコレクタ層のエピタキシャル層側への這
い上がりを抑え、かつフラットな低濃度コレクタ領域を
形成することができ、高周波かつ高速縦型のＰＮＰトラ
ンジスタを実現する製造方法を提供することを目的とす
る。
であり、埋込みコレクタ層のエピタキシャル層側への這
い上がりを抑え、かつフラットな低濃度コレクタ領域を
形成することができ、高周波かつ高速縦型のＰＮＰトラ
ンジスタを実現する製造方法を提供することを目的とす
る。
【００１１】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明の半導体装置の製造方法は、半導体基板上
に、フォトリソグラフィ工程により埋込み領域を形成し
た後、その基板上全面にエピタキシャル層を形成し、そ
の後そのエピタキシャル層上に酸化膜を介してレジスト
を形成した後、低コレクタ層を形成すべきエピタキシャ
ル層上方の上記レジストおよび酸化膜を除去することに
より開口部を設け、その後、その開口部に異なる加速エ
ネルギで２回以上連続してイオン注入を行った後、拡散
熱処理を行う工程を有することによって特徴付けられ
る。
めに、本発明の半導体装置の製造方法は、半導体基板上
に、フォトリソグラフィ工程により埋込み領域を形成し
た後、その基板上全面にエピタキシャル層を形成し、そ
の後そのエピタキシャル層上に酸化膜を介してレジスト
を形成した後、低コレクタ層を形成すべきエピタキシャ
ル層上方の上記レジストおよび酸化膜を除去することに
より開口部を設け、その後、その開口部に異なる加速エ
ネルギで２回以上連続してイオン注入を行った後、拡散
熱処理を行う工程を有することによって特徴付けられ
る。
【００１２】
【作用】本発明実施例に対応し、その作用を説明する図
３に基づいて説明する。イオンの拡散の深さは、イオン
の加速エネルギが大きくなるにつれて大きくなる。した
がって、加速エネルギを５００ＫｅＶ，３００ＫｅＶ，
１５０ＫｅＶ，１００ＫｅＶ，５０ＫｅＶと変化させ、
連続してイオン注入を行うと、それぞれの拡散分布は、
（ａ）図に示すように、それぞれｄ1 ，ｄ2 ，ｄ3 ，ｄ
4 ，ｄ5の濃度プロファイルとなる。さらに、この状態
の基板に拡散熱処理を行うと、拡散深さに対する不純物
濃度は一定となり、（ｂ）図に示すように、低濃度コレ
クタ領域のどの拡散深さにおいてもフラットな部分を有
する濃度プロファイルとなる。
３に基づいて説明する。イオンの拡散の深さは、イオン
の加速エネルギが大きくなるにつれて大きくなる。した
がって、加速エネルギを５００ＫｅＶ，３００ＫｅＶ，
１５０ＫｅＶ，１００ＫｅＶ，５０ＫｅＶと変化させ、
連続してイオン注入を行うと、それぞれの拡散分布は、
（ａ）図に示すように、それぞれｄ1 ，ｄ2 ，ｄ3 ，ｄ
4 ，ｄ5の濃度プロファイルとなる。さらに、この状態
の基板に拡散熱処理を行うと、拡散深さに対する不純物
濃度は一定となり、（ｂ）図に示すように、低濃度コレ
クタ領域のどの拡散深さにおいてもフラットな部分を有
する濃度プロファイルとなる。
【００１３】
【実施例】図１乃至図２は本発明実施例を経時的に説明
する図である。まず、Ｐ型シリコン基板１上にレジスト
２ａを形成し、底面分離用領域５形成のためのフォトリ
ソグラフィ工程により、31Ｐ+ のイオン注入を行う〔図
１（ａ）〕。
する図である。まず、Ｐ型シリコン基板１上にレジスト
２ａを形成し、底面分離用領域５形成のためのフォトリ
ソグラフィ工程により、31Ｐ+ のイオン注入を行う〔図
１（ａ）〕。
【００１４】次に、拡散熱処理後、底面分離用領域５上
に埋込みコレクタ領域形成のためのフォトリソグラフィ
工程により、高濃度（〜×１０14dose）の11Ｂ+ のイオ
ン注入を行う〔図１（ｂ）〕。
に埋込みコレクタ領域形成のためのフォトリソグラフィ
工程により、高濃度（〜×１０14dose）の11Ｂ+ のイオ
ン注入を行う〔図１（ｂ）〕。
【００１５】次に、エピタキシャル成長を行い、Ｐ型シ
リコン基板１上にエピタキシャル層３を形成する。ま
た、ＮＰＮトランジスタ部の分離用のＰ+ 領域６を形成
する〔図１（ｃ）〕。
リコン基板１上にエピタキシャル層３を形成する。ま
た、ＮＰＮトランジスタ部の分離用のＰ+ 領域６を形成
する〔図１（ｃ）〕。
【００１６】 次に、エピタキシャル層３上に酸化膜４を
形成した後、その酸化膜４上にレジスト２ｃを形成し
て、コレクタ領域形成のためのフォトリソグラフィ工程
により、高エネルギ、低ドーズの１回目のボロンのイオ
ン注入を行う。本実施例ではこの時の加速エネルギは５
００ＫｅＶ，ドーズ量２×１０12dose程度で行う〔図２
（ａ）〕。
形成した後、その酸化膜４上にレジスト２ｃを形成し
て、コレクタ領域形成のためのフォトリソグラフィ工程
により、高エネルギ、低ドーズの１回目のボロンのイオ
ン注入を行う。本実施例ではこの時の加速エネルギは５
００ＫｅＶ，ドーズ量２×１０12dose程度で行う〔図２
（ａ）〕。
【００１７】続いて、ドーズ量は２×１０12doseとして
変化させずに一定とし、加速エネルギを変化させて２回
目、３回目、４回目、５回目と連続してイオン注入を行
う。この時のエネルギはそれぞれ３００ＫｅＶ，１５０
ＫｅＶ，１００ＫｅＶ，５０ＫｅＶと変化させてイオン
注入を行う〔図２（ｂ）〕。
変化させずに一定とし、加速エネルギを変化させて２回
目、３回目、４回目、５回目と連続してイオン注入を行
う。この時のエネルギはそれぞれ３００ＫｅＶ，１５０
ＫｅＶ，１００ＫｅＶ，５０ＫｅＶと変化させてイオン
注入を行う〔図２（ｂ）〕。
【００１８】その後、１０００℃、３０〜６０分の拡散
熱処理を行い、低濃度コレクタ層６ａを形成する。〔図
２（ｃ）〕。このように形成された低濃度コレクタ領域
の不純物濃度のプロファイルを図３に示す。
熱処理を行い、低濃度コレクタ層６ａを形成する。〔図
２（ｃ）〕。このように形成された低濃度コレクタ領域
の不純物濃度のプロファイルを図３に示す。
【００１９】ここで、（ａ）図は、上述した加速エネル
ギのみを変化させて、５回のイオン注入を行った後のプ
ロファイル、また、（ｂ）図は、コレクタ領域形成のた
めの拡散熱処理を行った後のプロファイルを示す。
ギのみを変化させて、５回のイオン注入を行った後のプ
ロファイル、また、（ｂ）図は、コレクタ領域形成のた
めの拡散熱処理を行った後のプロファイルを示す。
【００２０】すなわち、加速エネルギを５００ＫｅＶ，
３００ＫｅＶ，１５０ＫｅＶ，１００ＫｅＶ，５０Ｋｅ
Ｖと変化させ、連続してイオン注入を行うと、それぞれ
の拡散分布は、（ａ）図に示すように、それぞれｄ1 ，
ｄ2 ，ｄ3 ，ｄ4 ，ｄ5 の濃度プロファイルとなる。さ
らに、この状態の基板に拡散熱処理を行うと、拡散深さ
に対する不純物濃度は一定となり、（ｂ）図に示すよう
に、低濃度コレクタ領域６ａのどの拡散深さにおいても
フラットな濃度プロファイルとなる。
３００ＫｅＶ，１５０ＫｅＶ，１００ＫｅＶ，５０Ｋｅ
Ｖと変化させ、連続してイオン注入を行うと、それぞれ
の拡散分布は、（ａ）図に示すように、それぞれｄ1 ，
ｄ2 ，ｄ3 ，ｄ4 ，ｄ5 の濃度プロファイルとなる。さ
らに、この状態の基板に拡散熱処理を行うと、拡散深さ
に対する不純物濃度は一定となり、（ｂ）図に示すよう
に、低濃度コレクタ領域６ａのどの拡散深さにおいても
フラットな濃度プロファイルとなる。
【００２１】
【発明の効果】以上説明したように、本発明によれば、
低コレクタ層を形成すべきエピタキシャル層上方の開口
部に異なる加速エネルギで２回以上連続してイオン注入
を行った後、拡散熱処理を行う工程を有するよう構成し
たから、短い熱処理時間で低コレクタ層をフラットに形
成でき、したがって埋込みコレクタ層のエピタキシャル
層側への這い上がりを抑制できる。その結果、エピタキ
シャル層の薄膜化が可能となり、高周波かつ高速縦型Ｐ
ＮＰトランジスタが実現できる。 また、拡散熱処理は
従来に比べ、著しく短縮でき有益である。
低コレクタ層を形成すべきエピタキシャル層上方の開口
部に異なる加速エネルギで２回以上連続してイオン注入
を行った後、拡散熱処理を行う工程を有するよう構成し
たから、短い熱処理時間で低コレクタ層をフラットに形
成でき、したがって埋込みコレクタ層のエピタキシャル
層側への這い上がりを抑制できる。その結果、エピタキ
シャル層の薄膜化が可能となり、高周波かつ高速縦型Ｐ
ＮＰトランジスタが実現できる。 また、拡散熱処理は
従来に比べ、著しく短縮でき有益である。
【図１】本発明実施例を経時的に説明する模式断面図
【図２】本発明実施例を経時的に説明する模式断面図
【図３】本発明実施例を説明する図
【図４】従来例を経時的に説明する図
【図５】従来例を経時的に説明する図
【図６】従来例を説明する図
１・・・・Ｐ型基板 ２ａ，２ｂ，２ｃ・・・・レジスト ３・・・・エピタキシャル層 ４・・・・酸化膜 ５・・・・底面分離用領域 ６・・・・Ｐ+ 領域 ６ａ・・・・低濃度コレクタ層
Claims (1)
- 【請求項１】 半導体基板上に、フォトリソグラフィ工
程により埋込み領域を形成した後、その基板上全面にエ
ピタキシャル層を形成し、その後そのエピタキシャル層
上に酸化膜を介してレジストを形成した後、低コレクタ
層を形成すべきエピタキシャル層上方の上記レジストお
よび酸化膜を除去することにより開口部を設け、その
後、その開口部に異なる加速エネルギで２回以上連続し
てイオン注入を行った後、拡散熱処理を行う工程を有す
る半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4029136A JPH05226351A (ja) | 1992-02-17 | 1992-02-17 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4029136A JPH05226351A (ja) | 1992-02-17 | 1992-02-17 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05226351A true JPH05226351A (ja) | 1993-09-03 |
Family
ID=12267871
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4029136A Pending JPH05226351A (ja) | 1992-02-17 | 1992-02-17 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05226351A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19844531A1 (de) * | 1998-09-29 | 2000-04-06 | Gruetzediek Ursula | Verfahren zur Herstellung von Transistoren |
| US7037788B2 (en) | 2000-05-30 | 2006-05-02 | Denso Corporation | Manufacturing method of semiconductor device |
| CN102637597A (zh) * | 2011-02-10 | 2012-08-15 | 上海宏力半导体制造有限公司 | 垂直pnp制备方法 |
-
1992
- 1992-02-17 JP JP4029136A patent/JPH05226351A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19844531A1 (de) * | 1998-09-29 | 2000-04-06 | Gruetzediek Ursula | Verfahren zur Herstellung von Transistoren |
| US7271070B1 (en) | 1998-09-29 | 2007-09-18 | Hartmut Grutzediek | Method for producing transistors |
| DE19844531B4 (de) * | 1998-09-29 | 2017-12-14 | Prema Semiconductor Gmbh | Verfahren zur Herstellung von Transistoren |
| US7037788B2 (en) | 2000-05-30 | 2006-05-02 | Denso Corporation | Manufacturing method of semiconductor device |
| CN102637597A (zh) * | 2011-02-10 | 2012-08-15 | 上海宏力半导体制造有限公司 | 垂直pnp制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6717211B2 (en) | Shallow doped junctions with a variable profile gradation of dopants | |
| JPS62293753A (ja) | 高密度集積ｃｍｏｓ回路の製造方法 | |
| JPS5919473B2 (ja) | 集積回路の形成方法 | |
| JP2746499B2 (ja) | 半導体装置及びその製造方法 | |
| JPS6228577B2 (ja) | ||
| JPH0969528A (ja) | 半導体装置およびその製造方法 | |
| JPH05226351A (ja) | 半導体装置の製造方法 | |
| JP3140879B2 (ja) | 半導体装置及びその製造方法 | |
| JP3327658B2 (ja) | 縦型バイポーラトランジスタの製造方法 | |
| JPH09232457A (ja) | 半導体装置の製造方法 | |
| JP3041886B2 (ja) | 半導体装置の製造方法 | |
| KR940002396B1 (ko) | 고속상보형 바이폴라소자의 제조방법 | |
| JPH0595000A (ja) | 半導体装置の製造方法 | |
| JPH10289961A (ja) | 半導体装置の製造方法 | |
| JPH03209816A (ja) | 半導体装置の製造方法 | |
| JPS60137055A (ja) | Ｍｏｓｆｅｔとバイポ−ラトランジスタとが混在する半導体装置及びその製造方法 | |
| JPH05175204A (ja) | バイポーラ半導体装置の製造方法 | |
| JPH01246871A (ja) | バイポーラトランジスタの製造方法 | |
| JPH025429A (ja) | 横型ｐｎｐトランジスタの製造方法 | |
| JPH06216145A (ja) | 半導体装置の製造方法 | |
| JPH0575033A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH05243249A (ja) | バイポーラトランジスタの製造方法 | |
| JPH0756881B2 (ja) | 埋込み酸化膜の形成方法 | |
| JPH061815B2 (ja) | 半導体装置の製造方法 | |
| JPH06151733A (ja) | バイポーラ型半導体装置およびその製造方法 |