JPH05326625A - Ｌｓｉ実装構造 - Google Patents
Ｌｓｉ実装構造Info
- Publication number
- JPH05326625A JPH05326625A JP4083815A JP8381592A JPH05326625A JP H05326625 A JPH05326625 A JP H05326625A JP 4083815 A JP4083815 A JP 4083815A JP 8381592 A JP8381592 A JP 8381592A JP H05326625 A JPH05326625 A JP H05326625A
- Authority
- JP
- Japan
- Prior art keywords
- lsi
- chip
- carrier
- solder
- sealant
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/072—Connecting or disconnecting of bump connectors
- H10W72/07251—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】ＬＳＩとキャリア基板との熱膨張差による熱応
力を低下させ、さらに冷却効率を向上させる。 【構成】回路面全面に接続端子を有するＬＳＩ８をキャ
リア基板５にフェースダウンで実装し、ＬＳＩ８とキャ
リア基板５との間隙を封止剤４で完全に充填する。さら
に、ＬＳＩ８の裏面にヒートスプレッタ１を備える。
力を低下させ、さらに冷却効率を向上させる。 【構成】回路面全面に接続端子を有するＬＳＩ８をキャ
リア基板５にフェースダウンで実装し、ＬＳＩ８とキャ
リア基板５との間隙を封止剤４で完全に充填する。さら
に、ＬＳＩ８の裏面にヒートスプレッタ１を備える。
Description
【０００１】
【産業上の利用分野】本発明はＬＳＩ実装構造に関す
る。
る。
【０００２】
【従来の技術】図３は従来の第１の例を示す断面図であ
る。（４０ｔｈ ＥＬＥＣＴＲＯＮＩＣ ＣＯＭＰＯＮ
ＥＮＴ ＆ ＴＥＣＨＮＯＬＯＧＹ ＣＯＮＦＥＲＥＮ
ＣＥ（ＥＣＴＣ：ＰＰ．６１３−６１９，１９９０参
照）この技術では、バンプ１６を表面全面に有するＬＳ
Ｉ８がフェースダウンで配線基板１３上に半田付けされ
た構造となっている。ＬＳＩ８の表面で発生した熱は、
裏面側に直接接触したピストン１８に伝わった後、冷却
部材外へ排熱される。また、チップの電源供給、信号入
出力は、バンプ１６から配線基板１３を介して装置外と
接続されて行われている。ピストン１８は、ＬＳＩ８の
傾き、各ＬＳＩ８間の高さバラツキを考慮して、高さの
調整が行えるようになっている。
る。（４０ｔｈ ＥＬＥＣＴＲＯＮＩＣ ＣＯＭＰＯＮ
ＥＮＴ ＆ ＴＥＣＨＮＯＬＯＧＹ ＣＯＮＦＥＲＥＮ
ＣＥ（ＥＣＴＣ：ＰＰ．６１３−６１９，１９９０参
照）この技術では、バンプ１６を表面全面に有するＬＳ
Ｉ８がフェースダウンで配線基板１３上に半田付けされ
た構造となっている。ＬＳＩ８の表面で発生した熱は、
裏面側に直接接触したピストン１８に伝わった後、冷却
部材外へ排熱される。また、チップの電源供給、信号入
出力は、バンプ１６から配線基板１３を介して装置外と
接続されて行われている。ピストン１８は、ＬＳＩ８の
傾き、各ＬＳＩ８間の高さバラツキを考慮して、高さの
調整が行えるようになっている。
【０００３】図４は従来の第２の例を示す断面図であ
る。（４１ｔｈ ＥＣＴＣ：ＰＰ．６９３−７０３，１
９９１参照）回路面に半田バンプＢ２５を有するＬＳＩ
チップ１９がフェースダウンでベース基板２１に実装さ
れている。キャップ２２は半田Ｄ２３でＬＳＩチップ１
９の裏面に、半田Ｃ２０でベース基板にそれぞれ接着さ
れている。これによって、ＬＳＩチップを気密封止する
事が可能となる。ＬＳＩチップ１９で発生した熱は、Ｌ
ＳＩチップ１９自身を伝わって裏面のキャップ２２から
キャリア外へ排熱される。
る。（４１ｔｈ ＥＣＴＣ：ＰＰ．６９３−７０３，１
９９１参照）回路面に半田バンプＢ２５を有するＬＳＩ
チップ１９がフェースダウンでベース基板２１に実装さ
れている。キャップ２２は半田Ｄ２３でＬＳＩチップ１
９の裏面に、半田Ｃ２０でベース基板にそれぞれ接着さ
れている。これによって、ＬＳＩチップを気密封止する
事が可能となる。ＬＳＩチップ１９で発生した熱は、Ｌ
ＳＩチップ１９自身を伝わって裏面のキャップ２２から
キャリア外へ排熱される。
【０００４】
【発明が解決しようとする課題】上述した従来のＬＳＩ
チップ実装構造において次のような問題があった。
チップ実装構造において次のような問題があった。
【０００５】図３において、ＬＳＩ８の発熱量が多くな
ってきたため、従来の技術では装置外への十分な排熱が
困難になってきた。また、バンプ１６がむき出しの状態
なため、耐湿性、気密性が無いといったＬＳＩの信頼性
が低いという問題もあった。
ってきたため、従来の技術では装置外への十分な排熱が
困難になってきた。また、バンプ１６がむき出しの状態
なため、耐湿性、気密性が無いといったＬＳＩの信頼性
が低いという問題もあった。
【０００６】また、図４の技術においては、半田付けが
非常に多く、材料、組立の面で非常に煩雑となり、コス
トも高くなってしまう。更に、ＬＳＩチップ１９にキャ
ップ２２をとりつける際に、ＬＳＩチップ１９が傾いて
いると、キャップ２２とＬＳＩチップ１９とのギャップ
が広がってしまい、良好な熱抵抗が得られない。また、
ＬＳＩチップ１９とキャップ２２とが接触して、ＬＳＩ
チップ１９を破壊してしまう等、安定した組立が行えな
かった。
非常に多く、材料、組立の面で非常に煩雑となり、コス
トも高くなってしまう。更に、ＬＳＩチップ１９にキャ
ップ２２をとりつける際に、ＬＳＩチップ１９が傾いて
いると、キャップ２２とＬＳＩチップ１９とのギャップ
が広がってしまい、良好な熱抵抗が得られない。また、
ＬＳＩチップ１９とキャップ２２とが接触して、ＬＳＩ
チップ１９を破壊してしまう等、安定した組立が行えな
かった。
【０００７】さらに、装置の動作、非動作による熱応力
が半田バンプＢ２５部分に強く作用してしまい、不良の
原因となっていた。また、この熱応力を緩和するため
に、ＬＳＩチップ１９との熱膨張率の差がほとんど無い
ようなベース基板を選ぶ必要があり、材料が限定される
という欠点があった。
が半田バンプＢ２５部分に強く作用してしまい、不良の
原因となっていた。また、この熱応力を緩和するため
に、ＬＳＩチップ１９との熱膨張率の差がほとんど無い
ようなベース基板を選ぶ必要があり、材料が限定される
という欠点があった。
【０００８】
【課題を解決するための手段】以上のような問題を解決
するため、本発明によるＬＳＩ実装構造では、キャリア
基板とＬＳＩチップとの間隙部分を封止剤で充填し、尚
且つ、ＬＳＩチップ裏面にヒートスプレッダを具備した
構造となっている。
するため、本発明によるＬＳＩ実装構造では、キャリア
基板とＬＳＩチップとの間隙部分を封止剤で充填し、尚
且つ、ＬＳＩチップ裏面にヒートスプレッダを具備した
構造となっている。
【０００９】
【実施例】次に本発明について、図面を参照して説明す
る。
る。
【００１０】図１は、本発明の第１の実施例を示す断面
図である。ＬＳＩ８の回路面ではバンプＡ１５が外部接
続端子として設置されており、このバンプＡ１５を、キ
ャリア基板５上にバンプＡ１５と１対１配置されたパッ
ドＡ９へ半田Ａ３により接合することで、ＬＳＩ８とキ
ャリア基板５とを電気的に接続している。キャリア基板
５内には配線６が施されており、このキャリア内配線６
がＬＳＩ８の実装されない側の面へ達した部分には、キ
ャリア外部との接続端子としてのバンプＢ７が具備され
ている。従って、装置の電気信号は、ＬＳＩ８とキャリ
ア基板５の裏面に設けられたバンプＢ７とが接続されて
いるので、キャリア基板５外との入出力が可能である。
キャリア基板５には、キャリア内配線６との同時焼成が
可能で誘電率が低く、ＬＳＩ８と熱膨張率の近いもの
（例えば、ムライト、アルミナ、ＡｌＮ等）が用いられ
る。
図である。ＬＳＩ８の回路面ではバンプＡ１５が外部接
続端子として設置されており、このバンプＡ１５を、キ
ャリア基板５上にバンプＡ１５と１対１配置されたパッ
ドＡ９へ半田Ａ３により接合することで、ＬＳＩ８とキ
ャリア基板５とを電気的に接続している。キャリア基板
５内には配線６が施されており、このキャリア内配線６
がＬＳＩ８の実装されない側の面へ達した部分には、キ
ャリア外部との接続端子としてのバンプＢ７が具備され
ている。従って、装置の電気信号は、ＬＳＩ８とキャリ
ア基板５の裏面に設けられたバンプＢ７とが接続されて
いるので、キャリア基板５外との入出力が可能である。
キャリア基板５には、キャリア内配線６との同時焼成が
可能で誘電率が低く、ＬＳＩ８と熱膨張率の近いもの
（例えば、ムライト、アルミナ、ＡｌＮ等）が用いられ
る。
【００１１】一方、ＬＳＩ８とキャリア基板５との間
隙、全バンプＡ１５間及びＬＳＩ８の側面には、封止剤
４が充填されており、ＬＳＩ８の回路面は完全に気密封
止されている。また、ＬＳＩ８の裏面全面には、ヒート
スプレッダ１が接合剤２によってダイボンディングされ
ている。このキャリアの組立方法としては、まず、ＬＳ
Ｉ８をキャリア基板５に半田Ａ３にて半田付けし、その
後、封止剤４を充填し、最後にヒートスプレッダ１を取
り付けるといったことが行われる。この際、封止剤４、
接合剤２は、気泡を含まないよう注意する必要がある。
隙、全バンプＡ１５間及びＬＳＩ８の側面には、封止剤
４が充填されており、ＬＳＩ８の回路面は完全に気密封
止されている。また、ＬＳＩ８の裏面全面には、ヒート
スプレッダ１が接合剤２によってダイボンディングされ
ている。このキャリアの組立方法としては、まず、ＬＳ
Ｉ８をキャリア基板５に半田Ａ３にて半田付けし、その
後、封止剤４を充填し、最後にヒートスプレッダ１を取
り付けるといったことが行われる。この際、封止剤４、
接合剤２は、気泡を含まないよう注意する必要がある。
【００１２】充填剤４には、例えば、シリコーン系の樹
脂が用いられる。このシリコーン系樹脂に、ＬＳＩ８の
誤動作を引き起こすα線を防御する効果のあるものを用
いれば、対α線の信頼性も得られる。また、ＬＳＩ８は
非常に大きな消費電力を必要とするため、装置の動作、
非動作により装置内にかなりの温度差が生じてしまう。
そのため、ＬＳＩ８やバンプＡ１５、キャリア基板５の
熱膨張率の差から、大きな熱応力が発生してしまい、Ｌ
ＳＩ８は半田Ａ３、キャリア基板５にクラックを発生さ
せたり、キャリア基板配線６やＬＳＩ８内の配線を切断
したりショートさせたりしてしまう危険性がある。しか
し、封止剤４をＬＳＩ８とキャリア基板５の間隙、全バ
ンプＡ１５間に隙間無く充填することにより、装置の動
作、非動作による熱応力を充填剤４が緩和するため、ク
ラック等による装置の故障が発生しなくなり、装置の信
頼性を格段に高めることができる。また、封止剤４を充
填することにより、ＬＳＩ８の回路面が外部に露出する
ことがなくなるため、結露、ゴミ、外部からの接触等か
らＬＳＩ８の回路面を保護することが可能である。
脂が用いられる。このシリコーン系樹脂に、ＬＳＩ８の
誤動作を引き起こすα線を防御する効果のあるものを用
いれば、対α線の信頼性も得られる。また、ＬＳＩ８は
非常に大きな消費電力を必要とするため、装置の動作、
非動作により装置内にかなりの温度差が生じてしまう。
そのため、ＬＳＩ８やバンプＡ１５、キャリア基板５の
熱膨張率の差から、大きな熱応力が発生してしまい、Ｌ
ＳＩ８は半田Ａ３、キャリア基板５にクラックを発生さ
せたり、キャリア基板配線６やＬＳＩ８内の配線を切断
したりショートさせたりしてしまう危険性がある。しか
し、封止剤４をＬＳＩ８とキャリア基板５の間隙、全バ
ンプＡ１５間に隙間無く充填することにより、装置の動
作、非動作による熱応力を充填剤４が緩和するため、ク
ラック等による装置の故障が発生しなくなり、装置の信
頼性を格段に高めることができる。また、封止剤４を充
填することにより、ＬＳＩ８の回路面が外部に露出する
ことがなくなるため、結露、ゴミ、外部からの接触等か
らＬＳＩ８の回路面を保護することが可能である。
【００１３】ＬＳＩ８の回路面から発生した熱は、ＬＳ
Ｉ８自身を伝わった後、ＬＳＩ８の裏面まで達する。こ
のとき、ヒートスプレッダ１が、ＬＳＩ８裏面に熱伝導
の良好な接合剤２にてダイボンディングされているた
め、ＬＳＩ８裏面に到達した熱は十分に広がることがで
き、キャリア外部への高い放熱効果が得られることにな
る。また、ヒートスプレッダ１をＬＳＩ８に取り付けた
ことから、ＬＳＩ８の裏面側に冷却部材を設置したとき
のＬＳＩ８への機械的衝撃を緩和するこができる。ヒー
トスプレッダ１としては、熱伝導率が大きく、ＬＳＩチ
ップの熱膨張率に近い材料（例えば、ＳｉＣ、ＡｌＮ、
Ｃｕ／Ｗ等）が使用される。また、接合剤２にも高い熱
伝導性を有する材料（例えば、Ａｇ入りエポキシ系接着
剤、ダイヤモンド入りエポキシ接着剤、半田合金等）を
使用することで、装置の熱抵抗を大きく下げることが可
能である。
Ｉ８自身を伝わった後、ＬＳＩ８の裏面まで達する。こ
のとき、ヒートスプレッダ１が、ＬＳＩ８裏面に熱伝導
の良好な接合剤２にてダイボンディングされているた
め、ＬＳＩ８裏面に到達した熱は十分に広がることがで
き、キャリア外部への高い放熱効果が得られることにな
る。また、ヒートスプレッダ１をＬＳＩ８に取り付けた
ことから、ＬＳＩ８の裏面側に冷却部材を設置したとき
のＬＳＩ８への機械的衝撃を緩和するこができる。ヒー
トスプレッダ１としては、熱伝導率が大きく、ＬＳＩチ
ップの熱膨張率に近い材料（例えば、ＳｉＣ、ＡｌＮ、
Ｃｕ／Ｗ等）が使用される。また、接合剤２にも高い熱
伝導性を有する材料（例えば、Ａｇ入りエポキシ系接着
剤、ダイヤモンド入りエポキシ接着剤、半田合金等）を
使用することで、装置の熱抵抗を大きく下げることが可
能である。
【００１４】図２は本発明の第２の実施例を示す断面図
である。配線基板１３は、表面にバンプ７と同一ピッチ
で設けられたバッドＢ１１とＩ／Ｏピン１４とを電気的
につなげるための接続を行うＩ／Ｏピン１４と、パッド
Ｂ１１とＩ／Ｏピン１４とを電気的につなげるための層
内配線１２とを有している。キャリア基板５と配線基板
３とは、配線基板１３上にバンプＢ７と同様なピッチで
配置されたパッドＢ１１とバンプＢ７とを半田Ｂ１０に
よって接合することで、電気的に接続されている。この
際、半田Ｂ１０は、キャリア基板５とＬＳＩ８との接続
に用いた半田Ａ３の融点よりも低いものを用いる。例え
ば、半田Ａ３にＡｕ／Ｓｎ半田（８０／２０ＷＴ％）を
使用した場合は、半田Ｂ１０にはＳｎ／Ｐｂ半田（６３
／３７ＷＴ％）を使用する。配線基板１３としては、電
気特性に優れ、キャリア基板５と熱膨張率が近いもの
で、さらに導体との同時焼成の可能な材料が選ばれる。
例えばＡｌＮ、Ｃｕ，Ａｇ，Ａｕが使用される。
である。配線基板１３は、表面にバンプ７と同一ピッチ
で設けられたバッドＢ１１とＩ／Ｏピン１４とを電気的
につなげるための接続を行うＩ／Ｏピン１４と、パッド
Ｂ１１とＩ／Ｏピン１４とを電気的につなげるための層
内配線１２とを有している。キャリア基板５と配線基板
３とは、配線基板１３上にバンプＢ７と同様なピッチで
配置されたパッドＢ１１とバンプＢ７とを半田Ｂ１０に
よって接合することで、電気的に接続されている。この
際、半田Ｂ１０は、キャリア基板５とＬＳＩ８との接続
に用いた半田Ａ３の融点よりも低いものを用いる。例え
ば、半田Ａ３にＡｕ／Ｓｎ半田（８０／２０ＷＴ％）を
使用した場合は、半田Ｂ１０にはＳｎ／Ｐｂ半田（６３
／３７ＷＴ％）を使用する。配線基板１３としては、電
気特性に優れ、キャリア基板５と熱膨張率が近いもの
で、さらに導体との同時焼成の可能な材料が選ばれる。
例えばＡｌＮ、Ｃｕ，Ａｇ，Ａｕが使用される。
【００１５】配線基板１３条には図１に示す複数のキャ
リア１７が搭載される。搭載する際に、キャリア１７と
キャリア１７との間隔を狭くして、キャリア搭載の密度
を上げることで、ＬＳＩ８の接続配線長を短くする事が
可能となり、従って、装置の処理能力を向上することが
できる。
リア１７が搭載される。搭載する際に、キャリア１７と
キャリア１７との間隔を狭くして、キャリア搭載の密度
を上げることで、ＬＳＩ８の接続配線長を短くする事が
可能となり、従って、装置の処理能力を向上することが
できる。
【００１６】
【発明の効果】以上のように、ＬＳＩとキャリア基板と
の間隙に封止剤を充填することによって、ＬＳＩの気密
封止および熱応力の緩和が可能となり、装置の信頼性を
向上することができ、また、キャリア基板の材料選定に
も制限がなくなる。また、ＬＳＩの高さバラツキを考慮
する必要がなくなり、半田の種類も少なくなるため、組
立性に優れ、製造コストの低いキャリアが得られる。さ
らに、ヒートスプレッダの取り付けの効果によって、装
置の熱抵抗の低下が大幅に達成されるという効果があ
る。
の間隙に封止剤を充填することによって、ＬＳＩの気密
封止および熱応力の緩和が可能となり、装置の信頼性を
向上することができ、また、キャリア基板の材料選定に
も制限がなくなる。また、ＬＳＩの高さバラツキを考慮
する必要がなくなり、半田の種類も少なくなるため、組
立性に優れ、製造コストの低いキャリアが得られる。さ
らに、ヒートスプレッダの取り付けの効果によって、装
置の熱抵抗の低下が大幅に達成されるという効果があ
る。
【００１７】また、配線基板に搭載することで、実装密
度の高い装置が得られるので、装置の情報処理能力を格
段に高めることができる。
度の高い装置が得られるので、装置の情報処理能力を格
段に高めることができる。
【図１】本発明の第１の実施例の示す断面図である。
【図２】本発明の第２の実施例を示す断面図である。
【図３】従来の第１の例を示す断面図である。
【図４】従来の第２の例を示す断面図である。
１ ヒートスプレッダ ２ 接合材 ３ 半田Ａ ４ 封止剤 ５ キャリア基板 ６ キャリア内配線 ７ バンプＢ ８ ＬＳＩ ９ パッドＡ １０ 半田Ｂ １１ パッドＢ １２ 層内配線 １３ 配線基板 １４ Ｉ／Ｏピン １５ バンプＡ １６ バンプ １７ キャリア １８ ピストン １９ ＬＳＩチップ ２０ 半田Ｃ ２１ ベース基板 ２２ キャップ ２３ 半田Ｄ ２４ 半田バンプＡ ２５ 半田バンプＢ
Claims (2)
- 【請求項１】 接続端子を回路面全面に有するＬＳＩチ
ップと、前記ＬＳＩチップをフェイスダウンで搭載する
チップキャリア基板とからなる半導体装置のＬＳＩ実装
構造において、前記ＬＳＩチップの裏面側にヒートスプ
レッダを具備し、前記ＬＳＩチップと前記チップキャリ
ア基板との間隙に、封止剤を充填して前記ＬＳＩチップ
を封止する事を特徴とするＬＳＩ実装構造。 - 【請求項２】 前記チップキャリアを配線基板に搭載し
てなる請求項１記載のＬＳＩ実装構造。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4083815A JPH05326625A (ja) | 1992-04-06 | 1992-04-06 | Ｌｓｉ実装構造 |
| CA 2093409 CA2093409A1 (en) | 1992-04-06 | 1993-04-05 | Integrated circuit chip carrier and its packaging |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4083815A JPH05326625A (ja) | 1992-04-06 | 1992-04-06 | Ｌｓｉ実装構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05326625A true JPH05326625A (ja) | 1993-12-10 |
Family
ID=13813184
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4083815A Pending JPH05326625A (ja) | 1992-04-06 | 1992-04-06 | Ｌｓｉ実装構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05326625A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08124967A (ja) * | 1994-10-21 | 1996-05-17 | Nec Corp | 半導体装置 |
| WO1997008748A1 (fr) * | 1995-08-22 | 1997-03-06 | Hitachi, Ltd. | Boitier de la taille d'une puce, son procede de fabrication et boitier de second niveau |
| US6404049B1 (en) | 1995-11-28 | 2002-06-11 | Hitachi, Ltd. | Semiconductor device, manufacturing method thereof and mounting board |
| US6574106B2 (en) | 1998-06-10 | 2003-06-03 | Nec Corporation | Mounting structure of semiconductor device |
| US7193306B2 (en) | 1998-08-28 | 2007-03-20 | Micron Technology, Inc. | Semiconductor structure having stacked semiconductor devices |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63239827A (ja) * | 1987-03-27 | 1988-10-05 | Hitachi Ltd | 半導体装置 |
| JPH0196952A (ja) * | 1987-10-09 | 1989-04-14 | Hitachi Ltd | 気密封止チツプキヤリア |
| JPH0269945A (ja) * | 1988-09-05 | 1990-03-08 | Hitachi Ltd | 半導体装置及びその製造方法 |
-
1992
- 1992-04-06 JP JP4083815A patent/JPH05326625A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63239827A (ja) * | 1987-03-27 | 1988-10-05 | Hitachi Ltd | 半導体装置 |
| JPH0196952A (ja) * | 1987-10-09 | 1989-04-14 | Hitachi Ltd | 気密封止チツプキヤリア |
| JPH0269945A (ja) * | 1988-09-05 | 1990-03-08 | Hitachi Ltd | 半導体装置及びその製造方法 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08124967A (ja) * | 1994-10-21 | 1996-05-17 | Nec Corp | 半導体装置 |
| WO1997008748A1 (fr) * | 1995-08-22 | 1997-03-06 | Hitachi, Ltd. | Boitier de la taille d'une puce, son procede de fabrication et boitier de second niveau |
| US6404049B1 (en) | 1995-11-28 | 2002-06-11 | Hitachi, Ltd. | Semiconductor device, manufacturing method thereof and mounting board |
| US6563212B2 (en) | 1995-11-28 | 2003-05-13 | Hitachi, Ltd. | Semiconductor device |
| US6621160B2 (en) | 1995-11-28 | 2003-09-16 | Hitachi, Ltd. | Semiconductor device and mounting board |
| US6574106B2 (en) | 1998-06-10 | 2003-06-03 | Nec Corporation | Mounting structure of semiconductor device |
| US7193306B2 (en) | 1998-08-28 | 2007-03-20 | Micron Technology, Inc. | Semiconductor structure having stacked semiconductor devices |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6534858B2 (en) | Assembly and methods for packaged die on pcb with heat sink encapsulant | |
| US6876069B2 (en) | Ground plane for exposed package | |
| US6621160B2 (en) | Semiconductor device and mounting board | |
| JP2591499B2 (ja) | 半導体装置 | |
| JPH03142847A (ja) | 半導体集積回路装置 | |
| JPH05226487A (ja) | 半導体装置 | |
| JPS6221249A (ja) | 半導体装置 | |
| JP3547303B2 (ja) | 半導体装置の製造方法 | |
| JPS63239826A (ja) | 半導体装置 | |
| JPH0661306A (ja) | チップキャリアとその実装構造体 | |
| EP0525651B1 (en) | Package structure for one or more IC chips | |
| JPH05206320A (ja) | マルチチップモジュール | |
| US6265769B1 (en) | Double-sided chip mount package | |
| JPH0658939B2 (ja) | 半導体装置 | |
| JP2901401B2 (ja) | マルチチップモジュール | |
| JP2715974B2 (ja) | 半導体装置及びその製造方法 | |
| JPS61140140A (ja) | 半導体装置 | |
| JP3267671B2 (ja) | 半導体装置 | |
| JPS61125142A (ja) | 電子装置 | |
| JP2748776B2 (ja) | Ｌｓｉ実装体 | |
| JP3127149B2 (ja) | 半導体装置 | |
| JPS62281453A (ja) | チツプキヤリアモジユ−ル | |
| JPH01308057A (ja) | マルチチップ・パッケージ | |
| JPH11317491A (ja) | 半導体装置 | |
| JPS63204633A (ja) | 半導体の冷却装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980324 |