JPH01241828A - 半導体パッケージ - Google Patents

半導体パッケージ

Info

Publication number
JPH01241828A
JPH01241828A JP63071448A JP7144888A JPH01241828A JP H01241828 A JPH01241828 A JP H01241828A JP 63071448 A JP63071448 A JP 63071448A JP 7144888 A JP7144888 A JP 7144888A JP H01241828 A JPH01241828 A JP H01241828A
Authority
JP
Japan
Prior art keywords
semiconductor chip
package
chip
adhesive
peripheral
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63071448A
Other languages
English (en)
Inventor
Hirofumi Yagi
宏文 八木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP63071448A priority Critical patent/JPH01241828A/ja
Publication of JPH01241828A publication Critical patent/JPH01241828A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/682—Shapes or dispositions thereof comprising holes having chips therein
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/013—Manufacture or treatment of die-attach connectors
    • H10W72/01308—Manufacture or treatment of die-attach connectors using permanent auxiliary members, e.g. using alignment marks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H10W72/07311—Treating the bonding area before connecting, e.g. by applying flux or cleaning
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H10W72/07351—Connecting or disconnecting of die-attach connectors characterised by changes in properties of the die-attach connectors during connecting
    • H10W72/07353—Connecting or disconnecting of die-attach connectors characterised by changes in properties of the die-attach connectors during connecting changes in shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/331—Shapes of die-attach connectors
    • H10W72/334—Cross-sectional shape, i.e. in side view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/381—Auxiliary members
    • H10W72/387—Flow barriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Die Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は例えばＩＣ−ＬＳＩチップなどの半導体チッ
プを実装する半導体パッケージに関するものである。
〔従来の技術〕
第３図は従来の半導体パッケージ〔以下パッケージと略
す〕に半導体チップを実装した時の断面図を示す。図に
おいて、（１〕はパッケージ、（２）は半導体チップ、
（３）は半導体チップをパッケージ上に固着させるため
の接着剤、（４）は半導体チップ上のポンディングパッ
ドとパッケージ上の外部リードとを結線するワイヤ、（
５）はパッケージ（υのチップ貼り付け台である。ここ
では、パッケージ（υはキャビティ型パッケージ、接着
剤（３）はエポキシ樹脂系接着剤として説明する。
次に、半導体チップ（２）をパッケージ（υに実装する
工程について簡単に説明する。
ダイボンディング工程：半導体チップ（２）をパッケー
ジ（１〕に載置固定するためにパッケージ（１）のチッ
プ貼り付け台（５）に接着剤（３〕を塗布し、その上に
半導体チップ（２）を載置し固着させる。
ワイヤボンデイング工程：外部から半導体チップ（２）
と入出力信号のやりとりを行うために、半導体チップ（
２）上のポンディングパッドとパッケージ（１）上の外
部リードとをワイヤ（４）で結線する。
封止工程：半導体チップ（２）やワイヤ（４）を外周雰
囲気からの汚染や破損から保護するために封止する。
〔発明が解決しようとする課題〕
付 従来の妓ヤビテイ型パッケージ（１〕に半導体装置フ（
２）を実装した場合、上記ダイボンディング工程におい
て、チップ貼り付け台（５）に塗布した接着剤（３）の
うち半導体チップ（２）の貼りイ」けには余分である接
着剤が、半導体チップ（２）周縁とパッケージ（υ壁面
との隙間からあふれ出して来て半導体チップ（２）表面
上に盛り上がり半導体チップ（２）表面を汚したり、時
にはポンディングパッド上に盛り上がって来て後工程の
ワイヤボンディング工程が出来ないなどの問題点による
歩留りの低下が見られた。
この発明は、かかる問題点を解決するためになされたも
ので、グイボンディング工程において半導体チップの貼
り付けには余分な接着剤が半導体チップ上にあふれ出す
ことなく、半導体チップをパッケージに固着できるパッ
ケージを提供するものである。
〔課題を解決するための手段〕
この発明に係るパッケージは、半導体チップ貼り付け台
の半導体チップ周縁又は、この周縁を含む近傍位置に溝
を設けたものである。
〔作用〕
この発明におけるパッケージは、チップ貼り付け台の半
導体チップ周縁又は、この周縁を含む近傍位置に溝を設
けたことにより半導体チップ端面からあふれ出す接着剤
を溝に流れ込ませ、接着剤の半導体チップ表面上への盛
り上がりを防止できる。
〔発明の実施例〕
以下、この発明の一実施例を図について説明する。
第１図はこの発明の一実施例によるキャビティ型パッケ
ージに半導体チップを実装した時の断面図を示す。図に
おいて、（２）乃至（５）は第３図に示した従来のキャ
ビティ型パッケージ（１〕を用いた半導体チップ（２）
の実装と同一であるので説明を省略する。α刀はチップ
貼り付け台（５）の半導体チップ周縁の直下から外方に
拡がる溝叫を設けたパッケージである。
この実施例のパッケージαυによる半導体チップ（２）
の実装手順は、従来のパッケージ（１）を用いた半導体
チップ（２）の実装手順と同一である。しかし、この実
施例では、第１図に示した様にパッケージαジのチップ
貼り付け台（５）の半導体チップ周縁又は、この周縁を
含む近傍位置に溝ａｔｉを設けているので、タイボンデ
ィング工程においてチップ貼り伺り台（５）に塗布した
接着剤（３）のうち半導体チップ（２）の貼り付けには
余分である接着剤は溝σＧに流れ込むことになり、接着
剤（３）の半導体チップ（２）表面上への盛り上がりは
防止でき、歩留りの高い実装が実現できる。
なお、上記実施例ではキャビティ型パッケージについて
述べたが、他の実施例としてフラット型パッケージの場
合を第２図に示す。ここでは−例として密着型ＣＣＤイ
メージセンサで行なわれている２つの半導体チップを端
面で突き合わせてフラット型パッケージに貼り合わせた
断面図を示している。この場合は、チップ突き合わせ部
を含め半導体チップ（２）の周縁直下及びこの位ｈ′か
ら外方に拡がる形の溝（至）を設けているので、上記実
施例と同様に半導体チップ（２）貼り付けには余分な接
着剤が半導体チップ（２）突き合オっせ部の隙間からあ
ふれ出すことなく、またパッケージ３υの外部リード上
に盛り上がることなく、前述の実施例と同じ効果が得ら
れる。また３つ以上の半導体チップを突き合わせて貼り
合わせる場合にも同様に適用出来る。
ところで上記説明では、この発明の実施例としてパッケ
ージにキャビティ型パッケージおよびフラット型パッケ
ージを用い、接着剤にはエポキシ樹脂系接名剤を用いた
例を示したが、パッケージはその他のシングルチップパ
ッケージおよびマルチチップパッケージでもよく、接着
剤は、金シリコン（Ａｕ−８ｉ）共晶合金やハンダ接着
剤でもよい。
〔発明の効果〕 この発明は以上説明したとおり、チップ貼り付け台の半
導体チップ周縁又は、この周縁を含む近傍位置に溝を設
けｔコので、余分の接着剤の半導体チップ表面上への盛
り上がりがなくなり、歩留りの旨い実装が行える効果か
ある。
【図面の簡単な説明】
第１図はこの発明の一実施例を示す断面図、第２図はこ
の発明の他の実施例を示す断面図、第３図は従来の半導
体パッケージを示す断面図である。 図において、（υ、０υ、３υはパッケージ、（２）は
半２！４体チップ、（３）は接着剤、（４）はワイヤ、
（５）はチップ貼り句は台、（ｌｉｄ　、（ホ）は溝で
ある。 なお、各図中１１：＋１一符号は同一または相当部分を
示す。

Claims (1)

    【特許請求の範囲】
  1. 　チップ貼り付け台の所定位置に半導体チップを貼り付
    けるようにした半導体パッケージに於て、上記チップ貼
    り付け台の半導体チップ周縁又は、この周縁を含む近傍
    装置に溝を設けたことを特徴とする半導体パッケージ。
JP63071448A 1988-03-23 1988-03-23 半導体パッケージ Pending JPH01241828A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63071448A JPH01241828A (ja) 1988-03-23 1988-03-23 半導体パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63071448A JPH01241828A (ja) 1988-03-23 1988-03-23 半導体パッケージ

Publications (1)

Publication Number Publication Date
JPH01241828A true JPH01241828A (ja) 1989-09-26

Family

ID=13460846

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63071448A Pending JPH01241828A (ja) 1988-03-23 1988-03-23 半導体パッケージ

Country Status (1)

Country Link
JP (1) JPH01241828A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06132420A (ja) * 1992-10-21 1994-05-13 Kyocera Corp 半導体装置
JPH07201893A (ja) * 1995-01-31 1995-08-04 Sony Corp 半導体装置
KR20030047688A (ko) * 2001-12-03 2003-06-18 미쓰비시덴키 가부시키가이샤 반도체 패키지
EP1480264A1 (en) * 2003-05-21 2004-11-24 Alps Electric Technology Centre (UK) Ltd. Electrical circuit device
KR100660660B1 (ko) * 2002-06-11 2006-12-21 후지 덴키 홀딩스 가부시키가이샤 반도체 장치
JP2007081148A (ja) * 2005-09-14 2007-03-29 Oki Electric Ind Co Ltd 半導体装置
WO2011099356A1 (ja) * 2010-02-10 2011-08-18 株式会社村田製作所 パッケージ部品
JP2016213501A (ja) * 2016-08-26 2016-12-15 シャープ株式会社 導電性パターンを備えた構造体
WO2020117431A3 (en) * 2018-12-07 2020-07-30 Google Llc Integrated circuit substrate for containing liquid adhesive bleed-out

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06132420A (ja) * 1992-10-21 1994-05-13 Kyocera Corp 半導体装置
JPH07201893A (ja) * 1995-01-31 1995-08-04 Sony Corp 半導体装置
KR20030047688A (ko) * 2001-12-03 2003-06-18 미쓰비시덴키 가부시키가이샤 반도체 패키지
KR100660660B1 (ko) * 2002-06-11 2006-12-21 후지 덴키 홀딩스 가부시키가이샤 반도체 장치
EP1480264A1 (en) * 2003-05-21 2004-11-24 Alps Electric Technology Centre (UK) Ltd. Electrical circuit device
JP2007081148A (ja) * 2005-09-14 2007-03-29 Oki Electric Ind Co Ltd 半導体装置
WO2011099356A1 (ja) * 2010-02-10 2011-08-18 株式会社村田製作所 パッケージ部品
JP2016213501A (ja) * 2016-08-26 2016-12-15 シャープ株式会社 導電性パターンを備えた構造体
WO2020117431A3 (en) * 2018-12-07 2020-07-30 Google Llc Integrated circuit substrate for containing liquid adhesive bleed-out
US10818567B2 (en) 2018-12-07 2020-10-27 Google Llc Integrated circuit substrate for containing liquid adhesive bleed-out
CN112005367A (zh) * 2018-12-07 2020-11-27 谷歌有限责任公司 用于容纳液体粘合剂渗出的集成电路基板
US11264295B2 (en) 2018-12-07 2022-03-01 Google Llc Integrated circuit substrate for containing liquid adhesive bleed-out
CN112005367B (zh) * 2018-12-07 2025-07-29 谷歌有限责任公司 用于容纳液体粘合剂渗出的集成电路基板

Similar Documents

Publication Publication Date Title
US5888847A (en) Technique for mounting a semiconductor die
US5648682A (en) Resin-sealed semiconductor device and lead frame used in a resin-sealed semiconductor device
KR100288385B1 (ko) 반도체장치 및 그의 제조방법
US5434106A (en) Integrated circuit device and method to prevent cracking during surface mount
JPH11121507A (ja) 半導体装置およびその製造方法
JPH01241828A (ja) 半導体パッケージ
JPH05226487A (ja) 半導体装置
JP2002134674A (ja) 半導体装置およびその製造方法
JPH02278740A (ja) 半導体装置のパッケージング方法
JP2936819B2 (ja) Ｉｃチップの実装構造
KR100201379B1 (ko) 솔더블을 이용한 반도체 칩 부착방법 및 구조
JP2001127244A (ja) マルチチップ半導体装置およびその製造方法
JPS63293963A (ja) 樹脂封止型半導体装置
JPH0456143A (ja) 半導体装置および半導体装置の製造方法
JPH0451056B2 (ja)
JPH0366150A (ja) 半導体集積回路装置
JPH05211268A (ja) 半導体装置
JPH01179351A (ja) 樹脂封止型半導体装置の製造方法
JPS6060743A (ja) リ−ドフレ−ム
JPH10214934A (ja) 半導体装置及びその製造方法
JPS63141329A (ja) Ｉｃパツケ−ジ
JPH0294463A (ja) 半導体装置
JPS6151852A (ja) プリント基板およびその製造方法
JPH0547835A (ja) 半導体装置の実装構造
JPH09116076A (ja) リードフレーム及び半導体装置